CN202737741U - Dc-dc升压电路 - Google Patents

Abstract

本实用新型公开了一种DC-DC升压电路。该DC-DC升压电路包括根据DC-DC升压电路输入端子的电压和输出端子的电压产生驱动信号的驱动单元，DC-DC升压电路可根据驱动单元的驱动信号使得开关点处的电压VSW抬高，实现增大开关点电压VSW与输入电压VI的差值，进而达到增大占空比。通过本实用新型，解决了DC-DC升压电路的占空比的可减小幅度较小的问题，达到了提高DC-DC升压电路的占空比，进而达到基于抬高后的占空比对DC-DC升压电路的输出电压进行有效降噪、减少输出电压纹波的效果。

Description

DC-DC升压电路

技术领域

本实用新型涉及电子电路领域，具体而言，涉及一种DC-DC升压电路。

背景技术

图1是现有技术中DC-DC升压电路的电路图，如图1所示，在DC-DC升压电路(也叫boost转换器或直流升压电路)中，从电压角度来讲，DC-DC升压电路的占空比正比于输出电压VO与输入电压VI的差值，以及正比于开关点电压VSW与输入电压VI的差值；从场效应管的导通或截止来讲，DC-DC升压电路的占空比等于NMOS场效应晶体管3导通时间与DC-DC升压电路开关周期的比值。当输入电压接近输出电压时，转换器的占空比需要减小，即NMOS场效应晶体管3导通时间需要减小，但是由于boost转换器存在最小的开启时间，即，NMOS场效应晶体管3导通时间不能小于boost转换器所需的最小时间，因此转换器的输出电压就会升高。此种DC-DC升压电路为了稳定输出电压，当输出电压高于设定值时，NMOS场效应晶体管3和同步PMOS场效应晶体管1均关闭，使输出电压降低，当输出电压会降低到设定值时，NMOS场效应晶体管3和同步PMOS场效应晶体管1开始开关，输出电压继续升高。这样，输出电压会在正常值上下波动。当负载较大时，即使NMOS场效应晶体管3和同步PMOS场效应晶体管1只关闭一个周期，输出电压也会下降很多，因此，输出电压会有很大的纹波。为解决输出电压VO有很大纹波的问题一般需要降低DC-DC升压电路的占空比，现有技术中通常采用减小NMOS场效应晶体管3的导通时间来降低占空比，但是，由于boost转换器存在最小的开启时间，即，NMOS场效应晶体管3导通时间不能小于boost转换器所需的最小时间，此种情况就使得DC-DC升压电路的占空比的可减小幅度很小，而解决输出电压VO有很大纹波的问题需要DC-DC升压电路的占空比的可减小幅度很大，因此，如何使DC-DC升压电路的占空比有很大的可减小幅度成为亟待解决的问题。

同时，由于同步PMOS场效应晶体管1的体端直接连到输出端，此时开关点SW和输出端之间的寄生的二极管(包括二极管21和二极管22)的阴极连接到输出端，这样当输入大于输出时，开关点SW和输出端之间的寄生的二极管21就处于正向偏置状态，即便NMOS场效应晶体管3和同步PMOS场效应晶体管1均关闭，仍然会有电流从输入通过电感和寄生的二极管流向输出端，导致输出电压会跟随输入升高，进而导致转换器的输出电压高于正常调制值。

针对相关技术中DC-DC升压电路的占空比的可减小幅度较小的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型的主要目的在于提供一种DC-DC升压电路，以解决现有技术中DC-DC升压电路的占空比的可减小幅度较小的问题。

为了实现上述目的，根据本实用新型，提供了一种DC-DC升压电路，包括：输入端子；电源，连接在输入端子和信号地之间；输出端子；电感，电感的第一端与输入端子相连接；第一场效应管，第一场效应管的源极与电感的第二端相连接，第一场效应管的漏极与输出端子相连接；第二场效应管，第二场效应管的源极与信号地相连接，第二场效应管的漏极连接至开关点，其中，开关点为第一场效应管的源极与电感的第二端之间的节点；电容，连接在开关点与信号地之间；第一二极管，第一二极管的阳极与开关点相连接，第一二极管的阴极与第一场效应管的体端相连接；第二二极管，第二二极管的阴极与第一二极管的阴极相连接，第二二极管的阳极与输出端子相连接；控制单元，与第一场效应管的栅极和第二场效应管的栅极分别相连接；以及驱动单元，与控制单元相连接，用于在第一电压与第二电压的差值小于预设电压时产生第一驱动信号以使控制单元控制第一场效应管截止，其中，第一电压为输出端子的电压，第二电压为输入端子的电压。

进一步地，驱动单元包括：比较器，比较器的输出端与控制单元相连接，用于在第一电压与第二电压的差值小于预设电压时产生第一驱动信号。

进一步地，第一驱动信号为高电平脉冲信号，其中，比较器的正相输入端用于接收第二电压，比较器的负相输入端用于接收第三电压，其中，第三电压为第一电压与预设电压之差；或比较器的正相输入端用于接收预设电压，比较器的负相输入端用于接收第四电压，其中，第四电压为第一电压与第二电压之差；或比较器的正相输入端用于接收第五电压，比较器的负相输入端用于接收第一电压，其中，第五电压为第二电压与预设电压之和。

进一步地，第一驱动信号为低电平脉冲信号，其中，比较器的负相输入端用于接收第二电压，比较器的正相输入端用于接收第三电压，其中，第三电压为第一电压与预设电压之差；或比较器的负相输入端用于接收预设电压，比较器的正相输入端用于接收第四电压，其中，第四电压为第一电压与第二电压之差；或比较器的负相输入端用于接收第五电压，比较器的正相输入端用于接收第一电压，其中，第五电压为第二电压与预设电压之和。

进一步地，DC-DC升压电路还包括：开关单元，开关单元的输出端与第一节点相连接，开关单元的第一输入端与输入端子相连接，开关单元的第二输入端与输出端子相连接，其中，第一节点为第一二极管的阴极与第二二极管的阴极之间的节点，其中，开关单元的控制端与比较器的输出端相连接，比较器用于发送第一驱动信号至开关单元以驱动开关单元的输出端与开关单元的第一输入端相连接。

进一步地，DC-DC升压电路还包括：反相器，与比较器的输出端相连接，开关单元包括：第一开关，第一开关的第一端为开关单元的第一输入端，第一开关的第二端为开关单元的输出端，第一开关的控制端与比较器的输出端相连接，用于在比较器产生第一驱动信号时导通；以及第二开关，第二开关的第一端为开关单元的第二输入端，第二开关的第二端与开关单元的输出端相连接，第二开关的控制端与反相器的输出端相连接，用于在比较器产生第一驱动信号时断开。

本实用新型通过对现有技术中的DC-DC升压电路输入端子的电压和输出端子的电压进行对比判断，在输出端子的电压与输入端子的电压的差值小于预设电压时，控制第一场效应管截止，以使电感为开关点处的寄生电容进行充电，这样就使得开关点处的电压VSW抬高，实现增大开关点电压VSW与输入电压VI的差值，进而达到增大占空比，解决了DC-DC升压电路的占空比的可减小幅度较小的问题，达到了提高DC-DC升压电路的占空比，进而达到基于抬高后的占空比对DC-DC升压电路的输出电压进行有效降噪、减少输出电压纹波的效果。

附图说明

构成本申请的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据相关技术的DC-DC升压电路的电路图；

图2是根据本实用新型实施例的DC-DC升压电路的电路图；

图3是根据本实用新型第一优选实施例的DC-DC升压电路的电路图；

图4是根据本实用新型第二优选实施例的DC-DC升压电路的电路图；以及

图5是根据本实用新型实施例的DC-DC升压电路的控制方法的流程图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。

本实用新型实施例提供了一种DC-DC升压电路，以下对本实用新型实施例所提供的DC-DC升压电路进行具体介绍：

图2是根据本实用新型实施例的DC-DC升压电路的电路图，如图2所示，本实用新型实施例的DC-DC升压电路包括输入端子、开关点SW、输出端子、PMOS场效应管1、NMOS场效应管3、二极管21、二极管22、电感、电容C1和电容C2、及连接在输入端子与信号地之间的电源及连接在输出端子与信号地之间的负载4，其中，输入端子的电压为VI，输出端子的电压为VO，开关点SW为电感与PMOS场效应管1的源极之间的节点。

具体地，PMOS场效应管1的源极与开关点SW相连接，PMOS场效应管1的漏极与输出端子相连接；NMOS场效应管3的源极与信号地相连接，NMOS场效应管3的漏极连接至开关点SW；控制单元6(即，晶体管控制器)与PMOS场效应管1的栅极和NMOS场效应管3的栅极分别相连接；二极管21的阳极与输入端子相连接；二极管22的阴极与二极管21的阴极相连接，二极管22的阳极与输出端子相连接；驱动单元的输出端与控制单元6相连接，用于在输出端子的电压VO与输入端子的电压VI的差值小于预设电压Vx时产生第一驱动信号以使控制单元6控制PMOS场效应管1截止，具体地，控制单元6可以控制PMOS场效应管1的栅极电压值等于Vpg，其中，Vpg为使PMOS场效应管1的源极和漏极间刚好截止时的栅极电压，在本实用新型实施例中Vpg的大小可以为输入端子的电压VI。

由于当控制PMOS场效应管截止时，电感会为开关点处的寄生电容C1进行充电，这样就使得开关点处的电压VSW抬高，实现增大开关点电压VSW与输入电压VI的差值，进而达到增大占空比，解决了DC-DC升压电路的占空比的可减小幅度较小的问题，达到了提高DC-DC升压电路的占空比，进而达到基于抬高后的占空比对DC-DC升压电路的输出电压进行有效降噪、减少输出电压纹波的效果。

其中，驱动模块可以为比较器7，比较器7的输出端与控制单元6相连接，用于在电压VO与电压VI的差值小于预设电压Vx时产生第一驱动信号，预设电压Vx包括但不限于0-0.6V。

具体地，可以通过以下方式产生为高电平脉冲信号的第一驱动信号：

方式一：比较器7的负相输入端接入输出端子的电压VO与预设电压Vx之差，正相输入端接入输入端子的电压VI，则当VI＞VO-Vx时，比较器的输出端产生高电平脉冲信号至控制单元6。

方式二：比较器7的负相输入端接入输出端子的电压VO与输入端子的电压VI之差，正相输入端接入预设电压Vx，则当VI＞VO-Vx时，比较器的输出端产生高电平脉冲信号至控制单元6。

方式三：比较器7的负相输入端接入输出端子的电压VO，正相输入端接入输入端子的电压VI与预设电压Vx之和，则当VI＞VO-Vx时，比较器的输出端产生高电平脉冲信号至控制单元6。

具体地，可以通过以下方式产生为低电平脉冲信号的第一驱动信号：

方式一：比较器7的正相输入端接入输出端子的电压VO与预设电压Vx之差，负相输入端接入输入端子的电压VI，则当VI＞VO-Vx时，比较器的输出端产生低电平脉冲信号至控制单元6。

方式二：比较器7的正相输入端接入输出端子的电压VO与输入端子的电压VI之差，负相输入端接入预设电压Vx，则当VI＞VO-Vx时，比较器的输出端产生低电平脉冲信号至控制单元6。

方式三：比较器7的正相输入端接入输出端子的电压VO，负相输入端接入输入端子的电压VI与预设电压Vx之和，则当VI＞VO-Vx时，比较器的输出端产生低电平脉冲信号至控制单元6。

图3是根据本实用新型第一优选实施例的DC-DC升压电路的电路图，如图3所示，本实用新型第一优选实施例的DC-DC升压电路与图2中示出的DC-DC升压电路的区别在于：本实用新型第一优选实施例的DC-DC升压电路还包括开关单元S。

具体地，开关单元S的输出端与第一节点相连接，第一节点为二极管21的阴极与二极管22的阴极之间的节点，开关单元S的第一输入端与输入端子相连接，开关单元S的第二输入端与输出端子相连接；比较器7的输出端与开关单元S的控制端相连接，用于在VI＞VO-Vx时驱动开关单元S的输出端与开关单元S的第一输入端相连接。其中所述的开关单元S可以由NMOS场效应管或者PMOS场效应管构成，也可以由NMOS场效应管和PMOS场效应管构成的CMOS场效应管构成。当然还可以由其他元件构成，此处不再一一叙述。

本实用新型第一优选实施例的DC-DC升压电路通过增加开关单元对两个二极管的阴极电位进行控制，实现了输入电压高于输出电压与预设电压之差时使二极管的阴极电压等于输入电压，避免了当输入电压大于输出电压时，输出电压跟随输入电压，进而达到了DC-DC升压电路在输入电压大于输出电压时输出电压仍然能正常调制的效果。

图4是根据本实用新型第二优选实施例的DC-DC升压电路的电路图，如图4所示，本实用新型第二优选实施例的DC-DC升压电路与图3中示出的本实用新型第一优选实施例的升压转换电路的区别在于：本实用新型第二优选实施例的DC-DC升压电路中，开关单元包括第一开关S1和第二开关S2，其中，第一开关S1的第一端为开关单元的第一输入端，即，第一开关S1的第一端与输入端子相连接，第一开关S1的第二端为开关单元的输出端，第一开关S1的控制端与比较器7的输出端相连接；第二开关S2的第一端为开关单元的第二输入端，即，第二开关S2的第一端与输出端子相连接，第二开关S2的第二端与开关单元的输出端相连接，即，第二开关S2的第二端与第一开关S1的第二端相连接，二者的连接节点可以作为开关单元的输出端，第二开关S2的控制端与比较器7的输出端相连接。

其中，当比较器7的输出端在VI＞VO-Vx时产生高电平脉冲信号时，选择第一开关S1满足在接收到高电平信号时导通，第二开关S2在接收到高电平信号时断开。当比较器7的输出端在VI＞VO-Vx时产生低电平脉冲信号时，选择第一开关S1满足在接收到低电平信号时导通，第二开关S2在接收到低电平信号时断开。

进一步地，DC-DC升压电路还可以包括反相器8，其中，第一开关S1的第一端为开关单元的第一输入端，即，第一开关S1的第一端与输入端子相连接，第一开关S1的第二端为开关单元的输出端，第一开关S1的控制端与比较器7的输出端相连接；第二开关S2的第一端为开关单元的第二输入端，即，第二开关S2的第一端与输出端子相连接，第二开关S2的第二端与开关单元的输出端相连接，即，第二开关S2的第二端与第一开关S1的第二端相连接，二者的连接节点可以作为开关单元的输出端，第二开关S2的控制端与反相器8的输出端相连接。此时，当比较器7的输出端在VI＞VO-Vx时产生高电平脉冲信号时，选择第一开关S1满足在接收到高电平信号时导通，第二开关S2在接收到低电平信号时断开。当比较器7的输出端在VI＞VO-Vx时产生低电平脉冲信号时，选择第一开关S1满足在接收到低电平信号时导通，第二开关S2在接收到高电平信号时断开。

本实用新型第二优选实施例的DC-DC升压电路实现了通过多种开关组合方式解决现有技术中DC-DC升压电路在在输入电压大于输出电压时输出电压会跟随输入电压的问题。

以下结合对本实用新型实施例的DC-DC升压电路的控制方法来说明本实用新型实施例的DC-DC升压电路的工作原理，该控制方法可以通过本实用新型实施例上述内容所提供的任一种DC-DC升压电路来执行，以下对本实用新型实施例所提供的DC-DC升压电路的控制方法进行具体阐述：

图5是根据本实用新型实施例的DC-DC升压电路的控制方法的流程图，如图5所示，本实用新型实施例的控制方法包括如下步骤S502至S506：

S502：获取DC-DC升压电路的第一电压和第二电压，其中，第一电压为DC-DC升压电路输出端子的电压VO，第二电压为DC-DC升压电路输入端子的电压VI；

S504：判断第一电压VO与第二电压VI的差值是否小于预设电压Vx；以及

S506：在判断出第一电压与第二电压的差值小于预设电压时，即，VI＞VO-Vx时，控制第一场效应管截止，其中，第一场效应管为设置在DC-DC升压电路的开关点与输出端子之间的PMOS场效应管。具体地，可以控制PMOS场效应管的栅极电压值等于Vpg，其中，Vpg为使PMOS场效应管1的源极和漏极间刚好截止时的栅极电压，在本实用新型实施例中Vpg的大小可以为输入端子的电压VI。

由于当控制PMOS场效应管截止时，DC-DC升压电路中的电感会为DC-DC升压电路中的开关点处的寄生电容进行充电，这样就使得开关点处的电压抬高，实现增大开关点电压VSW与输入电压VI的差值，进而达到增大占空比，解决了DC-DC升压电路的占空比的可减小幅度较小的问题，达到了提高DC-DC升压电路的占空比，进而达到基于抬高后的占空比对DC-DC升压电路的输出电压进行有效降噪、减少输出电压纹波的效果。

优选地，本实用新型实施例的控制方法还包括：在判断出第一电压与第二电压的差值小于预设电压时，控制PMOS场效应管的体端电压等于输入端子的电压VI。

通过在输入电压高于输出电压与预设电压之差时控制PMOS场效应管的体端电压等于输入电压，避免了当输入电压大于输出电压时，输出电压跟随输入电压，进而达到了DC-DC升压电路在输入电压大于输出电压时输出电压仍然能正常调制的效果。

具体地，可以通过以下方式控制PMOS场效应管的体端电压等于输入电压：

在DC-DC升压电路中设置满足以下条件的开关单元：开关单元的输出端与第一节点相连接，开关单元的第一输入端与输入端子相连接，开关单元的第二输入端与输出端子相连接，第一节点为第一二极管的阴极与第二二极管的阴极之间的节点，第一二极管和第二二极管为DC-DC升压电路的寄生二极管，当第一电压与第二电压的差值小于预设电压时，驱动开关单元的输出端与开关单元的第一输入端相连接实现控制PMOS场效应管的体端电压等于输入电压。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种DC-DC升压电路，其特征在于，包括：

输入端子；

电源，连接在所述输入端子和信号地之间；

输出端子；

电感，所述电感的第一端与所述输入端子相连接；

第一场效应管，所述第一场效应管的源极与所述电感的第二端相连接，所述第一场效应管的漏极与所述输出端子相连接；

第二场效应管，所述第二场效应管的源极与所述信号地相连接，所述第二场效应管的漏极连接至开关点，其中，所述开关点为所述第一场效应管的源极与所述电感的第二端之间的节点；

电容，连接在所述开关点与所述信号地之间；

第一二极管，所述第一二极管的阳极与所述开关点相连接，所述第一二极管的阴极与所述第一场效应管的体端相连接；

第二二极管，所述第二二极管的阴极与所述第一二极管的阴极相连接，所述第二二极管的阳极与所述输出端子相连接；

控制单元，与所述第一场效应管的栅极和所述第二场效应管的栅极分别相连接；以及

驱动单元，与所述控制单元相连接，用于在第一电压与第二电压的差值小于预设电压时产生第一驱动信号以使所述控制单元控制所述第一场效应管截止，其中，所述第一电压为所述输出端子的电压，所述第二电压为所述输入端子的电压。

2.根据权利要求1所述的DC-DC升压电路，其特征在于，所述驱动单元包括：

比较器，所述比较器的输出端与所述控制单元相连接，用于在所述第一电压与所述第二电压的差值小于所述预设电压时产生所述第一驱动信号。

3.根据权利要求2所述的DC-DC升压电路，其特征在于，所述第一驱动信号为高电平脉冲信号，其中，

所述比较器的正相输入端用于接收所述第二电压，所述比较器的负相输入端用于接收第三电压，其中，所述第三电压为所述第一电压与所述预设电压之差；或

所述比较器的正相输入端用于接收所述预设电压，所述比较器的负相输入端用于接收第四电压，其中，所述第四电压为所述第一电压与所述第二电压之差；或

所述比较器的正相输入端用于接收第五电压，所述比较器的负相输入端用于接收所述第一电压，其中，所述第五电压为所述第二电压与所述预设电压之和。

4.根据权利要求2所述的DC-DC升压电路，其特征在于，所述第一驱动信号为低电平脉冲信号，其中，

所述比较器的负相输入端用于接收所述第二电压，所述比较器的正相输入端用于接收第三电压，其中，所述第三电压为所述第一电压与所述预设电压之差；或

所述比较器的负相输入端用于接收所述预设电压，所述比较器的正相输入端用于接收第四电压，其中，所述第四电压为所述第一电压与所述第二电压之差；或

所述比较器的负相输入端用于接收第五电压，所述比较器的正相输入端用于接收所述第一电压，其中，所述第五电压为所述第二电压与所述预设电压之和。

5.根据权利要求2所述的DC-DC升压电路，其特征在于，所述DC-DC升压电路还包括：

开关单元，所述开关单元的输出端与第一节点相连接，所述开关单元的第一输入端与所述输入端子相连接，所述开关单元的第二输入端与所述输出端子相连接，其中，所述第一节点为所述第一二极管的阴极与所述第二二极管的阴极之间的节点，

其中，所述开关单元的控制端与所述比较器的输出端相连接，所述比较器用于发送所述第一驱动信号至所述开关单元以驱动所述开关单元的输出端与所述开关单元的第一输入端相连接。

6.根据权利要求5所述的DC-DC升压电路，其特征在于，所述DC-DC升压电路还包括：

反相器，与所述比较器的输出端相连接，

所述开关单元包括：

第一开关，所述第一开关的第一端为所述开关单元的第一输入端，所述第一开关的第二端为所述开关单元的输出端，所述第一开关的控制端与所述比较器的输出端相连接，用于在所述比较器产生所述第一驱动信号时导通；以及

第二开关，所述第二开关的第一端为所述开关单元的第二输入端，所述第二开关的第二端与所述开关单元的输出端相连接，所述第二开关的控制端与所述反相器的输出端相连接，用于在所述比较器产生所述第一驱动信号时断开。

Images