CN202720534U

CN202720534U - 增强环路稳定性的低压差线性稳压器电路

Info

Publication number: CN202720534U
Application number: CN 201220408653
Authority: CN
Inventors: 白涛
Original assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Current assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date: 2012-07-30
Filing date: 2012-07-30
Publication date: 2013-02-06
Anticipated expiration: 2022-07-30

Abstract

本实用新型涉及一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，缓冲器包括第十一管、第十二管、第九管及第十四管，缓冲器还包括减小第十一管的输出阻抗的反馈达林顿管组，反馈达林顿管组包括第一三极管和第二三极管，第一三极管的基极与第十一管的漏极相连接，集电极与第十一管的源极相连接，发射极与第十四管的漏极相连接，第二三极管的基极与第十四管的漏极相连接，集电极与第一三极管的集电极相连接，发射极与低压差线性稳压器电路的输出端相连接。本实用新型可以在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频，从而增加系统稳定性。

Description

增强环路稳定性的低压差线性稳压器电路

技术领域

本实用新型涉及一种增强环路稳定性的低压差线性稳压器电路。

背景技术

LDO（Low Dropout Voltage Regulator：低压差线性稳压器）是线性稳压源的一种，它具有体积小、噪声小、输出波纹低，无电磁干扰且设计简单、外围原件少等优点。但LDO较高的输出阻抗和较大的负载电容会在输出产生一个低频极点。该低频极点会随着LDO负载电流的变化而向高频或低频移动，若补偿不当，会影响整个LDO环路的稳定性。

单个极点由于频率所引起的相移最大为90度，因此对于一个稳定的LDO系统，要控制在单位增益带宽内只有一个极点，才能保证在环路增益降到零时，由于频率所引起的相位漂移小于180度。但一般复杂的环路系统的极点个数都大于两个，如果不进行适当的频率补偿，该系统将难以稳定地工作。

传统的ESR零点补偿方法在不影响LDO输出精度的前提下，能够较好地实现LDO线性电源芯片稳定性补偿。但是ESR零点补偿存在以下局限性：在ESR零点补偿中，为了获取合适的ESR电阻值，输出电容一般选用具有高稳定性的钽电容，这种电容的价格比较昂贵，增加了系统成本；如果选用价格低廉的电容，其输出电容的寄生电阻（ESR）容易受温度等因素的影响，使得零点与极点的抵消失效，稳定性变差。

另一个方案是采用极点分离技术，来形成在任何负载电流下只有一个关键极点。这个密勒电容需要足够大，把误差放大器的输出极点拉到低频，使其在任何负载电流下成为主极点；同时，把LDO输出端极点推到相对较高的频率，即单位增益带宽以外。但这种方法对LDO不是很适合，因为LDO的负载阻抗常常有极大的变化，输出电容也很大，如此之大的密勒电容减小了环路带宽和摆率，并且消耗了更多的功耗和更大的面积。

目前较为流行的一种方法是输出极点跟踪法，即产生一个位置可变的左半平面零点，这个零点能够跟踪输出端极点的位置变化，用来抵销该极点。这样，系统的主极点就可以被固定设置在误差放大器的输出端，从而可以得到足够的相位裕度。但该零点是靠电容串联电阻来实现的，无论是注入电阻，还是MO S管做电阻，其精度受到一定限制，使零点不能完全跟踪输出极点；而采用较高精度的溅射薄膜电阻工艺将无疑增加了制作成本。

发明内容

本实用新型的目的是提供一种在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频而增加系统稳定性的低压差线性稳压器电路。

为达到上述目的，本实用新型采用的技术方案是：

一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，所述的缓冲器包括第十一管、第十二管、第九管及第十四管，所述的第十一管的栅极与所述的误差放大器相连接，所述的第十二管的栅极、所述的第九管的栅极、所述的第十四管的栅极分别于所述的误差放大器相连接，所述的第十二管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十二管的漏极与所述的第十一管的源极相连接，所述的第九管的源极、所述的第十四管的源极与所述的低压差线性稳压器电路的输出端相连接，所述的缓冲器还包括减小所述的第十一管的输出阻抗的反馈达林顿管组，所述的反馈达林顿管组包括第一三极管和第二三极管，所述的第一三极管的基极与所述的第十一管的漏极相连接，所述的第一三极管的集电极与所述的第十一管的源极相连接，所述的第一三极管的发射极与所述的第十四管的漏极相连接，所述的第二三极管的基极与所述的第十四管的漏极相连接，所述的第二三极管的集电极与所述的第一三极管的集电极相连接，所述的第二三极管的发射极与所述的低压差线性稳压器电路的输出端相连接。

优选的，所述的缓冲器还包括减小所述的第十一管的输出阻抗的采用二极管连接的第十五管，所述的第十五管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十五管的栅极与所述的功率驱动管的栅极相连接，所述的第十五管的漏极与所述的第十一管的源极相连接。

优选的，所述的带隙基准源的输入端连接至所述的低压差线性稳压器电路的输入端，所述的带隙基准源的输出端连接至所述的误差放大器的反相端，所述的缓冲器的输入端与所述的误差放大器的输出端相连接，所述的缓冲器的输出端与所述的功率驱动管的栅极相连接，所述的功率驱动管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的电阻反馈网络连接于所述的功率驱动管的漏极与所述的误差放大器的同相端之间，所述的低压差线性稳压器电路的输出端连接有负载。

优选的，所述的误差放大器采用PMOS输入折叠共源共栅结构，其包括共源共栅模块、与所述的缓冲器相连接的第五管，所述的第五管由采用二极管连接的第六管提供偏置；所述的误差放大器中还连接有与所述的低压差线性稳压器电路的输出端相连接的密勒电容。

优选的，所述的缓冲器的前端连接有为其提供偏置的第十管、第十三管。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：本实用新型可以在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频，从而增加系统稳定性。

附图说明

附图1为本实用新型的增强环路稳定性的低压差线性稳压器电路的系统结构框图。

附图2为本实用新型的增强环路稳定性的低压差线性稳压器电路的电路原理图。

附图3为本实用新型的增强环路稳定性的低压差线性稳压器电路在重载和轻载下的幅频特性曲线。

附图4为本实用新型的增强环路稳定性的低压差线性稳压器电路的相位裕度随负载电流的变化曲线。

具体实施方式

下面结合附图所示的实施例对本实用新型作进一步描述。

实施例一：参见附图1和附图2所示。

一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源Voltagereference、误差放大器Error amplifier、缓冲器buffer、功率驱动管MP、电阻反馈网络。带隙基准源Voltage reference的输入端连接至低压差线性稳压器电路的输入端，带隙基准源Voltage reference的输出端连接至误差放大器Erroramplifier的反相端，缓冲器buffer的输入端与误差放大器Error amplifier的输出端相连接，缓冲器buffer的输出端与功率驱动管MP的栅极相连接，功率驱动管MP的源极与低压差线性稳压器电路的输入端相连接，电阻反馈网络连接于功率驱动管MP的漏极与误差放大器Error amplifier的同相端之间，低压差线性稳压器电路的输出端连接有由负载电阻RL和负载电容CL构成的负载。电阻反馈网络由第一电阻R1和第二电阻R2构成。

LDO系统主要有3个低频极点：误差放大器的输出极点P1（位于N1处）、功率驱动管MP栅处的极点（位于N2处）和输出极点P0（位于输出端）。

p1=1/(ro1*C1)

p2=1/(rob*Cp)

p0=1/(roeq*CL)

其中，ro1为误差放大器的输出阻抗，C1为节点N1处的等效电容，它主要由缓冲器buffer的输入电容构成，rob是缓冲器buffer的输出阻抗，Cp是功率驱动管MP的输入电容，roeq是LDO输出端的等效输出阻抗，CL是LDO的负载电容。

输出极点P0的大小是随着负载电流的变化而变化，因为当负载电流变化时，功率驱动管MP的阻抗随之变化，如：轻载时，功率驱动管MP的阻抗变大，进而roeq的阻抗变大，导致P0向低频移动；重载时，功率驱动管MP的阻抗减小，进而roeq的阻抗变小，导致P0向高频移动。

误差放大器Error amplifier采用PMOS输入折叠共源共栅结构，其包括共源共栅模块、与缓冲器buffer相连接的第五管M5，第五管M5由采用二极管连接的第六管M6提供偏置；误差放大器Error amplifier中还连接有密勒电容Cc，密勒电容Cc连接于共栅管的源端与低压差线性稳压器电路的输出端之间。

缓冲器buffer的前端连接有为其提供偏置的第十管M10、第十三管M13。缓冲器buffer包括第十一管M11、第十二管M12、第九管M9及第十四管M14，第十一管M11的栅极与误差放大器Error amplifier相连接，第十二管M12的栅极、第九管M9的栅极、第十四管M14的栅极分别于误差放大器Erroramplifier相连接，第十二管M12的源极与低压差线性稳压器电路的输入端相连接，第十二管M12的漏极与第十一管M11的源极相连接，第九管M9的源极、第十四管M14的源极与低压差线性稳压器电路的输出端相连接。缓冲器buffer还包括减小第十一管M11的输出阻抗的反馈达林顿管组、二极管连接的第十五管M15，反馈达林顿管组包括第一三极管Q1和第二三极管Q2，第一三极管Q1的基极与第十一管M11的漏极相连接，第一三极管Q1的集电极与第十一管M11的源极相连接，第一三极管Q1的发射极与第十四管M14的漏极相连接，第二三极管Q2的基极与第十四管M14的漏极相连接，第二三极管Q2的集电极与第一三极管Q1的集电极相连接，第二三极管Q2的发射极与低压差线性稳压器电路的输出端相连接，第十五管M15的源极与低压差线性稳压器电路的输入端相连接，第十五管M15的栅极与功率驱动管MP的栅极相连接，第十五管M15的漏极与第十一管M11的源极相连接。

误差放大器采用PMOS输入折叠共源共栅结构，采用二极管连接的PMOS管M6为有源负载M5提供偏置，相对共源共栅负载而言，本电路结构在保证一定增益的前提下减小了误差放大器的输出阻抗。

由于R1和R2很大，在轻载情况下，由于功率驱动管MP的电流等于Vout/(R1+R2)非常小，因此功率驱动管MP几乎关闭。此时功率驱动管MP的Vsg只有10mV-100mV左右；如果没有缓冲器buffer进行直流电平转换，那么有源负载M5的Vds将会很小，M5进入线形区，因此不能保证误差放大器提供足够的增益。同理，如果没有缓冲器Buffer，又要保证误差放大器的增益，有源负载M5的Vds至少200mV，相应的功率驱动管MP的Vsg需要至少200mV，因此增加了LDO的静态功耗电流。

缓冲器buffer中源跟随器M11的输出阻抗rob：

rob=（1/gm11）（1）

为了减小输出阻抗，把极点P2推向高频，可以通过增加偏置电流增加跨导gm11，这样无疑增加了LDO的静态功耗。通过增加M11的W/L来增加跨导gm11会导致M11的输入电容增加，会把极点P1推向低频。

本电路在buffer中加入了反馈达林顿管组Q1和Q2，则源跟随器M11的输出阻抗rob进一步减小为：

rob=（1/[gm11（1+β1*β2）]）（2）

其中β1*β2为达林顿结构的增益，约为100-500，因此它把极点P2被推向更高频率。

单位增益带宽随着负载电流的增加而增加，因此当负载电流增加时，为保证极点P2一直处于高频且远高于单位增益带宽，要求M11的输出阻抗rob同时减小。在改进的buffer中增加一个二极管连接的第十五管M15，它将采样功率管MP的驱动电流，源跟随器M11的输出阻抗rob：

rob=（1/[gm11（1+β1*β2）+gm15]）（3）

当负载电流增加时，第十五管M15的电流增加，跨导gm15增加，因此第十一管M11的跨导gm11增加，导致rob进一步减小，P2被推向高频，保证P2远大于单位增益带宽。

由（1）、（2）和（3）知，经过改进的LDO电路，在几乎不牺牲功耗电流的条件下，缓冲器buffer的输出阻抗rob被大大减小，并且其值随着LDO负载电流的增加而能继续减小，以保证极点P2一直处于高频，且其值远高于单位增益带宽。

而误差放大器中设置了密勒电容Cc，其一端接在共栅管M3的源端，一端接在LDO输出OUT。

在LDO轻载（LDO负载电流I_L=0）时，功率驱动管MP的电流等于Vout/(R1+R2)非常小，仅几个μA，导致功率驱动管MP的跨导g_mp很小，因此(g_mp*roeq)很小。所以N1处的极点P1：p1≈1/(ro1*C1)；输出极点P0：p0≈1/(roeq*CL)。

由于缓冲器buffer的输入管M11的尺寸很小，因此C1非常小，导致P1远高于单位增益带宽；同时CL的负载电容很大，且roeq很大，所以P0<<P1，P0为系统的主极点。

而LDO重载（LDO负载电流I_L>>0）时，功率驱动管MP的电流很大，功率驱动管MP的跨导g_mp很大，因此(g_mp*roeq)很大，即(g_mp*roeq)>>1，所以：

g_mp*roeq*ro1*Cc>>CL*roeq （4）

N1处的极点P1：p1≈1/(ro1*Cc*gmp*roeq)；

输出极点P0：p0≈Cc*gmp/(CL*C1)。

根据（4）知，P1<<P0，因此，P1为系统的主极点。

重载下LDO的单位增益带宽约为gm1/Cc<<P0，因此，单位增益带宽内，系统也只有一个极点P1。

通过调整Cc的大小，即可在全负载电流范围内实现LDO系统的稳定性。

参见附图3所示，其中，虚线为重载，实线为轻载。由附图3可知：

重载情况：负载电流100mA，低频增益为54dB，相位裕度为90度

轻载情况：负载电流0.01mA，低频增益为78dB，相位裕度为70度

可见，在重载和轻载下电流下都实现了良好的系统稳定性。

参见附图4所示，可见本发明在全负载下都实现了良好的系统稳定性。

综上：本发明的LDO电路可以在全电流负载范围下实现良好的频率稳定性。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims

1.一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，所述的缓冲器包括第十一管、第十二管、第九管及第十四管，所述的第十一管的栅极与所述的误差放大器相连接，所述的第十二管的栅极、所述的第九管的栅极、所述的第十四管的栅极分别于所述的误差放大器相连接，所述的第十二管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十二管的漏极与所述的第十一管的源极相连接，所述的第九管的源极、所述的第十四管的源极与所述的低压差线性稳压器电路的输出端相连接，其特征在于：所述的缓冲器还包括减小所述的第十一管的输出阻抗的反馈达林顿管组，所述的反馈达林顿管组包括第一三极管和第二三极管，所述的第一三极管的基极与所述的第十一管的漏极相连接，所述的第一三极管的集电极与所述的第十一管的源极相连接，所述的第一三极管的发射极与所述的第十四管的漏极相连接，所述的第二三极管的基极与所述的第十四管的漏极相连接，所述的第二三极管的集电极与所述的第一三极管的集电极相连接，所述的第二三极管的发射极与所述的低压差线性稳压器电路的输出端相连接。

2.根据权利要求1所述的增强环路稳定性的低压差线性稳压器电路，其特征在于：所述的缓冲器还包括减小所述的第十一管的输出阻抗的采用二极管连接的第十五管，所述的第十五管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十五管的栅极与所述的功率驱动管的栅极相连接，所述的第十五管的漏极与所述的第十一管的源极相连接。

3.根据权利要求1所述的增强环路稳定性的低压差线性稳压器电路，其特征在于：所述的带隙基准源的输入端连接至所述的低压差线性稳压器电路的输入端，所述的带隙基准源的输出端连接至所述的误差放大器的反相端，所述的缓冲器的输入端与所述的误差放大器的输出端相连接，所述的缓冲器的输出端与所述的功率驱动管的栅极相连接，所述的功率驱动管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的电阻反馈网络连接于所述的功率驱动管的漏极与所述的误差放大器的同相端之间，所述的低压差线性稳压器电路的输出端连接有负载。

4.根据权利要求1所述的增强环路稳定性的低压差线性稳压器电路，其特征在于：所述的误差放大器采用PMOS输入折叠共源共栅结构，其包括共源共栅模块、与所述的缓冲器相连接的第五管，所述的第五管由采用二极管连接的第六管提供偏置；所述的误差放大器中还连接有与所述的低压差线性稳压器电路的输出端相连接的密勒电容。

5.根据权利要求1所述的增强环路稳定性的低压差线性稳压器电路，其特征在于：所述的缓冲器的前端连接有为其提供偏置的第十管、第十三管。