CN202694228U - 一种基于龙芯2f cpu的vme机箱控制器 - Google Patents
一种基于龙芯2f cpu的vme机箱控制器 Download PDFInfo
- Publication number
- CN202694228U CN202694228U CN 201220370283 CN201220370283U CN202694228U CN 202694228 U CN202694228 U CN 202694228U CN 201220370283 CN201220370283 CN 201220370283 CN 201220370283 U CN201220370283 U CN 201220370283U CN 202694228 U CN202694228 U CN 202694228U
- Authority
- CN
- China
- Prior art keywords
- vme
- cpu
- bus
- godson
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000013461 design Methods 0.000 claims abstract description 7
- 230000006855 networking Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Abstract
本实用新型公开了一种基于龙芯2F CPU的VME机箱控制器，包括龙芯2F CPU、DDR2内存模块、VME总线接口模块、千兆网络模块、SATA硬盘接口模块、复位管理电路、系统时钟源与PCI时钟源、电源模块、固件FLASH电路、实时时钟、I2C总线接口电路和串口以及外设，其中龙芯2F CPU通过PCI总线与千兆网络模块、SATA硬盘接口模块和VME总线接口模块相连接；实时时钟、I2C总线接口电路以及所述的串口及外设通过LOCAL IO接口与龙芯2F CPU相连接；龙芯2F CPU通过VME总线接口模块与VME总线接插件相耦合。本实用新型通过上述设计解决龙芯2F CPU大规模产业化问题，具有高的性能、低的成本、低功耗的优点。
Description
技术领域
本实用新型涉及一种VME（VersaModule Eurocard）机箱控制器，具体涉及一种基于龙芯2F CPU的VME机箱控制器。
背景技术
目前，在大的科学装置中，广泛采用带有VME机箱控制器的VME机箱作为控制和数据获取设备。VME机箱控制器是VME机箱的重要组成部分。一般来说，这些设备部署条件恶劣的现场环境，因此要求VME机箱控制器具有高可用性的特点。同时考虑到散热条件的限制，要求这些VME机箱控制器在具备高性能的同时有尽可能低的功耗。为了节约大型科学实验装置的建设和运行成本，要求VME机箱控制器的成本较低，方便维护。目前在大型科学实验装置中较多使用基于PowerPC系列CPU的VME机箱控制器这些VME机箱控制器一般都有价格较高，维修周期长等缺点。
现有的龙芯2F CPU是中国科学院计算技术研究所研制的通用CPU，具有较高的性能功耗比及性价比。然而目前龙芯系列CPU如何被产业化应用成为本领域亟待解决的问题。
实用新型内容
本实用新型提供一种龙芯2F CPU在产业化应用中的解决方案，能够节约大型科学实验装置建造与运行维护的成本。
本实用新型涉及一种基于龙芯2F CPU的VME机箱控制器，包括：龙芯2F CPU（1）、DDR2内存模块（2）、VME总线接口模块（3）、千兆网络模块（4）、SATA硬盘接口模块（5）、复位管理电路（6）、系统时钟源与PCI时钟源（7）、电源模块（8）、固件FLASH电路（9）、实时时钟（10）、I2C总线接口电路（11）和串口以及外设（12），其中，
所述的龙芯2F CPU通过PCI总线（13）与所述的千兆网络模块（4）、 所述的SATA硬盘接口模块（5）和VME总线接口模块（3）相连接；
所述的实时时钟（10）、所述的I2C总线接口电路（11）以及所述的串口及外设通过LOCAL_IO接口（14）与所述的龙芯2F CPU（1）相连接；
所述的龙芯2F CPU（1）通过所述的VME总线接口模块（3）与VME总线接插件相耦合。
所述的DDR2内存模块（2）包括SO-DIMM内存插槽及DDR2内存条，DDR2内存条通过SO-DIMM内存插槽与所述的龙芯2F CPU（1）相连接；
所述的VME机箱控制器通过自身的VME总线接插件插在VME机箱中。
所述的VME机箱控制器采用VME 6U外形设计；
所述的VME总线接口模块（3）包括：PCI-VME总线桥，VME总线驱动电路，接插件，PCI总线电压转换电路，其中PCI-VME总线桥通过PCI总线电压转换电路与PCI总线（13）相连接，通过VME总线驱动电路与VME总线接插件相连接.
所述的千兆网络模块（4）包括网络控制器、隔离变压器、RJ45接口，网络控制器与PCI总线（13）直接相连接，通过隔离变压器与RJ45接口相连接。
所述VME机箱控制器通过跳线配置所述的系统时钟源和PCI时钟源（7）的频率。
所述复位管理电路（6）的输入有电压就绪信号，手动复位信号，软件复位信号和通过跳线选择的VME总线复位信号。
所述的系统时钟源与PCI时钟源（7）中的系统时钟源负责给CPU提供系统时钟、DDR2内存控制器的时钟信号；PCI时钟源负责给所述的龙芯2F CPU（1）的PCI控制器以及各个PCI设备提供相位同步的时钟信号。
所述的SATA硬盘接口模块（5）包括SATA接口电路,硬盘供电电路，硬盘保护电路，SATA接插件，SATA接口电路与PCI总线（13）直接相连，SATA接口电路与硬盘供电电路通过硬盘保护电路与SATA接插件相连，
本实用新型通过上述技术方案实现龙芯2F CPU的VME机箱控制器在大科学装置中的使用，从而解决龙芯2F CPU大规模产业化问题，具有高性能、低成本、低功耗的优点。
附图说明
图1为本实用新型的VME机箱控制器的结构示意图；
具体实施方式
以下结合附图，对本实用新型应用在大科学装置VME机箱控制器进行详细说明。
本实用新型的VME机箱控制器的硬件包括，龙芯2F CPU1、DDR2内存模块2、VME总线接口模块3、千兆网络模块4、SATA硬盘接口模块5、复位管理电路6、系统时钟源与PCI时钟源7、电源模块8、固件FLASH电路9、实时时钟10、I2C总线接口电路11、串口及外设12。
本实用新型的VME机箱控制器的龙芯2F CPU1通过PCI总线13与千兆网络模块4、SATA硬盘接口模块5和VME总线接口模块3相连接。
本实用新型的VME机箱控制器的龙芯2F CPU1通过LOCAL_IO接口14与实时时钟10、I2C总线接口电路11、串口及外设12相连。
本实用新型中的VME机箱控制器依赖于通过VME总线接插件从VME总线+5V供电。电源模块8将+5V转换为+3.3V，+2.5V，+1.8V，+1.2V，+0.9V。各供电电压通过比较器与标准电压相比较，通过打开集电极电路和分压上拉电路输出相应电压就绪信号*_OK。电压就绪信号*_OK包括3.3V_OK，2.5V_OK，1.8V_OK，1.2V_OK，0.9V_OK。当供电电压小于阈值电压时，比较器输出高电平，导通集电极电路，拉低电压就绪信号。当供电电压大于阈值电压时，比较器输出低电平，关闭集电极电路，将+5V VME供电电压通过分压后的+3.3V输出给相应电压就绪信号。阈值电压为相应供电电压标准值的80%-95%，优选的为90%以上。对于有上电顺序控制要求的电压等级，将上一级电压就绪信号接入下一级电压使能控制端子。
本实用新型的VME机箱控制器的DDR2内存模块2包括SO-DIMM内存插槽及DDR2内存条，DDR2内存条通过SO-DIMM内存插槽与龙芯2FCPU1相连接。引导软件可以通过I2C总线接口电路11读取内存条中的配置信息，从而可以自适应不同的内存条种类。
本实用新型的VME机箱控制器的VME总线接口模块包括UNIVERSE IIPCI-VME总线桥，VME总线驱动电路，VME总线插槽，PCI总线电压转换 电路，其中UNIVERSE II PCI-VME总线桥通过PCI总线电压转换电路与PCI总线13相连接，通过VME总线驱动电路与VME总线插槽相连接。PCI-VME桥接芯片的VME侧地址和数据总线信号通过带3态输出的总线收发器连接到VME总线背板接插件，控制信号通过总线缓冲器与VME总线背板接插件相连。信号的输入/输出方向由PCI-VME桥接芯片配置。VME总线背板接插件包括2个5排160引脚端子。该5排160引脚端子电气设计成与3排96引脚端子电气兼容，以提供对不同VME机箱的兼容性。VME总线接插件用于连接本实用新型的VME机箱控制器和VME背板总线。
本实用新型的VME机箱控制器的千兆网络模块4包括网络控制器、隔离变压器、RJ45接口，网络控制器与PCI总线13直接相连接，通过隔离变压器与RJ45接口相连接。
本实用新型的VME机箱控制器的复位管理电路6的输入有电压就绪信号，通过跳线选择的VME总线复位信号，手动复位信号，软件复位信号。电压就绪信号与手工复位信号BUTTON_RESET#，软件控制的复位信号CPU_RESET#，跳线选择的VME总线复位信号VME_LOCAL_RESET#,线与后作为复位控制信号RESET_CONTROL#提供给复位控制电路。当RESET_CONTROL#为低电平会触发复位控制电路，触发复位控制电路去抖动后输出全局复位信号GLOBAL_RESET#，并保持至少120ms。当本实用新型的VME机箱控制器作为VME总线控制器时，全局复位信号GLOBAL_RESET#低有效时触发VME总线复位信号SYS_RESET#，当不作为系统控制器时，VME总线复位信号SYS_RESET#低有效时，触发板上全局复位信号GLOBAL_RESET#。
本实用新型的VME机箱控制器的系统时钟源与PCI时钟源7中的系统时钟源负责给CPU提供系统时钟、DDR2内存控制器的时钟信号。PCI时钟源负责给龙芯2fCPU1的PCI控制器以及各个PCI设备提供相位同步的时钟信号。可以通过跳线配置时钟频率，以增强对恶劣环境的适应能力。更可以在时钟的源端串接15-40欧姆的电阻，以消除信号反射。
龙芯2F CPU1通过LOCAL_IO接口14与固件FLASH电路9、实时时钟10、I2C接口电路11、串口及外设12相连。系统上电复位后，由固件FLASH内存储的二进制代码引导系统。固件FLASH通过SMT插槽安装在电路板上， 并提供在线擦写。除了存储二进制引导代码，还可以存储启动时的配置参数，如启动设备、启动参数、网络mac地址、ip地址等。系统通过串口提供操作终端接口。除了读取DDR2内存条参数，I2C接口电路还可以用来集成温度传感器，监测关键部件和机箱的温度，其通过外接具有I2C接口的温度传感器来实现。
龙芯2F CPU VME机箱控制器通过自身的VME总线接插件插在VME机箱中，龙芯2F CPUVME机箱控制器采用VME 6U外形设计。
本实用新型的VME机箱控制器采用龙芯2F CPU1，具有VME64总线接口。提供比目前使用的VME机箱控制器更高的性能，较低的功耗，可以提升大科学装置的数据获取系统及控制系统性能功耗比，大幅度降低数据获取系统及控制系统的建造成本。
本实用新型的优点在于：1.通过将龙芯2F CPU与PCI-VME总线桥相结合，实现了基于龙芯2fCPU的具有VME总线接口模块3的VME机箱控制器。2.该VME机箱控制器可以作为VME总线控制器，VME总线主设备，VME总线从设备。3.该VME机箱控制器具有高性能，低功耗，低成本的优势。
本实用新型中所涉及的VME机箱控制器，外形采用VME 6U尺寸设计，通过自身的VME总线接插件插在VME机箱中。
本实用新型设计的基于龙芯2F CPU的VME机箱控制器，提供了在大科学装置中常用的VME总线接口，能够较好地完成大科学装置中对于前端计算机的要求，将能够大幅度降低数据获取和控制系统建造和维护成本，提供很高的性能功耗比。同时也为龙芯2F CPU的实用提供了一个很好的解决方案。该VME机箱控制器也可以推广到军工，工业领域使用。
以上所述，仅为本实用新型较佳具体实施例的详细说明与图式，本实用新型的特征并不局限于此，本实用新型的所有范围应以下述的范围为准，凡符合于本实用新型权利要求保护范围的精神与其类似变化的实施例，皆应包含于本实用新型的范畴中，任何熟悉该项技艺者在本实用新型的领域内，可轻易思及的变化或调整皆可涵盖在以下本实用新型的权利要求保护范围。
Claims (10)
1.一种基于龙芯2F CPU的VME机箱控制器，其特征在于，包括：龙芯2F CPU（1）、DDR2内存模块（2）、VME总线接口模块（3）、千兆网络模块（4）、SATA硬盘接口模块（5）、复位管理电路（6）、系统时钟源与PCI时钟源（7）、电源模块（8）、固件FLASH电路（9）、实时时钟（10）、I2C总线接口电路（11）和串口以及外设（12），其中，
所述的龙芯2F CPU通过PCI总线（13）与所述的千兆网络模块（4）、所述的SATA硬盘接口模块（5）和VME总线接口模块（3）相连接；
所述的实时时钟（10）、所述的I2C总线接口电路（11）以及所述的串口及外设通过LOCAL_IO接口（14）与所述的龙芯2F CPU（1）相连接；
所述的龙芯2F CPU（1）通过所述的VME总线接口模块（3）与VME总线接插件相耦合。
2.如权利要求1所述的VME机箱控制器，其特征在于：所述的DDR2内存模块（2）包括SO-DIMM内存插槽及DDR2内存条，DDR2内存条通过SO-DIMM内存插槽与所述的龙芯2F CPU（1）相连接。
3.如权利要求1所述的VME机箱控制器，其特征在于：所述的VME机箱控制器通过自身的VME总线接插件插在VME机箱中。
4.如权利要求1所述的VME机箱控制器，其特征在于：所述的VME机箱控制器采用VME 6U外形设计。
5.如权利要求1所述的VME机箱控制器，其特征在于：所述的VME总线接口模块（3）包括：PCI-VME总线桥，VME总线驱动电路，接插件，PCI总线电压转换电路，其中PCI-VME总线桥通过PCI总线电压转换电路与PCI总线（13）相连接，通过VME总线驱动电路与VME总线接插件相连接。
6.如权利要求1所述的VME机箱控制器，其特征在于：所述的千兆网络模块（4）包括网络控制器、隔离变压器、RJ45接口，网络控制器与PCI总线（13）直接相连接，通过隔离变压器与RJ45接口相连接。
7.如权利要求1所述的VME机箱控制器，其特征在于：所述VME机箱控制器通过跳线配置所述的系统时钟源和PCI时钟源（7）的频率。
8.如权利要求1所述的VME机箱控制器，其特征在于：所述复位管理电路（6）的输入有电压就绪信号，手动复位信号，软件复位信号和通过跳线选 择的VME总线复位信号。
9.如权利要求7所述的VME机箱控制器，其特征在于：所述的系统时钟源与PCI时钟源（7）中的系统时钟源负责给CPU提供系统时钟、DDR2内存控制器的时钟信号；PCI时钟源负责给所述的龙芯2F CPU（1）的PCI控制器以及各个PCI设备提供相位同步的时钟信号。
10.如权利要求7所述的VME机箱控制器，其特征在于：所述的SATA硬盘接口模块（5）包括SATA接口电路,硬盘供电电路，硬盘保护电路，SATA接插件，SATA接口电路与PCI总线（13）直接相连，SATA接口电路与硬盘供电电路通过硬盘保护电路与SATA接插件相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220370283 CN202694228U (zh) | 2012-07-27 | 2012-07-27 | 一种基于龙芯2f cpu的vme机箱控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220370283 CN202694228U (zh) | 2012-07-27 | 2012-07-27 | 一种基于龙芯2f cpu的vme机箱控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202694228U true CN202694228U (zh) | 2013-01-23 |
Family
ID=47549813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220370283 Expired - Fee Related CN202694228U (zh) | 2012-07-27 | 2012-07-27 | 一种基于龙芯2f cpu的vme机箱控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202694228U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106815156A (zh) * | 2017-01-22 | 2017-06-09 | 联想(北京)有限公司 | 一种实现固态硬盘交互的装置、方法和和电子设备 |
-
2012
- 2012-07-27 CN CN 201220370283 patent/CN202694228U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106815156A (zh) * | 2017-01-22 | 2017-06-09 | 联想(北京)有限公司 | 一种实现固态硬盘交互的装置、方法和和电子设备 |
| US10614011B2 (en) | 2017-01-22 | 2020-04-07 | Lenovo (Beijing) Co., Ltd. | Apparatus, method, and electronic device for implementing solid-state drive data interaction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102708034B (zh) | 基于带串口功能cpu的计算机远程及本地监控系统 | |
| CN102880235B (zh) | 基于龙芯2f cpu的单板计算机及其复位管理和使用方法 | |
| CN104571442A (zh) | 一种基于power平台的内存板上电时序的控制方法 | |
| CN104572535A (zh) | 基于cpci-e总线的自主可控计算装置 | |
| CN209265383U (zh) | 一种用于服务器的电源转接板 | |
| CN109917891A (zh) | 一种pcie加速网卡供电电路及其设计方法 | |
| CN105006961A (zh) | 一种多路电源上电顺序控制电路及方法 | |
| CN103984394A (zh) | 一种高密度、节能刀片服务器系统 | |
| CN202694228U (zh) | 一种基于龙芯2f cpu的vme机箱控制器 | |
| CN212112481U (zh) | 一种原型验证平台的电路结构 | |
| CN205263730U (zh) | 一种基于POWER平台的新型IO Riser板卡 | |
| CN203276266U (zh) | 智能适配器 | |
| CN206411602U (zh) | 一种cpu供电电路 | |
| CN102073365A (zh) | 一种基于MicroTCA标准的媒体服务器 | |
| CN205809774U (zh) | 一种服务器及其内部的服务器主板 | |
| CN209562574U (zh) | 一种ntb卡 | |
| CN203025643U (zh) | 一种可扩展式多电源系统电源监测和排序电路 | |
| CN113158612A (zh) | 一种原型验证平台的电路结构 | |
| CN207352402U (zh) | 用于控制轨道交通信号的主控单元结构 | |
| CN110007742A (zh) | 一种电源管理电路及电子设备 | |
| CN213601209U (zh) | 一种数控机床usb转换器 | |
| CN102916817B (zh) | 数据中心管理接口的供电控制电路及模块化设备 | |
| CN104112103A (zh) | 一种应用于刀片服务器的远程管理数据加密子卡 | |
| CN218332569U (zh) | 一种多载体数据资源转换装置 | |
| CN217718574U (zh) | 一种扩展板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130123 Termination date: 20180727 |