CN202600693U - I2c总线启动与停止电路结构 - Google Patents
I2c总线启动与停止电路结构 Download PDFInfo
- Publication number
- CN202600693U CN202600693U CN 201120545856 CN201120545856U CN202600693U CN 202600693 U CN202600693 U CN 202600693U CN 201120545856 CN201120545856 CN 201120545856 CN 201120545856 U CN201120545856 U CN 201120545856U CN 202600693 U CN202600693 U CN 202600693U
- Authority
- CN
- China
- Prior art keywords
- gate
- bus
- flop
- type flip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型公开了一种I2C总线启动停止电路结构，它包括总线启动模块和总线停止模块。本实用新型通过SCK对第一D触发器的复位端R的控制，在第一D触发器检测到启动信号后，只有SCK从高变低时，第一D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动；在第二D触发器检测到停止信号后，通过SCK对第二D触发器输入信号D的控制，在SCK为高电平期间，D恒定为1，第三触发器的复位信号恒定有效，S/P保持为0，总线停止。本实用新型在正确实现I2C总线数据传输基础上，保证I2C总线启动时不会因为数据线上的错误跳变或干扰影响正常启动且停止后不会因数据线上的错误跳变或干扰重新启动。
Description
技术领域
本实用新型特别涉及一种用于总线传输协议的I2C总线启动与停止电路结构，属于集成电路技术领域。
对于应用了I2C总线协议的电路结构，I2C总线的启动与停止影响着I2C协议的正确执行。在时钟总线SCK保持为高电平期间，检测到数据总线SDA由高电平跳变为低电平时，标志总线启动位有效，即启动I2C总线，开始传输数据；而在时钟总线SCK保持为高电平期间，检测到数据总线SDA由低电平跳变为高电平，标志总线停止位有效，即结束I2C总线数据传输。在数据传输的过程中，只有在时钟为低电平期间，数据才可以变化(如图1所示)。
普通I2C总线电路结构只要检测到时钟总线SCK保持为高电平期间，数据总线SDA由高电平跳变为低电平便启动I2C总线。如果启动阶段数据总线上有数据的跳变，可能使总线未启动就进入停止，影响启动电路的正常执行。
在检测到总线停止信号之后，总线数据便停止传输数据。如果时钟总线SCK保持为高电平期间，数据总线出现由高跳低的干扰，总线就可能再次的启动，数据会错误传输，影响电路的正常执行。
本实用新型的目的在于提供一种I2C总线启动与停止电路结构，其能够稳定的锁存启动与停止信号，防止启动时数据总线的错误数据对电路的影响和停止后再次的启动对电路正常执行的影响，从而克服了现有技术中的不足。
为实现上述实用新型目的，本实用新型采用了如下技术方案：
一种I2C总线启动与停止电路结构，它包括总线启动模块和总线停止模块；
所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二D触发器；
所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第 六非门以及第二、第三D触发器；
其中，第一非门输入端接复位信号，其输出端与第一二输入或非门的一输入端连接，该第一二输入或非门的另一输入端接SCK信号，第一二输入或非门的输出端经第二非门与第一D触发器的R端连接，该第一D触发器的CLK端经第三非门接SDA信号，而该第一D触发器的D端接工作电压(VDD)，同时，该第一D触发器的Q输出端经第六非门与第二D触发器的R端连接，该第二D触发器的Q输出端与SCK信号分别接第二二输入或非门的两个输入端，该第二二输入或非门的输出端经第四非门接第二D触发器的D端，该第二D触发器的Q输出端与复位信号接第三二输入或非门的两个输入端，第三二输入或非门的输出接第三D触发器的R端，该第一D触发器的Q输出端经第七非门与第三D触发器的CLK端连接，该第三D触发器的D端接工作电压(VDD)，同时，第三D触发器的Q端与第五非门连接作为第一三输入或非门的一个输入端，复位信号与第一D触发器的Q端分别作为该第一三输入或非门的另两个输入端，该三输入或非门的输出端接启动或停止信号。
进一步的，所述I2C总线启动停止电路结构还包括第六、第七非门；第一触发器的Q端经第六非门与第二D触发器的R端连接，第一触发器的Q端经第七非门与第三D触发器的CLK端连接。
进一步的，所述D触发器均采用上升沿触发的结构。
更进一步的，所述D触发器均采用下降沿触发结构，且D触发器的时钟端连接有一级反向器。
图1为现有技术中I2C总线启动与停止时序原理图；
图2a为本实用新型一较佳实施方式中I2C总线启动与停止电路图；
图2b为本实用新型另一较佳实施方式中I2C总线启动与停止电路图；
图3为本实用新型一较佳实施方式中I2C总线启动与停止电路中总线启动模块的电路图；
图4为本实用新型一较佳实施例方式I2C总线启动与停止电路中总线停止模块的电路图；
图5为本实用新型一较佳实施例方式I2C总线启动与停止电路启动和停止的实现结果原理图；
图6为本实用新型一优选实施例的电路图。
参阅图2a-2b，作为本实用新型的优选实施方式，该I2C总线启动与停止电路结构，它包括总线启动模块和总线停止模块，所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二D触发器，所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第六非门以及第二、第三D触发器；
该I2C总线启动与停止电路通过SCK对第一D触发器的复位端R的控制，在第一D触发器检测到启动信号后，只有SCK从高变低时，第一D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动；通过SCK对第二D触发器输入信号D的控制，在SCK为高电平期间，D恒定为1，在停止信号到来时，使得第三触发器的复位信号恒定有效，S/P保持为0，总线停止。
进一步的讲，参阅图3，当时钟总线SCK保持为高电平期间，数据总线SDA由高电平跳变为低电平，而时钟总线仍为高电平时，启动标志位并不立刻有效，等待时钟总线由高电平跳为低时，总线才启动数据的传输。其中rst为上电复位信号，SCK为时钟总线，SDA为数据总线。通过SCK对第一D触发器的复位端R的控制，只有SCK从高变低时，第一D触发器的Q端才跳0，第三D触发器的Q端跳1，S/P跳1，总线启动。
参阅图4，在时钟总线SCK保持为高电平期间，检测到数据总线SDA由低电平跳变为高电平，通过D触发器的锁存，停止标志位有效，此时数据总线SDA再次由高电平跳变为低电平，也不会重新启动。其中rst为上电复位信号，rst1为与启动相关的复位信号，启动后为0，SCK为时钟总线，SDA为数据总线。通过SCK对第二D触发器的输入信号D的控制，在SCK为高电平期间，D恒定为1，使得第三D触发器的复位信号恒定有效，S/P保持为0，总线停止。
参阅图5系该I2C总线启动与停止电路整体的实现结果，包括正常的启动的与停止，可以看到，在检测到启动与停止信号时，数据线上的脉冲不会影响电路的正常启动与停止。
本实用新型基于I2C总线的协议，在正确实现I2C总线数据传输基础上，保证I2C总线启动时不会因为数据线上的错误跳变或干扰影响正常启动且停止后不会因数据线上的错误跳变或干扰重新启动。在所有使用I2C总线传输协议的集成电路中都可以使用上述的启动与停止电路结构。总线在输入端口最好经过 schimitt触发器的整形，消除不必要的干扰。
以下结合一较佳实施例及附图对本实用新型的技术方案作进一步的说明。
该I2C总线启动与停止电路系应用在基于I2C协议的数据监视采集系列芯片中，其整体结构参阅图6，
本实施例由一集成电路及少量外围器件组成。该实例内置I2C协议接口，通过I2C协议与MCU通讯，信号可双向传输。SDA作为2线制串行接口的数据线，内置上拉开漏模式。SCK作为2线制串行接口的时钟线，内置上拉电阻。MCU通过SCK与SDA将指令传输给控制器，而控制器在接收到MCU指令后可将响应信号传输给MCU。
以上仅是本实用新型的具体应用范例，对本实用新型的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本实用新型权利保护范围之。
Claims (4)
1.一种I2C总线启动与停止电路结构，其特征在于，它包括总线启动模块和总线停止模块；
所述总线启动模块包括第一二输入与非门，第一三输入或非门，第一、第二、第三、第五、第七，第八非门以及第一、第二D触发器；
所述总线停止模块包括第二、第三、第四二输入或非门，第四、第五、第六非门以及第二、第三D触发器；
其中，第一非门输入端接复位信号，其输出端与第一二输入或非门的一输入端连接，该第一二输入或非门的另一输入端接SCK信号，第一二输入或非门的输出端经第二非门与第一D触发器的R端连接，该第一D触发器的CLK端经第三非门接SDA信号，而该第一D触发器的D端接工作电压(VDD)，同时，该第一D触发器的Q输出端经第六非门与第二D触发器的R端连接，该第二D触发器的Q输出端与SCK信号分别接第二二输入或非门的两个输入端，该第二二输入或非门的输出端经第四非门接第二D触发器的D端，该第二D触发器的Q输出端与复位信号接第三二输入或非门的两个输入端，第三二输入或非门的输出接第三D触发器的R端，该第一D触发器的Q输出端经第七非门与第三D触发器的CLK端连接，该第三D触发器的D端接工作电压(VDD)，同时，第三D触发器的Q端与第五非门连接作为第一三输入或非门的一个输入端，复位信号与第一D触发器的Q端分别作为该第一三输入或非门的另两个输入端，该三输入或非门的输出端接启动或停止信号。
2.根据权利要求1所述的I2C总线启动与停止电路结构，其特征在于：所述I2C总线启动停止电路结构还包括第六、第七非门；第一触发器的Q端经第六非门与第二D触发器的R端连接，第一触发器的Q端经第七非门与第三D触发器的CLK端连接。
3.根据权利要求1所述的I2C总线启动与停止电路结构，其特征在于：所述D触发器均采用上升沿触发的结构。
4.根据权利要求1所述的I2C总线启动与停止电路结构，其特征在于：所述D触发器均采用下降沿触发结构，且D触发器的时钟端连接有一级反向器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120545856 CN202600693U (zh) | 2011-12-23 | 2011-12-23 | I2c总线启动与停止电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120545856 CN202600693U (zh) | 2011-12-23 | 2011-12-23 | I2c总线启动与停止电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202600693U true CN202600693U (zh) | 2012-12-12 |
Family
ID=47318217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201120545856 Expired - Fee Related CN202600693U (zh) | 2011-12-23 | 2011-12-23 | I2c总线启动与停止电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202600693U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102622325A (zh) * | 2011-12-23 | 2012-08-01 | 苏州华芯微电子股份有限公司 | I2c总线启动与停止电路结构 |
| CN105608038A (zh) * | 2014-11-17 | 2016-05-25 | 罗伯特·博世有限公司 | 用于i2c从机装置的控制装置 |
-
2011
- 2011-12-23 CN CN 201120545856 patent/CN202600693U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102622325A (zh) * | 2011-12-23 | 2012-08-01 | 苏州华芯微电子股份有限公司 | I2c总线启动与停止电路结构 |
| CN102622325B (zh) * | 2011-12-23 | 2014-12-24 | 苏州华芯微电子股份有限公司 | I2c总线启动与停止电路结构 |
| CN105608038A (zh) * | 2014-11-17 | 2016-05-25 | 罗伯特·博世有限公司 | 用于i2c从机装置的控制装置 |
| US9892085B2 (en) | 2014-11-17 | 2018-02-13 | Robert Bosch Gmbh | Control device for I2C slave device |
| CN105608038B (zh) * | 2014-11-17 | 2020-06-30 | 罗伯特·博世有限公司 | 用于i2c从机装置的控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101429782B1 (ko) | 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스 | |
| CN110456896B (zh) | 具有高空闲噪声和dc电平抑制的低功率type-c接收器 | |
| CN107077188B (zh) | 互连唤醒响应电路和方法 | |
| EP2645262A1 (en) | Usb device and detection method therefor | |
| WO2014004896A1 (en) | A low power universal serial bus | |
| CN100480923C (zh) | I2c总线从控制器软实现方法 | |
| CN102622325B (zh) | I2c总线启动与停止电路结构 | |
| CN107305526B (zh) | 一种用于微控制器的调试器 | |
| CN202600693U (zh) | I2c总线启动与停止电路结构 | |
| TW201411333A (zh) | Ｕｓｂ裝置誤入相容測試模式時的跳離或省電方法 | |
| CN102445981B (zh) | 数据传输系统以及数据传输方法 | |
| CN103064477A (zh) | 一种服务器主板设计方法 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN208873142U (zh) | 一种fpga开发板 | |
| WO2017117123A1 (en) | Solving unstable universal asynchronous receive transmit (uart) communication between a power manager and a universal serial bus (usb) - bridge device | |
| CN202600408U (zh) | 一种微控制器的硬件评估板 | |
| CN108563598A (zh) | 一种自唤醒的i2c通讯架构系统 | |
| CN105068962A (zh) | I2c控制器访问方法及系统 | |
| CN204904204U (zh) | 一种芯片复位电路 | |
| CN102955545A (zh) | 计算机 | |
| CN104409090A (zh) | Usb接口转换模块 | |
| CN205375041U (zh) | Can总线控制器 | |
| CN204028612U (zh) | 一种can总线信号收发工具 | |
| CN202650547U (zh) | 寄存器电路模块 | |
| CN211087224U (zh) | 一种主板及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121212 Termination date: 20161223 |