CN202551008U - 一种模数转换芯片的控制器 - Google Patents
一种模数转换芯片的控制器 Download PDFInfo
- Publication number
- CN202551008U CN202551008U CN 201220117440 CN201220117440U CN202551008U CN 202551008 U CN202551008 U CN 202551008U CN 201220117440 CN201220117440 CN 201220117440 CN 201220117440 U CN201220117440 U CN 201220117440U CN 202551008 U CN202551008 U CN 202551008U
- Authority
- CN
- China
- Prior art keywords
- signal
- cpsv
- cpsl
- clock
- conversion chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 72
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 230000009897 systematic effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
一种模数转换芯片的控制器，该控制器用于对多个模数转换芯片进行控制，所述模数转换芯片具有相关双采样功能，能够对CCD输出信号进行处理；其特征在于，所述控制器包括初始化配置模块、选择器、AD时序模块和多通道扇出模块；初始化配置模块在上电初期自动完成对AD转换芯片的初始化串行配置；AD时序模块用于产生AD转换芯片的时序控制信号，所述时序控制信号包括帧同步信号，行同步信号，像元时钟信号；多通道扇出模块对像元时钟的相位进行调整，输出多个AD转换芯片的像元时钟；并对AD时序模块产生的行同步信号，帧同步信号进行多通道扇出。本实用新型配置灵活、通用性强，可对多通道模数转换芯片进行控制。
Description
技术领域
本实用新型涉及一种模数转换芯片的控制器，能够对多通道模数转换芯片进行控制。
背景技术
CCD信号处理器主要的作用是把CCD输出的模拟信号转换为数字信号。这里需要用到模数转换器。模数转换器(AD)是将模拟信号转换为数字信号的电路。对不同用途的AD转换器来讲，其工作速度、转换精度大不相同。因而实现AD转换的方案、方式也各不相同。由于AD转换器在数字通信、数字信号处理、数字测量系统以及微型计算机中都要用到，而它们的用途和要求又各不相同，因此AD转换器的类型繁多，而每种AD转换器都是一个复杂的系统。
各个公司厂家都推出了针对遥感CCD相机的模数转换需求的具备相关双采样功能的模数转换芯片，现以ADI公司的某款双通道、14位CCD信号处理器为例进行说明。该模数转换器可同时对两路CCD模拟信号进行相关双采样后14位量化，通过对采样时钟CLI相位的调整可适应处理不同类型CCD输出模拟信号的需求，通用性强。
图1给出了该款AD转换器的配置接口信号时序关系，图2给出了其功能结构框图。它的诸多功能都是通过配置相应的寄存器值来实现的。该款AD的配置信息主要是通过芯片外部的配置端口来输入的。根据数据手册的描述，配置接口由SDATA(串行配置数据)、SCK(串行配置数据时钟信号)、SL(串行配置数据使能信号)、VD(帧同步信号)和HD(行同步信号)组成。AD的配置端口的时序图如图1所示，具体要求如下：
主时钟频率不能超过10MHz。
图1中所标注的tLS、tLH、tDS、tDH的最小数值均为10ns。
输入AD转换器的配置数据共32bit。前8bit为地址，后24bit为数据。数据不满24bit的用0占位。发送时，先发送低位，再发送高位。
表1AD主要输入输出信号表
| 信号名 | 输入输出类型 | 说明 |
| CLI_X | IN | 主时钟输入 |
| CCDIN_X | IN | CCD模拟电信号输入 |
| SL_X | IN | 串行配置数据使能信号 |
| SDATA_X | IN | 串行配置数据 |
| SCK_X | IN | 串行配置数据时钟信号 |
| VD_X | IN | 帧同步信号 |
| HD_X | IN | 行同步信号 |
| REFT_X | IN | 参考最高解耦电平 |
| REFB_X | IN | 参考最低解耦电平 |
| H1X | OUT | CCD水平转移时钟1 |
| H2X | OUT | CCD水平转移时钟2 |
| H3X | OUT | CCD水平转移时钟3 |
| H4X | OUT | CCD水平转移时钟4 |
| RG_X | OUT | CCD复位门时钟 |
| DOUT_X | OUT | 数字数据输出 |
注：表4中X表示A、B两个通道皆有
随着CCD技术的发展，多通道像元输出和模拟合成现象已经屡见不鲜，因此迫切需要一种通用的具有多通道处理能力的模数转换芯片的控制器来满足实际航天遥感应用的需求。
实用新型内容
本实用新型解决的技术题是：提供一种配置灵活、通用性强，可进行多通道控制的模数转换芯片的控制器。
本实用新型包括如下技术方案：
一种模数转换芯片的控制器，该控制器用于对多个模数转换芯片进行控制，所述模数转换芯片具有相关双采样功能，能够对CCD输出信号进行处理；其特征在于，所述控制器包括初始化配置模块、选择器、AD时序模块和多通道扇出模块；
初始化配置模块根据输入的系统主时钟信号CpSl_GClk_i，系统复位信号CpSl_GClr_iN，自动完成对AD转换芯片的初始化串行配置，输出配置完成信号CpSl_Config_o，多个默认配置使能信号CpSv_Sen_s，多个默认配置数据信号CpSv_SData_s，以及多个默认配置时钟信号CpSv_SClk_s；
每个模数转换芯片对应一组串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i；所述串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i输入到控制器中；每个模数转换芯片对应的默认配置使能CpSv_Sen_s，默认配置数据CpSv_SData_s，默认配置时钟CpSv_SClk_s经过选择器与该模数转换芯片对应的串行控制数据信号CpSv_GSData_i，串行控制时钟信号CpSv_GSClk_i，串行控制使能信号CpSv_GSen_i进行选择，输出该模数转换芯片的串行配置使能信号CpSv_Sen_o，串行配置数据信号CpSv_SData_o，串行配置时钟信号CpSv_Sck_o；
AD时序模块根据输入的系统主时钟CpSl_GClk_i，主复位CpSl_GClr_iN，行同步信号CpSl_GLSyn_i，产生AD转换芯片的时序控制信号，并输出像元时钟信号CpSl_CLI_s，行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s；
多通道扇出模块根据输入的多个时钟相位调整数据CpSv_RData_i和一个时钟相位调整使能CpSl_REn_i对像元时钟CpSl_CLI_s的相位进行调整，输出多个AD转换芯片的像元时钟CpSv_CLI_o；同时多通道扇出模块对AD时序模块产生的行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s进行多通道扇出，以输出多个AD转换芯片的帧同步信号CpSv_VD_o，多个AD转换芯片的行同步信号CpSv_HD_o。
所述多通道扇出模块包括一个像元时钟相位调整单元和多个多路选择器。
本实用新型与现有技术相比的优点在于：
1、能够在上电之后自动对AD器件中的内部配置寄存器进行配置，使之拥有正常工作状态；
2、能够实时对AD器件中的各个内部配置寄存器进行重新配置；
3、能够通过对输出的CLI(采样时钟)进行相位调整可适应处理不同类型CCD输出模拟信号的处理需求，通用性强。
4、能同时配置多个通道模数转换芯片，处理效率高。
附图说明
图1为AD转换芯片的配置信息接口时序图，图中虚线表示由于重复因而省略，时钟连续；
图2为具有相关双采样功能的模数转换芯片的功能模块图；
图3为本实用新型控制器的系统结构图；
图4为本实用新型的控制器与AD转换芯片的连接关系，图中的虚线表示可重复连接N个AD转换芯片；
图5为本实用新型的控制器的时序图；
图6为本实用新型的控制器中AD时序模块时序关系；
图7为本实用新型的控制器中CLI信号的相位调整原理；
图8为多通道扇出模块的内部组成结构图。
具体实施方式
如图3所示，为本实用新型模数转换芯片控制器的系统结构图，该控制器用于对多个模数转换芯片进行控制，所述模数转换芯片具有相关双采样功能，能够对CCD输出信号进行处理。如图4所示，为本实用新型的控制器对N(N为大于等于2的整数)个AD转换芯片进行控制的连接关系示意图，其中输入到控制器中的串行控制数据、串行控制时钟、串行控制使能，时钟相位调整数据分别为N个，以便对相应的AD转换芯片进行控制。所述控制器通过FPGA实现。
如图3所示，所述控制器包括初始化配置模块、选择器、AD时序模块和多通道扇出模块。初始化配置模块根据输入的系统主时钟信号CpSl_GClk_i，系统复位信号CpSl_GClr_iN，自动完成对AD转换芯片的初始化串行配置，输出配置完成信号CpSl_Config_o，多个默认配置使能信号CpSv_Sen_s，多个默认配置数据信号CpSv_SData_s，以及多个默认配置时钟信号CpSv_SClk_s。每个模数转换芯片对应一组串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i；所述串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i输入到控制器中；每个模数转换芯片对应的默认配置使能CpSv_Sen_s，默认配置数据CpSv_SData_s，默认配置时钟CpSv_SClk_s经过选择器与该模数转换芯片对应的串行控制数据信号CpSv_GSData_i，串行控制时钟信号CpSv_GSClk_i，串行控制使能信号CpSv_GSen_i进行选择，输出该模数转换芯片的串行配置使能信号CpSv_Sen_o，串行配置数据信号CpSv_SData_o，串行配置时钟信号CpSv_Sck_o。AD时序模块根据输入的系统主时钟CpSl_GClk_i，主复位CpSl_GClr_iN，行同步信号CpSl_GLSyn_i，产生AD转换芯片的时序控制信号，并输出像元时钟信号CpSl_CLI_s，行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s。多通道扇出模块根据输入的多个时钟相位调整数据CpSv_RData_i和一个时钟相位调整使能CpSl_REn_i对像元时钟CpSl_CLI_s的相位进行调整，输出多个AD转换芯片的像元时钟CpSv_CLI_o；同时多通道扇出模块对AD时序模块产生的行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s进行多通道扇出，以输出多个AD转换芯片的帧同步信号CpSv_VD_o，多个AD转换芯片的行同步信号CpSv_HD_o。
如图5所示为本实用新型控制器的时序图；复位完成后(即系统复位CpSl_GClr_iN信号由低变高之后)，首先根据AD9942时钟的默认初始相位对CLI像元时钟进行调整，调整后CLI像元时钟信号由CpSv_CLI_o端口输出，以对应CCD输出模拟信号的相位关系，确保相关双采样的精确性。之后分通道输出串行配置数据CpSv_SData_o、串行配置使能CpSv_Sen_o和串行配置时钟CpSv_Sck_o，不同通道之间的配置可以不尽相同。初始化配置完成后，AD转换芯片进入正常工作阶段，发送AD转换芯片的驱动信号CLI、HD和VD信号。图4中区分了初始化配置和在线配置两个阶段，其中在线配置即正常工作阶段的配置。
AD转换芯片的正常工作是基于正确配置内部的寄存器的基础上的，配置寄存器是通过三线串口进行配置的，配置的时序关系如图1所示。配置的过程主要有两个，上电进行初始化的配置以及在线通过遥控信号进行的配置。AD初始化配置模块完成AD转换芯片的初始化配置。上电初始化的配置是通过读取固化在控制器内部的ROM里的初始化配置数据，然后再转换为串行配置使能信号CpSv_Sen_o，串行配置数据信号CpSv_SData_o，串行配置时钟信号CpSv_Sck_o。在线配置阶段时，直接输出由串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i输入的信号。
AD时序模块，完成CLI，HD，VD信号的生成。根据不同实际情况，对主时钟进行分频生成像元时钟(CLI)。完成外部行同步信号的处理，根据实际需要，由于同步信号与AD行同步信号HD有一个行拆分的关系，一般输出HD、VD信号周期与输入行同步周期是1比1的关系，但由于模拟合成的存在，因此一个行同步时间内有时需要拆分为N个HD行周期，对应每行每个谱段数据。如图6所示。描述了一个行同步信号周期内拆分为4个HD行周期输出的情况。图中T1表示输入行同步CpSl_GLSyn_i的周期。T2表示输出HD、VD信号的周期。
多通道扇出模块内部结构如图7所示，包括像元时钟(CLI)相位调整单元、N个多路选择器。在CLI相位调整单元中产生不同相位的与像元时钟同频的信号，图8表示的是相位调整单元相位调整时序图。用主时钟CpSl_GClk_i对主时钟分频后的CpSv_CLI_s(0)进行延迟，每过一个寄存器输出延迟一个主时钟周期(图中用T表示)，通过寄存器级联的方式这样就可以得到N个时钟相位的CpSv_CLI_s信号。解码器对输入的时钟相位调整数据CpSv_RData_i进行译码，解译出每个AD转换芯片需要的调整码，再经过多路选择器根据每个AD转换芯片的调整码选择其中某个相位的信号作为像元时钟CpSv_CLI_o输出。同时多通道扇出模块对AD时序模块产生的行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s进行多通道扇出，以输出多个AD转换芯片的帧同步信号CpSv_VD_o，多个AD转换芯片的行同步信号CpSv_HD_o。
本实用新型说明书中未详细描述内容属本领域专业技术人员的公知技术。
Claims (2)
1.一种模数转换芯片的控制器，该控制器用于对多个模数转换芯片进行控制，所述模数转换芯片具有相关双采样功能，能够对CCD输出信号进行处理；其特征在于，所述控制器包括初始化配置模块、选择器、AD时序模块和多通道扇出模块；
初始化配置模块根据输入的系统主时钟信号CpSl_GClk_i，系统复位信号CpSl_GClr_iN，自动完成对AD转换芯片的初始化串行配置，输出配置完成信号CpSl_Config_o，多个默认配置使能信号CpSv_Sen_s，多个默认配置数据信号CpSv_SData_s，以及多个默认配置时钟信号CpSv_SClk_s；
每个模数转换芯片对应一组串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i；所述串行控制数据信号CpSv_GSData_i、串行控制时钟信号CpSv_GSClk_i、和串行控制使能信号CpSv_GSen_i输入到控制器中；每个模数转换芯片对应的默认配置使能CpSv_Sen_s，默认配置数据CpSv_SData_s，默认配置时钟CpSv_SClk_s经过选择器与该模数转换芯片对应的串行控制数据信号CpSv_GSData_i，串行控制时钟信号CpSv_GSClk_i，串行控制使能信号CpSv_GSen_i进行选择，输出该模数转换芯片的串行配置使能信号CpSv_Sen_o，串行配置数据信号CpSv_SData_o，串行配置时钟信号CpSv_Sck_o；
AD时序模块根据输入的系统主时钟CpSl_GClk_i，主复位CpSl_GClr_iN，行同步信号CpSl_GLSyn_i，产生AD转换芯片的时序控制信号，并输出像元时钟信号CpSl_CLI_s，行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s；
多通道扇出模块根据输入的多个时钟相位调整数据CpSv_RData_i和一个时钟相位调整使能CpSl_REn_i对像元时钟CpSl_CLI_s的相位进行调整，输出多个AD转换芯片的像元时钟CpSv_CLI_o；同时多通道扇出模块对AD时序模块产生的行同步信号CpSl_HD_s，帧同步信号CpSl_VD_s进行多通道扇出，以输出多个AD转换芯片的帧同步信号CpSv_VD_o，多个AD转换芯片的行同步信号CpSv_HD_o。
2.如权利要求1所述的模数转换芯片的控制器，其特征在于：所述多通道扇出模块包括一个像元时钟相位调整单元和多个多路选择器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220117440 CN202551008U (zh) | 2012-03-26 | 2012-03-26 | 一种模数转换芯片的控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220117440 CN202551008U (zh) | 2012-03-26 | 2012-03-26 | 一种模数转换芯片的控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202551008U true CN202551008U (zh) | 2012-11-21 |
Family
ID=47171568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220117440 Expired - Lifetime CN202551008U (zh) | 2012-03-26 | 2012-03-26 | 一种模数转换芯片的控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202551008U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103036566A (zh) * | 2012-12-06 | 2013-04-10 | 北京空间机电研究所 | 一种模拟前端芯片的在线调节控制器 |
| CN107391077A (zh) * | 2017-07-11 | 2017-11-24 | 苏州顺芯半导体有限公司 | 一种可编程音频模数转换芯片及其实现方法 |
| CN108897264A (zh) * | 2018-09-27 | 2018-11-27 | 浙江大学 | 用于通用系统芯片的适用范围广的模数转换器控制装置 |
-
2012
- 2012-03-26 CN CN 201220117440 patent/CN202551008U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103036566A (zh) * | 2012-12-06 | 2013-04-10 | 北京空间机电研究所 | 一种模拟前端芯片的在线调节控制器 |
| CN103036566B (zh) * | 2012-12-06 | 2015-09-23 | 北京空间机电研究所 | 一种模拟前端芯片的在线调节控制器 |
| CN107391077A (zh) * | 2017-07-11 | 2017-11-24 | 苏州顺芯半导体有限公司 | 一种可编程音频模数转换芯片及其实现方法 |
| CN108897264A (zh) * | 2018-09-27 | 2018-11-27 | 浙江大学 | 用于通用系统芯片的适用范围广的模数转换器控制装置 |
| CN108897264B (zh) * | 2018-09-27 | 2020-06-16 | 浙江大学 | 用于通用系统芯片的模数转换器控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104378114B (zh) | 一种实现多通道模数转换器同步的方法 | |
| CN102314402A (zh) | 一种数字强震仪及其多路数据采集接口 | |
| CN201418086Y (zh) | 星载设备用的数据通信协议控制器 | |
| CN206541145U (zh) | 一种多通道信号同步采集系统 | |
| CN103297055A (zh) | 一种采用fpga实现多路串行adc同步的装置 | |
| DE602004013168D1 (de) | Konfigurierbare steuerung | |
| CN203661045U (zh) | 多通道信号同步采集系统 | |
| CN202551008U (zh) | 一种模数转换芯片的控制器 | |
| CN105893307A (zh) | 一种高速大数据量信息处理系统 | |
| CN108073539A (zh) | 一种mipi接口的d-phy电路 | |
| CN104950770A (zh) | 可控的高速多通道信号采集控制电路系统及其控制方法 | |
| CN103888147B (zh) | 一种串行转并行转换电路和转换器以及转换系统 | |
| CN103592881A (zh) | 一种基于fpga的多路信号同步采样控制电路 | |
| US9288286B2 (en) | Configurable quad byte framer | |
| CN104283561B (zh) | 一种异步时钟并串转换半周期输出电路 | |
| CN101498952A (zh) | 一种CPU、一种SoC芯片及一种同步时钟的方法 | |
| CN103152052B (zh) | 对多个电压模拟信号进行采样的方法 | |
| CN201541313U (zh) | 一种多通道信号采集转换电路 | |
| CN105389155B (zh) | 一种利用spi接口实现tdm音频数据接收的方法及系统 | |
| CN103401540A (zh) | 基于tms320vc5402芯片的可编程脉宽调制产生器 | |
| CN101610339B (zh) | 一种图像传感同步方法及其电路 | |
| CN105335232B (zh) | 一种基于时序复用的fpga资源优化方法 | |
| CN203387478U (zh) | 基于tms320vc5402芯片的可编程脉宽调制产生器 | |
| CN203164398U (zh) | 五点位三维磁场测量装置的多路选择及模数转换电路 | |
| CN103686441B (zh) | 多格式数据传输系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20121121 |
|
| CX01 | Expiry of patent term |