CN105335232B - 一种基于时序复用的fpga资源优化方法 - Google Patents

一种基于时序复用的fpga资源优化方法 Download PDF

Info

Publication number
CN105335232B
CN105335232B CN201510601919.0A CN201510601919A CN105335232B CN 105335232 B CN105335232 B CN 105335232B CN 201510601919 A CN201510601919 A CN 201510601919A CN 105335232 B CN105335232 B CN 105335232B
Authority
CN
China
Prior art keywords
processing
data
clk
phase
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510601919.0A
Other languages
English (en)
Other versions
CN105335232A (zh
Inventor
吴天笑
吴月辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Zhongsen Communication Technology Co.,Ltd.
Original Assignee
Hunan Zhongsen Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Zhongsen Communication Technology Co Ltd filed Critical Hunan Zhongsen Communication Technology Co Ltd
Priority to CN201510601919.0A priority Critical patent/CN105335232B/zh
Publication of CN105335232A publication Critical patent/CN105335232A/zh
Application granted granted Critical
Publication of CN105335232B publication Critical patent/CN105335232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明涉及电子信息技术领域，具体是指一种基于时序复用的FPGA资源优化方法，本发明的方法应用于以下处理系统，包括数据采集器和处理模块，所述数据采集器设置n路数据采集，还包括设置在数据采集器和处理模块之间的采集与时隙分配模块；本发明利用FPGA时序复用方法使多通道处理过程共用一套电路，通过采集与时隙分配，将FPGA的处理时钟提高四倍，达到节省资源的目的。优点在于：1、节约了资源的使用；2、节省了时间的占用；3、支持并行、串行处理模式；4、不需要占用额外的缓存。

Description

一种基于时序复用的FPGA资源优化方法
技术领域
本发明涉及电子信息技术领域，具体是指一种基于时序复用的FPGA资源优化方法。
背景技术
一种基于FPGA实现多通道并行处理方法，即一种用于多路数据流的处理方法，以四输入为例，描述一种用于多路数据流的处理，其输入数据时序以及处理要求如下：
1. 输入数据时序：数据流a，b，c和d四路数据以一倍时钟速率，用clk_1x表示，并行输入data_1，data_2，data_3和data_4通道并持续更新，如附图1所示，即在clk_1x的每个时钟上升沿到达时，data_1，data_2，data_3和data_4都有新的输入到达；即通道a，b，c和d都有新的输入到达；
2.处理要求：在clk_1x的每个时钟上升沿到达时，分别以a，b，c和d为参考，进行数据处理，即完成如图2所示的序列转换，其中每个单元格中的元素为参与处理的数据，且每个单元格中的第一个元素表示作为当前处理数据的参考数据；时刻与clk_1x时刻涵义相同。
针对上文所述的数据流时序和数据流处理要求，现有的处理过程主要有两类：并行处理和串行处理，分别描述如下：
一、串行处理，其处理结构如图3，包括依次连接的数据采集器1，时隙分配模块11，处理模块2，其处理时序如图4、5所示，以四倍时钟，以4 clk_1x表示，作为一个大周期；每个大周期包括四个等分的相位，即每个相位为clk_1x，每一倍时钟周期为一个相位。将每一路输入数据按不同的相位取出，复制四份按时隙分配到图4对应的时序，输入到四个相同的数据串行连接的处理模块2，其处理时序工作状态示意图如图5所示，第一个大周期的第一个相位时，时隙分配模块11从入口读入a1，b1，c1，d1，将其分配至处理模块21进行以a1为参考的数据处理；第一个大周期的第二个相位时，时隙分配模块从入口读入a2，b2，c2，d2，将其分配至处理模块22进行以a2为参考的数据处理，同时模块1进行以b1为参考的数据处理；第一个大周期的第三个相位时，时隙分配模块从入口读入a3，b3，c3，d3，将其分配至处理模块23进行以a3为参考的处理，同时模块1进行以c1为参考的数据处理，模块2进行以b2为参考的数据处理；第一个大周期的第四个相位时，时隙分配模块从入口读入a4，b4，c4，d4，将其分配至处理模块24进行以a4为参考的处理，同时模块1进行以d1为参考的数据处理，模块2进行以c2为参考的数据处理，模块3进行以b3为参考的数据处理；第二个大周期的第一个相位时，时隙分配模块从入口读入a5，b5，c5，d5将其分配至处理模块21进行以a5为参考的数据处理；后续按照上述规律依次进行。该方案需要四个相同的计算模块，即计算资源消耗四份，但其四路处理耗时为单路处理耗时的四倍；
二、并行处理：其处理结构如图6所示，包括依次连接的数据采集器1，处理模块2，将每一路数据流复制为四路数据并调整连接顺序，输入到四个相同的数据并行的处理模块2，其处理时序如图7、8所示，以四输入为例，每个clk_1x相位到来，处理模块21的a，b，c和d四路数据读入a1，b1，c1，d1，以a1作为参考进行处理；处理模块22读入a1，b1，c1，d1，以b1作为参考进行处理；处理模块23读入a1，b1，c1，d1，以c1作为参考进行处理；处理模块24读入a1，b1，c1，d1，以d1作为参考进行处理；后续按此规律依次进行。该方法需要四个相同的计算模块，即计算资源消耗四份，但其同时四路处理耗时与单路处理耗时相同，因此称为并行处理,优点在于相较串行处理而言缩短了四倍处理时间，但消耗的计算资源为四份。
上述串、并行处理均需要四个相同的计算模块，即计算资源消耗四份。本申请人针对上述现有技术之缺失与不便之处，秉持着研究创新、精益求精之精神，利用其专业眼光和专业知识，研究出一种基于时序复用的FPGA资源优化方案。
发明内容
本发明的目的在于克服现有技术的不足，从而提供一种同时支持降低上述数据处理的处理时资源消耗和处理延迟的资源优化方法，即一种基于时序复用的FPGA资源优化方法。
本发明的所述方法应用于以下处理系统，所述处理系统包括数据采集器和处理模块，所述数据采集器设置N路数据采集，所述处理系统还包括设置在数据采集器和处理模块之间的采集与分配模块；
所述优化方法包括：
步骤1，采集与时隙分配模块将N路数据合成串行数据输入，生成与N路数据对应的N个时钟相位，
步骤2，再将此串行数据复制N份，N份串行数据按时隙分配时序；
步骤3，采集与时隙分配模块将FPGA的处理时钟速度由clk_1x提高N倍至clk_Nx，并且将连续的N个clk_Nx相位分别分配至运算模块，其中第一个clk_Nx相位进行以a1为参考的数据处理，a1为通道a在第一个clk_1x相位的输入数据；第二个clk_Nx相位进行以b1为参考的数据处理，b1为通道b在第一个clk_1x相位的输入数据；第三个clk_Nx相位进行以c1为参考的处理，c1为通道c在第一个clk_1x相位的输入数据；第n个clk_Nx相位进行以n1为参考的处理，n1为通道n在第一个clk_1x相位的输入数据，1≤n≤N；
步骤4，后续的N路数据，按照步骤3进行循环处理。
由以上说明可以得到如下结论：N路处理的资源消耗为一个计算模块，N路处理的处理耗时与原方案的一路处理耗时相同。包括数据采集器和处理模块，所述数据采集器设置N路数据采集，
本发明利用FPGA时序复用方法使多通道处理过程共用一套电路，通过采集与时隙分配，将FPGA的处理时钟提高N倍，达到节省资源的目的。优点在于：1、N路处理的资源消耗为一个计算模块；即硬件资源只需要消耗一份，节约了资源的使用；2、N路处理的处理耗时与原方案的单路处理耗时相同，节省了时间的占用；3、既能支持并行处理模式，也能支持串行处理模式；4、各时间节点完全无缝衔接，不需要占用额外的缓存。
附图说明
图1为现有技术四输入数据通道示意图。
图2为图1数据处理示意图。
图3为串行处理过程结构图。
图4为串行处理时序图。
图5为串行处理时序工作状态示意图。
图6为并行处理过程结构图。
图7为并行处理时序图。
图8为并行处理时序工作状态示意图。
图9为本发明处理过程结构图。
图10为本发明处理时序图。
图11为本发明处理时序工作状态示意图。
图12为时隙分配原理图。
具体实施方式
下面结合附图9至12对本发明的优选实施例作进一步说明，以四路数据采集为例，本发明所述方法应用于以下处理系统，所述处理系统包括数据采集器1和处理模块2，所述数据采集器1设置四路数据采集，所述处理系统还包括设置在数据采集器1和处理模块2之间的采集与时隙分配模块3；
步骤1，采集与时隙分配模块3将四路数据a，b，c，d合成串行数据输入，参见附图10至11的“data_in”，生成与四路数据对应的0至3，共计四个时钟相位，参见附图10至11的“cnt”，
步骤2，再将此串行数据复制四份，四份串行数据按时隙分配到图11所示的时序；
步骤3，采集与时隙分配模块3将FPGA的处理时钟速度由clk_1x提高4倍至clk_4x，并且将连续的四个clk_4x相位分别分配至运算模块2，进行串行或者并行的数据处理，串行处理或并行处理模式的选择为初始设定，其处理过程如图9至12所示，其中第一个clk_4x相位进行以a1为参考的数据处理；第二个clk_4x相位进行以b1为参考的数据处理；第三个clk_4x相位进行以c1为参考的处理，第四个clk_4x相位进行以d1为参考的处理；
步骤4，后续的四路数据，按照步骤3进行循环处理。
特别地，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，例如，三路输入，或者五路输入，只需相应地改变FPGA的处理时钟速度为clk_3x或者clk_5x即可，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
由以上说明可以得到如下结论：四路处理的资源消耗为一个计算模块，四路处理的处理耗时与现有技术中单路处理耗时相同，从而节省了。本发明的局限性在于，必须应用于输入时钟速率相对较低的场景，即时钟速率要求处理时钟倍频以后仍能满足所选FPGA器件的时序要求。

Claims (1)

1.一种基于时序复用的FPGA资源优化方法，所述方法应用于以下处理系统，所述处理系统包括数据采集器（1）和处理模块（2），所述数据采集器（1）设置N路数据采集，
其特征是，所述处理系统还包括设置在数据采集器（1）和处理模块（2）之间的采集与时隙 分配模块（3）；
所述优化方法包括：
步骤1，采集与时隙分配模块（3）将N路数据合成串行数据输入，生成与N路数据对应的N个时钟相位，
步骤2，再将此串行数据复制N份，N份串行数据按时隙分配时序；
步骤3，采集与时隙分配模块（3）将FPGA的处理时钟速度由clk_1x提高N倍至clk_Nx，并且将连续的N个clk_Nx相位分别分配至处理模块（2），其中第一个clk_Nx相位进行以a1为参考的数据处理，a1为通道a在第一个clk_1x相位的输入数据；第二个clk_Nx相位进行以b1为参考的数据处理，b1为通道b在第一个clk_1x相位的输入数据；第三个clk_Nx相位进行以c1为参考的处理，c1为通道c在第一个clk_1x相位的输入数据；第n个clk_Nx相位进行以n1为参考的处理，n1为通道n在第一个clk_1x相位的输入数据，1≤n≤N；
步骤4，后续的N路数据，按照步骤3进行循环处理。
CN201510601919.0A 2015-09-21 2015-09-21 一种基于时序复用的fpga资源优化方法 Active CN105335232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510601919.0A CN105335232B (zh) 2015-09-21 2015-09-21 一种基于时序复用的fpga资源优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510601919.0A CN105335232B (zh) 2015-09-21 2015-09-21 一种基于时序复用的fpga资源优化方法

Publications (2)

Publication Number Publication Date
CN105335232A CN105335232A (zh) 2016-02-17
CN105335232B true CN105335232B (zh) 2019-05-10

Family

ID=55285787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510601919.0A Active CN105335232B (zh) 2015-09-21 2015-09-21 一种基于时序复用的fpga资源优化方法

Country Status (1)

Country Link
CN (1) CN105335232B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315863B (zh) * 2017-06-12 2021-01-08 深圳市国微电子有限公司 布局优化方法及装置、终端及存储介质
CN109981515B (zh) * 2019-03-08 2020-06-23 西安电子科技大学 一种多通道信号的检测方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741424A (zh) * 2009-12-24 2010-06-16 航天恒星科技有限公司 多模式高动态扩频信号快速捕获方法
CN102647735A (zh) * 2012-04-13 2012-08-22 上海创远仪器技术股份有限公司 一种td-scdma快速上行同步方法与装置
CN104113740A (zh) * 2014-07-28 2014-10-22 中国科学院光电技术研究所 一种混合格式信号光纤传输装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741424A (zh) * 2009-12-24 2010-06-16 航天恒星科技有限公司 多模式高动态扩频信号快速捕获方法
CN102647735A (zh) * 2012-04-13 2012-08-22 上海创远仪器技术股份有限公司 一种td-scdma快速上行同步方法与装置
CN104113740A (zh) * 2014-07-28 2014-10-22 中国科学院光电技术研究所 一种混合格式信号光纤传输装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An efficient Resource Management to optimize the placement of hardware task on FPGA in the RVC;Manel Hentati et al.;《Design Automation for Embedded Systems》;20130831;第16卷(第4期);全文
基于FPGA的片上多处理器建模方法;李颀;《中国科学技术大学博士学位论文》;20131231;第363-380页

Also Published As

Publication number Publication date
CN105335232A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN106294234B (zh) 一种数据传输方法及装置
CN106302062B (zh) 一种基于时间触发总线的通信时隙排布方法
CN104378114A (zh) 一种实现多通道模数转换器同步的方法
CN106951063B (zh) 数据管理方法和使用缓存的设备
CN105335232B (zh) 一种基于时序复用的fpga资源优化方法
CN110399317A (zh) 一种嵌入式系统的软件自适应的多功能控制器
CN106959934A (zh) 低电压差分信号接收接口及低电压差分信号接收方法
CN105048994A (zh) 一种应用于fir滤波器的分布式算法
CN105224327B (zh) 一种嵌入式装置变量交换传输地址离线分配方法
CN102880442A (zh) 用于时钟树转换处的先入先出（fifo）装置与方法
CN102946251B (zh) 一种多通道异步采样adc实现多通道同步采样的方法
CN104750648B (zh) 基于双线总线的单向通讯控制装置及方法
CN105425662B (zh) 基于fpga的集散控制系统中的主处理器及其控制方法
CN114461012B (zh) 一种嵌入式系统不同时钟域运行时戳获取方法及装置
CN104052438A (zh) 用于低功率宽带发射机的基于相位插值的输出波形合成器
CN104467852A (zh) 一种基于时钟移相技术的多路ad同步方法
CN105933083B (zh) 基于动态窗口的虚拟信道通用调度算法
CN103064461B (zh) 一种时钟使能信号的产生方法及装置
CN109995346A (zh) 一种基于时钟吞咽电路的高频时钟同步电路
CN105389155A (zh) 一种利用spi接口实现tdm音频数据接收的方法及系统
CN106971227B (zh) 神经元信息接收方法和系统
CN205450869U (zh) 一种多模组之间时钟同步电路
CN101136855A (zh) 一种异步时钟数据传输装置及方法
CN207397273U (zh) 一种基于fpga_ros的可重构计算系统
CN106971228B (zh) 神经元信息发送方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211222

Address after: 610000 c129 and C130, floor 1, Zone C, No. 4, Xixin Avenue, high tech Zone, Chengdu, Sichuan

Patentee after: Chengdu Zhongsen Communication Technology Co.,Ltd.

Address before: 410000 Changsha Zhongdian Software Park, No. 39 Jianshan Road, high tech Development Zone, Changsha, Hunan

Patentee before: HUNAN ZHONGSEN COMMUNICATION TECHNOLOGY Co.,Ltd.