CN202513822U

CN202513822U - 低电压驱动缓冲电路芯片

Info

Publication number: CN202513822U
Application number: CN2012200991890U
Authority: CN
Inventors: 李志鹏
Original assignee: Suzhou Baker Microelectronics Co Ltd
Current assignee: Suzhou Baker Microelectronics Co Ltd
Priority date: 2012-03-16
Filing date: 2012-03-16
Publication date: 2012-10-31
Anticipated expiration: 2022-03-16

Abstract

一种低电压驱动缓冲电路芯片，该电路的输入信号从第一级NPN三极管的基极输入。第一级三极管的集电极连接到第二级由NPN三极管构成的射级跟随器的基极。第二级三极管的发射极与第三级PNP三极管的基极相连。第一级三极管的集电极加载一个恒流源，其发射极通过一个电阻接地。第二级三极管的集电极与第三级三极管的发射极相连后通过一个电阻连接到电源端。第二级三极管的发射极通过一个电阻接地。第三级三极管的集电极分别与输出端和第一级三极管的发射极相连。该电路能在低电压下工作且三极管均不会处于饱和状态。

Description

低电压驱动缓冲电路芯片

技术领域：

本发明涉及一种适用于低压操作的缓冲电路芯片，是一种集成电路芯片。

技术背景：

集成电路通常需要可以工作在低电源电压的缓冲电路。过去有一个共同的难题，那就是当集成电路的供电电池接近其使用寿命结尾时，电池电压大幅度下降，当这种情况发生时，缓冲电路的一级或者多级有可能成为饱和。当一极变成饱和时，其增益就大幅度降低；它的输入偏置电流要求增加，且总体上该极的性能会急剧变差。当电路的一级或多级变为饱和时，电路完全停止工作。

发明内容：

本发明的目的是提供一种低电压驱动缓冲电路芯片，适应低电源电压操作，可能由于遭受一级或多级的饱和而低于现有技术电路。为了达到这一目的本发明从它的广泛方面提供一种适合于在低电压下工作的缓冲电路。

本发明的技术解决方案是：

一个电源由一单独的电池和一连接到电池上的电压调节器组成，电池拥有一种电压，它可以下降到接近电池的最终寿命值一伏特，电源的第一和第二终端提供一个可调节电压，第一、第二和第三晶体管每个都有一个基极，发射极，和集电极，晶体管从NPN或PNP管中选择，第一和第二晶体管是其中一种而第三晶体管是另一种，输入端连接第一晶体管的基极，第一晶体管的发射极通过一个第一电阻连接第一端，电源连在第一晶体管的集电极和用于加载到第一晶体管的第二端之间，第一晶体管的集电极连接第二晶体管的基极，第二晶体管的发射极通过第二电阻连接第一端，第二晶体管的集电极与第二端耦合，第二晶体管的发射极连接第三晶体管的基极，第三晶体管的集电极同时连接输出端和第一晶体管的发射极，第三晶体管的发射极通过第三电阻连接第二端，以便一个输入信号作用于输入端，将在输出端产生一个相应信号。

附图说明：

附图1是一个典型的现有技术的缓冲电路

附图2是一个根据发明原理所绘的较佳的电路。

具体实施方式：

首先，参考附图1，一个NPN晶体管Q11有一个输入端2与它的基极连接，它的集电极与一个PNP晶体管Q12的基极连接。晶体管Q11的集电极又通过一个电流源4(通常是一个PNP晶体管)与一个电源电压Vcc的正极连接。晶体管Q11的发射极通过电阻R1接地(连接到电源电压的负极)。

晶体管Q12的发射极与电源电压Vcc连接，晶体管Q12的集电极同时连接一个输出端6和晶体管Q11的发射极。

附图1电路呈现的是一个集成电路的仿真图，晶体管Q11，Q12，电源4，电阻R1和它们的连线都集成于一个微型的基片上。因为仿真集成电路的技术被众所周知，而且不是本发明的组成部分，这样的集成电路的机械结构不能被描述。

正常工作，没有晶体管饱和时，晶体管Q11用作共射极，提供高增益。晶体管Q12是一个PNP管共射极，提供一个从它的集电极到晶体管Q11的发射极的负反馈，以便于输入和输出信号的不同之处可以通过晶体管Q11被放大。结果是，附图1电路作为一个统一正相放大缓冲电路正常工作。

在工作时晶体管Q11的基极通常是偏置0.65伏左右。另外，在许多电路中电源电压Vcc由一个单独的电池单元10和一个电压调节器12提供(例如在助听器中)。考虑到临近电池寿命尾声时电池电压会下降，电源电压Vcc应该设定到比临近电池寿命结束时的电池电压低。因此想要设定电压Vcc在0.9伏左右。

众所周知的一个典型的集成电路PNP晶体管例如Q12的基极-发射极电压通常是0.6伏。(因为一个集成电路NPN晶体管的基极-发射极电压通常通常是0.6伏。)这里将电源4置于0.6伏而将晶体管Q11置于0.3伏。这些电压都附在为了说明目的的附图1上。

由于晶体管Q11的基极如上表明偏置0.65伏，我们将看到，晶体管Q11的集电极电压远远低于基极电压。这里将晶体管Q11置于饱和。

当一个晶体管的基极-集电极结正向偏置时饱和发生。例如，直到基极-集电极结是正向偏置约0.35伏的一个NPN集成电路晶体管和约0.4伏的一个PNP集成电路晶体管，晶体管的性能才急剧降低。精确电压问题取决于设备的几何形状和制造技术。这一方面的降低将称为实际饱和度。

在附图1电路可以看出，晶体管Q11的基极-集电极结正向偏置0.35伏特。这导致实际饱和度是不可取的。此外晶体管Q12的β常数在集成电路中通常很低，而这需要晶体管Q11有更高的集电极电流，由此所带来的更高的输入偏置电流。另外晶体管Q12负载晶体管Q11的集电极，减少回路增益。

其次是参考附图2，它显示了一个根据该发明的首选电路。在附图2中相应的的参考数字显示相应的配件，但三个晶体管是提供的，即晶体管的Q1，Q2和Q3。晶体管Q1连接在一个共发射极配置上，就跟晶体管Q11相同。晶体管Q1的集电极连接到晶体管Q2的基极。晶体管Q2通过电阻R2将它的发射极接地同时将它的集电极与晶体管Q3的发射极连接。晶体管Q2的发射极连接到晶体管Q3的基极，晶体管Q3的集电极同时连接到输出端6和晶体管Q1的发射极。

直流操作的附图2电路如下。在附图1电路中，晶体管Q1作为一个共射极放大器工作同时电流源4作为一个有源负载。电流源4提供的电流，选择是非常小的，通常一个微安，以至于晶体管Q1的基极电流只有几毫微安。此外，晶体管Q1的基极又是通常正向偏置约0.65伏的外部偏置电路(未显示)。这里通过电阻R1设定电压为0.65伏，低于晶体管Q1的基极-集电极电压。晶体管Q1的基极-集电极电压被定义为晶体管Q1的几何形状以至于通过电阻R1的电压通常为0.15伏。以下方程，应用(忽略小的基极电流的影响)如下：

VBE1是晶体管Q1的基极-发射极电压，

VBE2是晶体管Q2的基极-发射极电压，

VBE3是晶体管Q3的基极-发射极电压，

VCE2是晶体管Q2的集电极-发射极电压，

VBC2是晶体管Q2的基极-集电极电压，

I是电流源4提供的电流，

IC2是晶体管Q2的集电极电流，

IC3是晶体管Q3的集电极电流，

VR1是通过电阻R1的电压，

VR2是通过电阻R2的电压，

VR3是通过电阻R3的电压，

从附图2电路可以看出IC2.R2+(IC2+IC3)R3＝Vcc-VBE(1)

同时IC3＝0.15/R1-I

如果IC3远大于I，则IC3＝0.150/R1(2)

结合1和2以上，如果所有电阻是在阻值相等的电阻，则

通常R＝5000欧姆，则IC2＝15μA因为Vcc＝0.9伏，VBE3＝0.6伏(从方程1得出)。此外，IC 3＝30μA(从方程2得出)。这些电压，和以下讨论的，都在附图2中特别标出。

从附图2将看出VR3+VCE2+VR2＝0.9volts(4)

现在VR3＝(IC3+IC2)R3＝0.225volts

同时VR2＝IC2.R2＝0.075volts

所以从方程4可以得出，VCE2＝0.6volts。

因为VBE2＝0.6volts(因为一个集成电路NPN晶体管)，所以VBC2＝zerovolts。

从附图2可以看出通过电流源4的电压是VR3+VBC2，为0.225伏。这足够保持电流源4(通常是一个PNP晶体管)达不到实际饱和。另外晶体管Q1的集电极电压可能比Vcc低0.225伏，即0.675伏。

要注意的是，晶体管Q1的基极偏置0.65伏。可以看出，这低于晶体管Q1集电极的0.675伏电压。由于晶体管Q1的基极电压低于其集电极电压，基极-集电极结反向偏置而晶体管Q1不饱和。

同样地，晶体管Q2的集电极电压保持在零伏高于其基极电压，以至于晶体管Q2不工作在饱和状态。

此外，晶体管Q3的基极偏置0.075伏，而晶体管Q3的集电极偏置0.15伏，仅略高于基极电压，以至于晶体管Q3不工作在实际饱和状态。结果是，附图2电路中没有晶体管工作在实际饱和状态，即使电压Vcc低至0.9伏。

晶体管Q2集电极与晶体管Q3发射极的连接，而非连接到Vcc使得电阻R3更小以达到与晶体管Q3发射极电压相同。这实现了减少电阻R3在集成电路中所需要的面积，也产生了一些面积增加开环增益。如果需要的话，晶体管Q2的集电极可以直接连接到供电电压Vcc，但是这样的安排是首选。

交流操作的附图2电路通过假设最好理解为晶体管Q2的集电极与供电电压Vcc连接而不是与晶体管Q3的发射极连接。这种简化结果只是一个派生值为开环增益的小错误。然后我们将看到，晶体管Q1作为一个共射极放大器，放大输入和输出信号之间的不同之处。电流源4作为晶体管Q1的正极负载，提供高增益(通常是200)。

晶体管Q2结合电阻R2作为一个射极跟随阻抗缓冲和电平转换器。晶体管Q3利用发射器变性电阻R3连接在一个共发射极配置上。电阻R1相当于负载到电阻Q3的集电极。我们将看到，在第一极有一个200的增益和在接下来的几级有大约统一的增益，依照常规反馈理论，输出电压必须紧紧跟随输出电压。传统的反馈理论还表明，输出阻抗大约为1/200(因为环路增益是200)或25欧姆。反馈也将晶体管Q1的输入阻抗乘以约200。

所有第一极增益的集中，第三极局部反馈的利用，使电路稳定闭环条件下。

尽管晶体管Q1和Q2已被列为NPN晶体管而Q3被列为一个PNP晶体管，如果需要的话这里可以对换。

Claims

1.一种低电压驱动缓冲电路芯片，其特征是：第一、第二和第三晶体管各有一个基极，发射极和集电极，晶体管属于NPN或PNP两种类型，第一、第二晶体管是一种类型而第三晶体管是另外一种类型，电源连接第一和第二端，第一晶体管的基极连接输入端，第一晶体管的发射极通过一个第一电阻连接第一端，电流源信号连接在第一晶体管的集电极与加载到第一晶体管的第二端之间，第一晶体管的集电极连接第二晶体管的基极，第二晶体管的发射极通过第二电阻连接第一端，第二晶体管的集电极与第二端耦合，第二晶体管的发射极连接第三晶体管的基极，第三晶体管的集电极同时连接输出端和第一晶体管的发射极，第三晶体管的发射极通过第三电阻连接所述第二端，以便于一个输入信号作用于输入端在输出端处产生一个相应的信号。

2.根据权利要求1所述的低电压驱动缓冲电路芯片，其特征是：第二晶体管的集电极直接连接所述第三晶体管的发射极，第二晶体管的集电极和第三晶体管的发射极通过第三电阻同时连接第二端。

3.根据权利要求1所述的低电压驱动缓冲电路芯片，其特征是：第二和第三电阻实质阻值相等。

4.根据权利要求1所述的低电压驱动缓冲电路芯片，其特征是：第一和第二晶体管是NPN管而第三晶体管是一个PNP管，或者第一和第二晶体管是PNP管而第三晶体管是一个NPN管。

5.根据权利要求1所述的低电压驱动缓冲电路芯片，其特征是：一个电源由一单独的电池和一连接到电池上的电压调节器组成，电池拥有一种电压，它可以下降到接近电池的最终寿命值一伏特，电源的第一和第二终端提供一个可调节电压，第一、第二和第三晶体管每个都有一个基极，发射极，和集电极，晶体管从NPN或PNP管中选择，第一和第二晶体管是其中一种而第三晶体管是另一种，输入端连接第一晶体管的基极，第一晶体管的发射极通过一个第一电阻连接第一端，电源连在第一晶体管的集电极和用于加载到第一晶体管的第二端之间，第一晶体管的集电极连接第二晶体管的基极，第二晶体管的发射极通过第二电阻连接第一端，第二晶体管的集电极与第二端耦合，第二晶体管的发射极连接第三晶体管的基极，第三晶体管的集电极同时连接输出端和第一晶体管的发射极，第三晶体管的发射极通过第三电阻连接第二端，以便一个输入信号作用于输入端，将在输出端产生一个相应信号。

6.根据权利要求5所述的低电压驱动缓冲电路芯片，其特征是：第二晶体管的集电极直接连接第三晶体管的发射极，第二晶体管的集电极和第三晶体管的发射极同时通过第三电阻连接第二端。