CN202339920U

CN202339920U - 一种低温多晶硅薄膜晶体管探测器

Info

Publication number: CN202339920U
Application number: CN2011204251833U
Authority: CN
Inventors: 邱承彬; 叶宇诚; 刘琳
Original assignee: Shanghai IRay Technology Ltd
Current assignee: Shanghai Yi Ruiguang electronic Polytron Technologies Inc
Priority date: 2011-11-01
Filing date: 2011-11-01
Publication date: 2012-07-18
Anticipated expiration: 2021-11-01

Abstract

本实用新型提供一种低温多晶硅薄膜晶体管探测器，所述低温多晶硅薄膜晶体管探测器采用多晶硅层作为衬底，在玻璃基板上集成了像素单元及驱动晶体管。从而获得高集成度，高空间分辨率、较强的光信号收集能力的探测器，降低探测器的成本的同时获得更好的性能。

Description

一种低温多晶硅薄膜晶体管探测器

技术领域

本实用新型涉及一种探测器，特别是涉及一种低温多晶硅薄膜晶体管探测器。

背景技术

平板探测器是数字X线成像系统的重要部件，其作用是将X射线转化成数字图像信号。非晶硅型平板探测器光电转换能力好且性能稳定，因此成为平板探测器市场的主流。

非晶硅型平板探测器是一种间接转换型探测器，当X光投射到探测器上时，先由碘化铯闪烁体层将X光转化为可见光，然后由薄膜晶体管平板探测器把可见光转变为图像信号。如图1a所示，薄膜晶体管平板探测器的每一个像素单元由一个PIN光电二极管和一个晶体管开关组成。PIN光电二极管的下电极和晶体管的源(漏)极相连，所有PIN光电二极管的上电极，又称为公共电极，全部引出并连到一起，PIN光电二极管的偏置电压加在上电极上。工作时，PIN光电二极管将光信号转变成电荷信号并储存在自身的电容中，晶体管开关在驱动电路的控制下打开，将存储的电荷信号读出并送入信号处理电路。如图1b所示，传统的非晶硅探测器采用薄膜晶体管制造工艺，将器件制作在玻璃衬底上，由于玻璃基板不耐高温，所以使用低温条件形成非晶硅薄膜层。但是，非晶硅薄膜晶体管的载流子迁移率非常低(约0.1～1cm²/V·S)，晶体管开关在打开时的导通电阻较高，所以不利于电荷信号的读出。增加晶体管开关的宽度尺寸可以降低导通电阻，有利于电荷信号的读出，但是会导致像素单元面积增大，使单位面积上像素数量减小，从而使空间分辨率减小；若不增加像素单元面积，则必须牺牲光电二极管的面积，使像素中的感光面积所占比例减小，限制了探测器收集光信号的能力。

随着数字X线成像系统的应用在医疗及工业等专业领域的不停发展，未来对平板探测器的性能要求将越来越高，而传统的非晶硅平板探测器将难以满足未来的需求。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种低温多晶硅薄膜晶体管探测器，以提供一种空间分辨率高、光信号收集能力强的低温多晶硅薄膜晶体管探测器。

为实现上述目的及其他相关目的，本实用新型提供一种低温多晶硅薄膜晶体管探测器，至少包括：基板；位于所述基板上表面一侧的像素单元，包括光电二极管以及与所述光电二极管电性连接的开关晶体管；位于所述基板上表面另一侧的驱动晶体管，电性连接于所述开关晶体管。

在本实用新型的探测器中，所述基板为玻璃基板。

在本实用新型的探测器中，所述驱动晶体管至少包括：NMOS管，包括具有源区、漏区、位于所述源、漏区内侧的轻掺杂源区、漏区及位于所述轻掺杂源区、漏区之间的沟道区的有源区、结合于所述有源区上的绝缘层以及分别结合于所述源区、漏区上的源、漏电极及设置于所述沟道区对应的绝缘层上的栅电极；PMOS管，连接于所述NMOS管，包括具有源区、漏区、位于所述源、漏区之间的沟道区的有源区、结合于所述有源区上的绝缘层以及分别结合于所述源、漏区上的源、漏电极及设置于所述沟道区对应的绝缘层上的栅电极。其中，所述有源区为多晶硅层。

在本实用新型的探测器中，所述开关晶体管连接于所述PMOS管，包括具有第一P型掺杂区、第二P型掺杂区、第三P型掺杂区、位于所述第一、第二P型掺杂区之间的第一沟道区、位于所述第二、第三P型掺杂区之间的第二沟道区的开关有源区，结合于所述开关有源区上的绝缘层以及结合于所述第一P型掺杂区的第一P型掺杂区电极、结合于所述第三P型掺杂区的互连电极及设置于所述第一、第二沟道区对应的绝缘层上的第一、第二开关栅电极。其中，所述开关有源区为多晶硅层。

在本实用新型的探测器中，另一种结构为，所述开关晶体管连接于所述NMOS管，包括具有第一N型掺杂区、第二N型掺杂区、第三N型掺杂区、位于所述第一、第二N型掺杂区之间的第一沟道区、位于所述第二、第三N型掺杂区之间的第二沟道区及分别位于所述第一、第三N型掺杂区内侧的第一、第二轻掺杂区的开关有源区，结合于所述开关有源区上的绝缘层以及结合于所述第一N型掺杂区的第一N型掺杂区电极、结合于所述第三N型掺杂区的互连电极及设置于所述第一、第二沟道区对应的绝缘层上的第一、第二开关栅电极。其中，所述开关有源区为多晶硅层。

在本实用新型的探测器中，所述光电二极管连接于所述开关晶体管，包括：结合于所述基底上的绝缘层，结合于所述绝缘层上的上电极，结合于所述上电极上的N型非晶硅层，结合于所述N型非晶硅层上的非晶硅层，结合于所述非晶硅层上的P型非晶硅层以及结合于所述P型非晶硅层上的上电极。

在本实用新型的探测器中，所述探测器还包括结合于所述光电二极管、开关晶体管及驱动晶体管表面的保护层。

在本实用新型的探测器中，所述开关晶体管还包括结合于所述保护层上的遮光罩。

如上所述，本实用新型提供一种低温多晶硅薄膜晶体管探测器，所述低温多晶硅薄膜晶体管探测器采用多晶硅层作为衬底，在玻璃基板上集成了像素单元及驱动晶体管。从而获得高集成度，高空间分辨率、较强的光信号收集能力的探测器，降低探测器的成本的同时获得更好的性能。

附图说明

图1a～1b显示为现有技术中的非晶硅型平板探测器示意图。

图2～图3显示为本实用新型的低温多晶硅薄膜晶体管探测器的结构示意图。

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图2至图3。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

实施例1

请参阅图2，如图所示，本实用新型提供一种低温多晶硅薄膜晶体管探测器，至少包括：

基板10，所述基板10为玻璃基板，当然，也可以为蓝宝石基板等；

位于所述基板10上表面一侧的像素单元，包括光电二极管16以及与所述光电二极管16电性连接的开关晶体管15，具体地，所述光电二极管16包括：结合于所述基底10上的绝缘层171，结合于所述绝缘层171上的上电极161，结合于所述上电极161上的N型非晶硅层162，结合于所述N型非晶硅层162上的非晶硅层163，结合于所述非晶硅层163上的P型非晶硅层164以及结合于所述P型非晶硅层164上的上电极165，所述开关晶体管15包括：具有第一P型掺杂区1514、第二P型掺杂区1515、第三P型掺杂区1516、位于所述第一、第二P型掺杂区1514及1515之间的第一沟道区1512、位于所述第二、第三P型掺杂区1515及1516之间的第二沟道区1513的开关有源区，所述开关有源区为多晶硅层，结合于所述开关有源区上的绝缘层171以及结合于所述第一P型掺杂区1514的第一P型掺杂区电极、结合于所述第三P型掺杂区的互连电极167及设置于所述第一、第二沟道区1512及1513对应的绝缘层171上的第一、第二开关栅电极152及153。

位于所述基板上表面另一侧的驱动晶体管13及14，电性连接于所述开关晶体管15。其中所述驱动晶体管至少包括：NMOS管13，包括具有源区1313、漏区1314、位于所述源、漏区1313及1314内侧的轻掺杂源区、漏区1315及1316及位于所述轻掺杂源区、漏区1315及1316之间的沟道区1312的有源区，所述有源区为多晶硅层，结合于所述有源区上的绝缘层171以及分别结合于所述源区1313、漏区1314上的源、漏电极133及134及设置于所述沟道区1312对应的绝缘层171上的栅电极132；PMOS管14，连接于所述NMOS管13与所述开关晶体管15之间，包括具有源区1413、漏区1414、位于所述源、漏区1413及1414之间的沟道区1412的有源区，所述有源区为多晶硅层、结合于所述有源区上的绝缘层171以及分别结合于所述源、漏区1413及1414上的源、漏电极143及144及设置于所述沟道区1412对应的绝缘层171上的栅电极142。

在本实施例中，所述探测器还包括结合于所述光电二极管16、开关晶体管15及驱动晶体管13及14表面的保护层174，所述保护层为SiNx层，当然也能为AlNx层等。所述开关晶体管15还包括结合于所述保护层174上的遮光罩155。

实施例2

请参阅图3，如图所示，本实用新型提供一种低温多晶硅薄膜晶体管探测器，至少包括：

基板20，所述基板20为玻璃基板，当然，也可以为蓝宝石基板等；

位于所述基板20上表面一侧的像素单元，包括光电二极管26以及与所述光电二极管26电性连接的开关晶体管25，具体地，所述光电二极管26包括：结合于所述基底20上的绝缘层271，结合于所述绝缘层271上的上电极261，结合于所述上电极261上的N型非晶硅层262，结合于所述N型非晶硅层262上的非晶硅层263，结合于所述非晶硅层263上的P型非晶硅层264以及结合于所述P型非晶硅层264上的上电极265；所述开关晶体管25包括：具有第一N型掺杂区2514、第二N型掺杂区2515、第三N型掺杂区2516、位于所述第一、第二N型掺杂区2514及2515之间的第一沟道区2512、位于所述第二、第三N型掺杂区2515及2516之间的第二沟道区2513、分别位于所述第一N型掺杂区2514与第三N型掺杂区2516内侧的第一轻掺杂区2517与第二轻掺杂区2518的开关有源区，所述开关有源区为多晶硅层、结合于所述开关有源区上的绝缘层271以及结合于所述第一N型掺杂区2514的第一N型掺杂区电极、结合于所述第三N型掺杂区的互连电极267及设置于所述第一、第二沟道区2512及2513对应的绝缘层271上的第一、第二开关栅电极252及253。

位于所述基板上表面另一侧的驱动晶体管23及24，电性连接于所述开关晶体管25。其中所述驱动晶体管至少包括：PMOS管23，包括具有源区2313、漏区2314、位于所述源区、漏区2313及2314之间的沟道区2312的有源区，所述有源区为多晶硅层，结合于所述有源区上的绝缘层271以及分别结合于所述源区2313、漏区2314上的源、漏电极233及234及设置于所述沟道区2312对应的绝缘层271上的栅电极232；NMOS管24，连接于所述PMOS管23与所述开关晶体管25之间，包括具有源区2413、漏区2414、位于所述源、漏区2413及2414内侧的轻掺杂源区、漏区2415及2416及位于所述轻掺杂源区、漏区2415及2416之间的沟道区2412的有源区，所述有源区为多晶硅层、结合于所述有源区上的绝缘层271以及分别结合于所述源、漏区2413及2414上的源、漏电极243及244及设置于所述沟道区2412对应的绝缘层271上的栅电极242。

在本实施例中，所述探测器还包括结合于所述光电二极管26、开关晶体管25及驱动晶体管23及24表面的保护层274，所述保护层为SiNx层，当然也能为AlNx层等。所述开关晶体管25还包括结合于所述保护层274上的遮光罩255。

综上所述，本实用新型提供一种低温多晶硅薄膜晶体管探测器，所述低温多晶硅薄膜晶体管探测器采用多晶硅层作为衬底，在玻璃基板上集成了像素单元及驱动晶体管。从而获得高集成度，高空间分辨率、较强的光信号收集能力的探测器，降低探测器的成本的同时获得更好的性能。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种低温多晶硅薄膜晶体管探测器，其特征在于，至少包括：

基板；

位于所述基板上表面一侧的像素单元，包括光电二极管以及与所述光电二极管电性连接的开关晶体管；

位于所述基板上表面另一侧的驱动晶体管，电性连接于所述开关晶体管。

2.根据权利要求1所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述基板为玻璃基板。

3.根据权利要求1所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述驱动晶体管至少包括：

NMOS管，包括具有源区、漏区、位于所述源、漏区内侧的轻掺杂源区、漏区及位于所述轻掺杂源区、漏区之间的沟道区的有源区、结合于所述有源区上的绝缘层以及分别结合于所述源区、漏区上的源、漏电极及设置于所述沟道区对应的绝缘层上的栅电极；

PMOS管，连接于所述NMOS管，包括具有源区、漏区、位于所述源、漏区之间的沟道区的有源区、结合于所述有源区上的绝缘层以及分别结合于所述源、漏区上的源、漏电极及设置于所述沟道区对应的绝缘层上的栅电极。

4.根据权利要求3所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述有源区为多晶硅层。

5.根据权利要求3所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述开关晶体管连接于所述PMOS管，包括具有第一P型掺杂区、第二P型掺杂区、第三P型掺杂区、位于所述第一、第二P型掺杂区之间的第一沟道区、位于所述第二、第三P型掺杂区之间的第二沟道区的开关有源区，结合于所述开关有源区上的绝缘层以及结合于所述第一P型掺杂区的第一P型掺杂区电极、结合于所述第三P型掺杂区的互连电极及设置于所述第一、第二沟道区对应的绝缘层上的第一、第二开关栅电极。

6.根据权利要求3所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述开关晶体管连接于所述NMOS管，包括具有第一N型掺杂区、第二N型掺杂区、第三N型掺杂区、位于所述第一、第二N型掺杂区之间的第一沟道区、位于所述第二、第三N型掺杂区之间的第二沟道区及分别位于所述第一、第三N型掺杂区内侧的第一、第二轻掺杂区的开关有源区，结合于所述开关有源区上的绝缘层以及结合于所述第一N型掺杂区的第一N型掺杂区电极、结合于所述第三N型掺杂区的互连电极及设置于所述第一、第二沟道区对应的绝缘层上的第一、第二开关栅电极。

7.根据权利要求5或6所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述开关有源区为多晶硅层。

8.根据权利要求1所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述光电二极管连接于所述开关晶体管，包括：结合于所述基底上的绝缘层，结合于所述绝缘层上的上电极，结合于所述上电极上的N型非晶硅层，结合于所述N型非晶硅层上的非晶硅层，结合于所述非晶硅层上的P型非晶硅层以及结合于所述P型非晶硅层上的上电极。

9.根据权利要求1所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述探测器还包括结合于所述光电二极管、开关晶体管及驱动晶体管表面的保护层。

10.根据权利要求9所述的低温多晶硅薄膜晶体管探测器，其特征在于，所述开关晶体管还包括结合于所述保护层上的遮光罩。