CN202267846U - 高精度数据采集存储回显装置 - Google Patents

Abstract

本实用新型公开一种高精度数据采集存储回显装置，包括输入信号隔离与调理电路、核心板电路、DA转换电路、LCD参数显示电路、按键控制电路、外部扩展RAM、外部扩展FLASH和输出回显信号调理电路；其中，输入信号隔离与调理电路将输入的小信号进行隔离、阻抗匹配和滤波放大处理后送入核心板电路，核心板电路的通用IO口连接按键控制电路并检测信号，所述核心板电路连接LCD参数显示电路进行信号的参数显示；核心板电路还分别连接外部扩展RAM和外部扩展FLASH；核心板电路的输出端连接DA转换电路，进行DA转换后送入输出回显信号调理电路。此装置的存储速度快，可靠性高，体积小，容量大，掉电可保存，特别适用于特定环境下的数据采集。

Description

高精度数据采集存储回显装置

技术领域

本实用新型属于数据采集存储技术领域，特别涉及一种简单便捷、高精度、快速有效的数据采集存储回显装置。

背景技术

随着计算机技术和数字信号处理技术的飞速发展，数据采集存储技术已广泛应用于科研、工业自动化、通信系统、雷达军事、地质勘探、医疗器械等领域。

常用的数据采集系统利用A/D数据采集卡或422/485总线板卡配合计算机使用，数据直接存储硬盘系统。但在一些特殊场合，如高海拔地区气温湿度、海底隧道缺陷检测、汽车火车行驶记录仪、便携医用监护仪，对数据采集系统要求体积小、成本低、功耗小，并能脱离微机平台。

选择单片机作为微控制器，控制模数转换器、存储器及外围电路工作，是目前使用较多的数据采集存储方案。8位、16位单片机指令周期与处理速度限制，无法满足高速数据采集要求。32位数字信号控制器(DSC)系列时钟频率快，处理字节长，可以满足开发要求，同时兼具信号处理能力，是数据采集系统首选的控制器。

采集系统中所涉及到的存储介质主要有三种，其特点分别如下：SRAM静态存储器取速度快，回放容易，缺点是需要电池保护数据，且容量相对较小，保存大量数据需要多片芯片的组合；FLASH闪存存储器利用闪存技术，容量大，并且数据不需要电池保护，价格低；冗余磁盘阵列技术把多块独立的硬盘组合起来形成一个硬盘组，从而提供比单个硬盘更高的存储性能。

实用新型内容

本实用新型所要解决的技术问题，是针对前述背景技术中的缺陷和不足，提供一种高精度数据采集存储回显装置，其存储速度快，可靠性高，体积小，容量大，掉电可保存，特别适用于特定环境下的数据采集。

本实用新型为解决以上技术问题，所采用的技术方案是：

一种高精度数据采集存储回显装置，包括输入信号隔离与调理电路、核心板电路、DA转换电路、LCD参数显示电路、按键控制电路、外部扩展RAM、外部扩展FLASH和输出回显信号调理电路；其中，输入信号隔离与调理电路将输入的小信号进行隔离、阻抗匹配和滤波放大处理后送入核心板电路，核心板电路的通用IO口连接按键控制电路并检测信号，所述核心板电路连接LCD参数显示电路进行信号的参数显示；核心板电路还分别连接外部扩展RAM和外部扩展FLASH；核心板电路的输出端连接DA转换电路，进行DA转换后送入输出回显信号调理电路。

上述核心板电路采用TMS320F2812作为主控芯片。

采用上述方案后，本实用新型以数字信号控制器(DSC)作为微控制器，充分利用了其超强信号处理能力，同时兼顾其对外围接口的控制。对输入的外部信号经过运算放大器调理后，采用片内的A/D做多种模式设置后采样，并把采样数据的特征参数以LCD人机界面形式显示出来。采集、存储、回显可以按键控制，也可以自动按照软件设置。选择静态存储器SRAM作为中间数据与变量存储介质。闪存FLASH作为存储程序以及采样不掉电丢失数据存储器。采样后的数据可经过D/A做原始信号恢复，同时按照原始波形参数做修正。本实用新型依据的理论核心是Nyquist采样定理：即对带限信号，只要保证抽样频率f_s大于或等于信号最高频率的2倍，即可由抽样后信号恢复出原模拟信号。

由此，本实用新型具有以下改进：

(1)数据采集存储速度快，精度高。

采用单片机作为微控制器，时钟速率低，片内或外部A/D采样速度只能在k(千)数量级，无法完成高带宽信号。选择数字信号控制器(DSC)则可以采样到M(兆)数量级信号采样；其次，32位字长可以提高数据采集的精度与信号输入的动态范围；

(2)小体积、大容量、低成本。

选择SRAM、FLASH作为存储器，可以方便特殊环境下系统安装与大容量数据存储。更重要的是，半导体工业的飞速发展带来了FLASH单片价格的大幅度下降，使得整个系统成本在市场上与同类产品相比具有很大优势。

附图说明

图1是本实用新型的处理流程示意图；

图2是本实用新型的整体架构图；

图3是本实用新型中TMS320F2812的内部功能结构图；

图4是本实用新型的主流程图；

图5是本实用新型中频率测量显示部分的流程图；

图6是本实用新型中采样存储部分的流程图；

图7是本实用新型的程序流程图；

图8是5kHz方波信号回显效果图；

图9是5kHz三角波信号回显效果图；

图10是10kHz正弦波信号回显效果图；

图11是FLASH代码DA中断运行检测图。

具体实施方式

以下将结合附图，对本实用新型的技术方案进行详细说明。

如图2所示，本实用新型提供一种高精度数据采集存储回显装置，包括输入信号隔离与调理电路、核心板电路、DA转换电路、LCD参数显示电路、按键控制电路、外部扩展RAM、外部扩展FLASH和输出回显信号调理电路，下面分别介绍。

输入信号隔离与调理电路的目的是将输入的小信号进行隔离、阻抗匹配和滤波放大处理，由于F2812(核心板电路)片内ADC模块的模拟输入电压范围为0V～+3Vp-p，其引脚最大输入电压范围是-0.3V～+4.6V，因此需要对模拟输入的双极性信号进行调理，调整到相应的范围内，再输入到F2812的ADC模块。

核心板电路以TMS320F2812作为主控芯片。TMS320F2812是32位定点数字信号处理器，主频高达150MHZ，具有单周期32位乘32位乘和累加MAC操作功能。片内具有128k×16位FLASH(2-14)、18K×16位SARAM(2-12，2-13)、4K×16位的引导ROM(2-15)。2个事件管理器EVA和EVB(2-8)、6个CAP捕获单元(2-10)。45个片内外设中断、56个可编程通用数字I/O口、开门狗模块以及16通道12位ADC(2-9)。F2812核心板电路采用内部ADC单元对输入信号隔离与调理电路的调理信号采样；同时捕获单元(2-10)完成输入信号上升沿、下降沿、正脉宽等信息进行测量、并用通用IO口检测按键控制电路的信号，并控制LCD参数显示电路完成信号的参数显示，可配合图3所示。

另外，本系统设计为了扩大F2812DSP的存储空间，用F2812的两个引脚XZCS2、XZCS6AND7作为外部扩展存储器的片选信号。根据每个区容量的大小，外扩了一片静态存储器(即外部扩展RAM)，选用ISSI公司SRAMIS61LV-25616，起始地址0x100000；同时考虑到编程需求以及升级，选用SST公司Flash存储器SST39VF-800A(即外部扩展FLASH)扩展Flash至512K，起始地址0x80000，用于数据采集的掉电存储空间。F2812内部的ADC采样信号实时写入IS61LV25616外部扩展RAM，所有掉电保存数据全部SRAM写入后，在F2812外部接口(2-11)控制下再写入非易失性存储器SST39VF800A外部扩展FLASH。

DA转换电路采用12比特两通道电压型输出TLV5618。片选信号CS、串行时钟输入SCLK、串行数据输入DIN与TMS320F2812时序逻辑关系用GPIOA0、GPIOA1、GPIOA2通用IO模拟。DA转换电路在系统上电之后，对非易失性存储介质SST39VF800A外部扩展FLASH事先写入数据依据保存的波形特征参数数模转换回显。经过输出回显信号调理电路处理后可以通过数字示波器对回显效果进行观察。

如图1所示，本实用新型工作时，输入的模拟信号经过输入信号隔离与调理电路进行滤波隔离与放大后送A/D模数采样单元，然后以某种介质存储，并对输入信号的重要特征参数进行检测。采样后的数据在掉电状态下保存不丢失，系统重新上电之后能在按键与LCD人机接口作用下回显原始信号数据，从而完成特殊环境下的非实时数据分析。

在图2所示系统硬件结构基础上波形采集存储回显系统软件流程可分别参考图4、图5、图6、图7分别说明。

图4是系统软件主流程图。上电后，执行code_start-wd_disable-c_int00-main()流程，并做PLL倍频、PIE使能、捕获采样IO功能设置。按照系统方案要求设置按键K＝1实现信号频率，幅度大小检测；K＝2做信号采样与片外FLASH写存储；K＝3则负责掉电后再上电存储存波形数字量模拟回显功能。

图5是系统频率测量显示模块流程图。在频率测量阶段，输入信号经过零检测电路处理后，将信号变为方波。TMS320F2812通过设置捕获单元CAP4上升沿实现输入信号频率测定。若捕获第一次上升沿时，寄存器中记录定时器中的数值N1，在第二次捕获上升沿时在记录定时器的数值N2，并考虑在这两次捕获中是否定时器产生过上溢而从而重新计数，因此设置上溢中断来记录两次上升沿定时器产生的中断次数记为COUNT。设定时器周期是N，两次上升沿计数差值为

dletaN＝COUNT*N+(N₂-N1)

为了确保测试频率测定的准确性，信号频率是做1024次上升沿捕获计算deltaN后算术滤波得到。

图6是系统采样存储模块流程图。在信号采样阶段，采用SEQ1单序列顺序采样，采样通道数2，eva定时器周期中断启动ADC采样，采样数据存储在结果寄存器AdcRegs.RESULT0、AdcRegs.RESULT1中，采样频率由eva事务管理器的EvaRegs.T1PR周期寄存器决定。ADC序列发生器工作在启动停止模式，每次转换结束，在中断服务程序中对ADC序列SEQ1复位到CONV00。假设对10Hz～10KHz信号采样。选择采样率80KHz，可以满足要求。10Hz信号采样点数为8000sample/周期，10KHz采样点数为8sample/周期，满足信号采样定理要求。2812片内AD采样单通道200ns的转换速度以及外部扩展的大容量RAM与FLASH可以确保不同频率信号的精确采样。采样结果寄存器与输入电压关系见下式：

$\mathrm{ADCresult}=4095\×\frac{V_{\mathrm{in}}-\mathrm{ADCLo}}{3}$

这里，ADCLo是AD转换的参考电平，系统设计中接地。4095对应满量程3V输入的转换结果。

在数据存储环节，主要实现整周期点数与采样数据存储。固定采样频率，信号测试频率测定，整周期点数计算可求。在外部SRAM存储器IS61LV25616映射地址0x100000处开辟0x2000大小的空间，定义0x100000处存放输入信号整周期点数值，0x100001开始存放输入信号全部整周期采样数值。每进一次中断，完成一个采样点SRAM存储。在ad采样中断函数内设置中断退出控制量，一旦采样整周期数值后，禁止ad中断发生，然后完成0x100000处数据采集量向扩展FLASH片体SST39VF800A写FLASHWRITE()操作。不同于EEPROM，在系统初始化阶段必须事先完成FLASH的片擦除(ChipErase)或块擦除(BlockErase)。SST39VF800A闪存FLASH编程、块擦除block erase、片擦除Chip erase的字操作如表1所示。

表1、SST39VF800A编程与擦写字操作

图7是系统回显模块程序流程图。在信号回显环节，主要是利用频率测量参数、信号采样整周期存储点数DA转换恢复原始信号波形的过程。选择TLV5618作为DA转换芯片。TLV5618作为双通道12比特电压型DAC，采用灵活的三线串行接口与TMS320型DSC无缝连接。16比特的数据格式包含4个控制比特与12个数据比特。单电源电压范围在2.7V～5.5V之间。输出电压Vout与输入数字量code关系见下式：

$\mathrm{Vout}=2*\mathrm{REF}*\frac{\mathrm{code}}{2^{12}}$

这里，REF是参考电压值，code是0～4095之间的数字输入数值可以选择。TLV5618工作电压选择3.3V，参考电压选择1.5V。2812通用IO口GPIOA0/A1/A2分别模拟TLV5618的DIN、SCLK、CS时序。现有专利设计方案中，在采样与数据回显环节采用同一个eva(事务管理器)周期中断参数，以确保采集AD与DA回显能够通过调节不同频率信号整周期点数准确恢复。

采用图2、图4、图5、图6、图7设计完成的数据采集存储与回显系统简单测试结果见表2所示。选择三角波、正弦波、方波作为测试信号，频率分布在2kHZ、5kHz、10kHz，按照表2列举参数与测试条件对系统性能做完整测试。由于篇幅所限，分别选择图8(TEK008)、图9(TEK005)、图10(TEK003)作为不同类型、不同频率输入信号的回显效果图作波形失真检测。可以看出，本专利方案准确回显了原始输入信号波形。波形失真度小，频率稳定度高。图中示波器通道1、通道2波形分别是输入信号波形与TLV5618输出DOUT管脚波形。DA回显后波形随频率的增加，整周期采样点数减少，出现明显的阶梯特征，可以在调理电路中用模拟低通滤波改善。也可以采用数字插值方法提高回显精度。

表2、波形采集存储回显性能测试

特别注意的是，前期代码开发在JTAG在线仿真完成，在SRAM中程序运行时，系统测试效果与预期完全相同，但更换FLASH.cmd文件用CCS2.21插件烧写后，发现输出波形频率与输入信号频率相差一个固定比例关系。通过在中断加IO跳变信号示波器测试发现，SRAM中da中断频率为80KHz，FLASH中检测中断发送频率11.11KHz，见图11(TEK0013)通道2信号。以2KHz输入信号为例，DA回显信号频率为

基本与实际测试频率274.7Hz数据吻合。进一步测试发现，DA回显转换中断程序在FLASH中运行时间为74us，相比较RAM中运行时间12.2us，速度下降近似比例。同时对AD采样中断程序在片内FLASH与RAM运行时间测试，FLASH与SRAM中运行速度相差不大，这由于AD只做两通道数据采集，花费仅仅是读两通道结果寄存器并写片内RAM时间。因此考虑把DA转换中断函数由片内FLASH搬移到RAM。AD采样中断函数与程序主体代码保留片内FLASH运行，代码FLASH运行系统性能如表3所示。

表3、代码FLASH运行系统性能

DA回显中断程序搬移可按如下步骤完成。命令链接文件采用合众达FLASH.cmd。

由da中断函数RAM迁移代码可以看出，需要在四处对初始在线仿真代码修改。特别值得注意的是：da中断函数如果包含其它函数调用，必须对其全部做#pragma CODE_SECTION代码段定位。可以在程序烧写FLASH后，LOADsymbols，选择加硬件断点及汇编单步调试方法对中断函数内部调用代码定位检测。确保所有存储地址在片内RAMH0，否则达不到代码提速的目的。

以上实施例仅为说明本实用新型的技术思想，不能以此限定本实用新型的保护范围，凡是按照本实用新型提出的技术思想，在技术方案基础上所做的任何改动，均落入本实用新型保护范围之内。

Claims (2)

1.一种高精度数据采集存储回显装置，其特征在于：包括输入信号隔离与调理电路、核心板电路、DA转换电路、LCD参数显示电路、按键控制电路、外部扩展RAM、外部扩展FLASH和输出回显信号调理电路；其中，输入信号隔离与调理电路将输入的小信号进行隔离、阻抗匹配和滤波放大处理后送入核心板电路，核心板电路的通用IO口连接按键控制电路并检测信号，所述核心板电路连接LCD参数显示电路进行信号的参数显示；核心板电路还分别连接外部扩展RAM和外部扩展FLASH；核心板电路的输出端连接DA转换电路，进行DA转换后送入输出回显信号调理电路。

2.如权利要求1所述的高精度数据采集存储回显装置，其特征在于：所述核心板电路采用TMS320F2812作为主控芯片。

Images