CN202111096U - 交流表面贴片式垂直结构半导体发光二极管 - Google Patents

交流表面贴片式垂直结构半导体发光二极管 Download PDF

Info

Publication number
CN202111096U
CN202111096U CN2010206571371U CN201020657137U CN202111096U CN 202111096 U CN202111096 U CN 202111096U CN 2010206571371 U CN2010206571371 U CN 2010206571371U CN 201020657137 U CN201020657137 U CN 201020657137U CN 202111096 U CN202111096 U CN 202111096U
Authority
CN
China
Prior art keywords
metal film
electrode
film
chip
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010206571371U
Other languages
English (en)
Inventor
金木子
彭刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2010206571371U priority Critical patent/CN202111096U/zh
Application granted granted Critical
Publication of CN202111096U publication Critical patent/CN202111096U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Led Device Packages (AREA)

Abstract

交流表面贴片式垂直结构半导体发光二极管包括,多个直流垂直结构LED单元芯片,垂直结构LED单元芯片按照预定的正反向并联或桥式整流的方式电连接。垂直结构LED单元包括,(A)半导体外延薄膜;半导体外延薄膜设置在通孔支持衬底的金属膜上。(B)钝化层;钝化层覆盖通孔支持衬底、金属膜和半导体外延薄膜;在半导体外延薄膜的上方的钝化层上的预定的位置上形成窗口;在金属膜的上方的钝化层上的预定的位置上形成窗口;(C)金属电极;金属电极通过窗口层叠在半导体外延薄膜上并向预定的相邻的垂直结构LED单元的金属膜延伸并通过在相邻的垂直结构LED单元的金属膜上的窗口与该金属膜形成电连接,使得两个相邻的垂直结构LED单元形成电连接。

Description

交流表面贴片式垂直结构半导体发光二极管
技术领域
本实用新型揭示一种交流表面贴片式垂直结构半导体发光二极管(AC SMD Vertical LED),属于光电子技术领域。 
背景技术
半导体发光二极管(LED)正在进入普通照明领域,交流电驱动的LED芯片已被推出到市场上。一个交流LED芯片实施例的结构如下,一个交流LED芯片包括多个LED单元芯片,LED单元芯片分别串联成为五串,五串LED单元芯片组成类似一个整流桥。整流桥的两端分别联接交流源,整流桥的另两端联接一串LED单元芯片,交流的正半周沿一条通路流动,3串LED单元芯片发光,负半周沿另一条通路流动,3串LED单元芯片发光。因此可以将交流LED芯片直接电连接到外界交流电源上,而无需外接变压器和整流器。但是,组成交流LED芯片中的每一个LED单元芯片具有横向结构。横向结构LED芯片的缺点是发光效率低、电流拥塞(current crowding)、热阻大,因此不能采用大电流密度驱动,等。 
因此需要一种交流LED芯片,可以采用大电流密度驱动,并且进一步提高发光效率和改善散热。 
实用新型内容
本实用新型揭示一种交流表面贴片式垂直结构LED芯片(或交流三维垂直结构LED芯片)及制造工艺,以克服上述的不足之处。本实用新型提供交流表面贴片式垂直结构LED的一个实施例,其结构如下:交流表面贴片式垂直结构LED芯片包括多个直流垂直结构LED单元芯片,垂直结构LED单元芯片按照预定的正反向并联或桥式整流的方式电连接,形成交流表面贴片式垂直结构LED芯片。一个实施例:垂直结构LED单元芯片的半导体外延薄膜的P-类型限制层层叠在金属膜或P电极-金属膜上,使得散热优良,采用大电流驱动。 
交流表面贴片式垂直结构LED芯片包括,通孔支持衬底和多个直流的垂直结构LED单元芯片;其中,通孔支持衬底包括绝缘支架,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓,绝缘支架的第二主表面上形成互相电绝缘的N-电极和P-电极;绝缘支架的与第二主表面相对的第一主表面上形成互相电绝缘的N电极-金属膜、P电极-金属膜和多个金属膜;N-电极和P-电极分别通过金属栓与N电极-金属膜和P电极-金属膜电连接;直流垂直结构LED单元芯片包括绝缘支架的第一主表面上的多个金属膜、层叠在金属膜上的半导体外延薄膜、钝化层和金属电极;其中,金属电极把N电极-金属膜、多个半导体外延薄膜和P电极-金属膜按照预定的方式形成正反向并联或桥式整流的电连接,形成交流表面贴片式垂直结构LED芯片。 
交流表面贴片式垂直结构LED芯片包括: 
(1)通孔支持衬底。通孔支持衬底包括绝缘支架,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓;绝缘支架的第一个主表面上形成多个互相电绝缘的金属膜,称为通孔支持衬底的第一个主表面;绝缘支架的与第一个主表面相对的第二个主表面上形成至少两个互相电绝缘的金属膜,分别称为N-电极和P-电极。N-电极和P-电极分别通过通孔中的金属栓与绝缘支架的第一个主表面上的两个金属膜形成电连接,这两个金属膜分别称为N电极-金属膜和P电极-金属膜。N-电极和P-电极的功能是与外界电源相连接,绝缘支架的第二个主表面上的其他金属膜的功能是提高散热效率,与绝缘支架的第一个主表面上的金属膜没有电连接。 
(2)多个半导体外延薄膜。半导体外延薄膜的结构包括,但不限于,第一类型限制层,活化层(active layer),第二类型限制层。活化层形成在第一类型限制层和第二类型限制层之间。多个半导体外延薄膜的第二类型限制层分别层叠在绝缘支架的第一主表面上的不同的金属膜上。层叠即可以是在晶圆水平(wafer level bonding)的层叠,也可以是在芯片(chip level flip chip bonding)水平的层叠。每个半导体外延薄膜、相应的金属膜和相应的金属电极构成一个LED单元芯片。 
一个实施例:对于整流桥的一个节点,设置一个金属膜,其上没有层叠半导体外延薄膜,该金属膜按预定方式通过金属电极分别与两个半导体外延薄膜的相同类型的限制层和另一个半导体外延薄膜的不同类型的限制层形成电连接,使得两个半导体外延薄膜的相同类型的限制层和另一个半导体外延薄膜的不同类型的限制层形成电连接。 
一个实施例:对于整流桥的一个节点,通过设置金属电极,使得两个半导体外延薄膜的相同类型的限制层和另一个半导体外延薄膜的不同类型的限制层形成电连接。 
(3)钝化层。钝化层覆盖通孔支持衬底的第一主表面、金属膜和半导体外延薄膜。在半导体外延薄膜的第一类型限制层的上方的预定的位置上的钝化层中形成窗口(opening),使得第一类型限制层暴露。在金属膜的上方的预定的位置上的钝化层中形成窗口,使得金属膜暴露。 
(4)金属电极。金属电极通过钝化层在半导体外延薄膜的第一类型限制层的上方的窗口层叠在半导体外延薄膜的第一类型限制层上并向相邻的预定的另一金属膜延伸,通过金属膜上方的钝化层中的窗口形成电连接。由于另一个半导体外延薄膜的第二类型限制层层叠在该金属膜上,因而使得一个半导体外延薄 膜的第一类型限制层与另一个半导体外延薄膜的第二类型限制层电连接,从而,两个半导体外延薄膜形成串联。采用同样方式,串联预定数量的半导体外延薄膜。金属电极的功能有两类,一是把两个半导体外延薄膜串联起来,一是把半导体外延薄膜与外部电源形成电连接,即,把多个LED单元芯片按照预定方式串联或并联,形成正反向并联或桥式整流连接的交流LED芯片。 
在N电极-金属膜上没有层叠的半导体外延薄膜。与N电极-金属膜相邻的预定的金属膜上的半导体外延薄膜的N类型限制层通过金属电极与N电极-金属膜形成电连接,从而通过通孔中的金属栓与第二个主表面上的N-电极形成电连接。 
一个实施例:P电极-金属膜上没有层叠的半导体外延薄膜。P电极-金属膜通过金属电极与相邻的预定的有半导体外延薄膜的金属膜形成电连接,从而与半导体外延薄膜的P-类型限制层形成电连接。 
一个实施例:P电极-金属膜上有层叠的半导体外延薄膜。半导体外延薄膜的P类型限制层层叠在P电极-金属膜上,并通过通孔中的金属栓与第二个主表面上的P-电极形成电连接。 
在交流表面贴片式垂直结构LED芯片的第一类型限制层的表面上,形成粗化结构或光子晶体结构,为简化画图,未在图中展示。 
钝化层的表面上,形成微结构或粗化结构,未在图中展示。 
本实用新型的目的和能达到的各项效果如下: 
(1)本实用新型提供交流表面贴片式垂直结构LED芯片(包括,氮化镓基、磷化镓基、镓氮磷基、氧化锌基LED芯片),单个的LED单元芯片仍是直流LED驱动,具有直流垂直结构LED芯片的一切优点,进一步提高发光效率和改善散热,使得交流LED可以更快地进入普通照明。 
(2)本实用新型提供的交流表面贴片式垂直结构LED芯片,没有电流拥塞(current crowding)、可通过大电流密度。 
(3)本实用新型提供的交流表面贴片式垂直结构LED芯片,无需打金线,提高可靠性。 
(4)本实用新型提供的交流表面贴片式垂直结构LED芯片,对于采用芯片水平层叠的半导体外延薄膜,因为不需要蚀刻任何发光层材料,所以,百分之百地利用发光层材料。 
(5)本实用新型提供的交流表面贴片式垂直结构LED芯片:钝化层的表面具有微结构或粗化结构。因此,具有较高的光取出效率。 
(6)本实用新型提供的交流表面贴片式垂直结构LED芯片:由于透明电极的表面具有微结构或粗化结构,因此,具有较高的光取出效率。 
附图说明
本实用新型和它的特征及效益将在下面的详细描述中更好的展示。 
图1a展示由串联后正反向并联的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的等效电路图。 
图1b展示由串联后正反向并联的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的俯视图。 
图1c展示制造图1b展示的交流表面贴片式垂直结构LED芯片的实施例的工艺步骤的A-A截面图。 
图1d展示制造图1b展示的交流表面贴片式垂直结构LED芯片的实施例的工艺步骤的A-A截面图。 
图2a展示由整流桥式回路连接的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的等效电路图。 
图2b展示图2a展示的交流表面贴片式垂直结构LED芯片的实施例的整流桥的一个节点的俯视图。 
图2c展示图2b展示的整流桥式回路的节点的截面图。 
图2d展示图2a展示的交流表面贴片式垂直结构LED芯片的实施例的整流桥的另一个节点的俯视图。 
图2e展示图2d展示的整流桥式回路的节点的截面图。 
图2f展示图2a展示的交流表面贴片式垂直结构LED芯片的实施例的整流桥的另一个节点的截面图。
图2g展示图2a展示的交流表面贴片式垂直结构LED芯片的实施例的整流桥的另一个节点的截面图。
具体实施方式
虽然本实用新型的具体实施例将会在下面被描述,但下列各项描述只是说明本实用新型的原理,而不是局限本实用新型于下列各项具体化实施实例的描述。 
注意:下列各项适用于本实用新型的交流表面贴片式垂直结构LED芯片所有具体实施例: 
(1)图中各部分的比例不代表真实产品的比例。 
(2)一个交流表面贴片式垂直结构LED芯片包括多个直流垂直结构LED单元芯片。 
(3)为了简化画图,在图1b中展示的实施例中,仅展示一个具有4个LED单元芯片的交流表面贴片式垂直结构LED芯片。一个交流表面贴片式垂直结构LED芯片可以有其他数目的LED单元芯片。 
(4)半导体外延薄膜的结构包括,但不限于,第一类型限制层,活化层,第二类型限制层。活化层形成在第一类型限制层和第二类型限制层之间。半导体外延薄膜的第二类型限制层层叠在绝缘支架的第一主表面上的金属膜上。每个半导体外延薄膜、相应的金属膜和相应的金属电极构成一个LED单元芯片。 
(5)半导体外延薄膜层叠方法包括:晶圆水平层叠,芯片水平层叠。 
(6)把半导体外延薄膜层叠在金属膜上的层叠介质包括,导电胶(例如,导电银胶,等),金属共晶键合,导电焊膏,等。对于采用金属共晶键合介质,需在半导体外延薄膜上预先层叠导电反射/欧姆/键合层(图中未展示),导电反射/欧姆/键合层具有多层结构,其功能为反射光、保持欧姆接触、与其他金属层层叠。对于采用非金属共晶键合方式,仅需在半导体外延薄膜上预先层叠导电反射/欧姆层(图中未展示)。金属共晶键合介质包括,金锡、金铟,等。 
(7)通孔支持衬底。通孔支持衬底包括绝缘支架,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓;绝缘支架的第一个主表面上形成多个互相电绝缘的金属膜,称为通孔支持衬底的第一个主表面;绝缘支架的与第一个主表面相对的第二个主表面上形成至少两个互相电绝缘的金属膜,这两个金属膜分别称为N-电极和P-电极,其功能是与外界电源相连接。 
(8)N-电极和P-电极分别通过通孔中的金属栓与绝缘支架的第一个主表面上的两个金属膜形成电连接,该两个金属膜分别称为N电极-金属膜和P电 极-金属膜。绝缘支架的材料是从一组材料中选出,该组材料包括,硅、陶瓷。陶瓷材料包括,氮化铝,氧化铝,等。 
(9)在N电极-金属膜上没有层叠的半导体外延薄膜。与N电极-金属膜相邻的预定的金属膜上的半导体外延薄膜的N类型限制层通过金属电极与N电极-金属膜形成电连接,从而通过通孔中的金属栓与第二个主表面上的N-电极形成电连接。 
(10)半导体外延薄膜的材料是从一组材料中选出,该组材料包括,氮化镓基、磷化镓基、镓氮磷基、和氧化锌基材料。其中,氮化镓基材料包括:镓、铝、铟、氮的二元系、三元系、四元系材料。镓、铝、铟、氮的二元系、三元系、四元系材料包括,GaN、GaInN、AlGaInN、AlGaInN,等。磷化镓基材料包括:镓、铝、铟、磷的二元系、三元系、四元系材料。镓、铝、铟、磷的二元系、三元系、四元系材料包括,GaP、GaInP、AlGaInP、InP,等。镓氮磷基材料包括:镓、铝、铟、氮、磷的二元系、三元系、四元系和五元系材料。镓、铝、铟、氮、磷的二元系、三元系、四元系和五元系材料包括,GaNP、AlGaNP、GaInNP、AlGaInNP,等。氧化锌基材料包括,ZnO,等。氮化镓基、磷化镓基、镓氮磷基、和氧化锌基外延薄膜包括:氮化镓基、磷化镓基、镓氮磷基、和氧化锌基LED外延薄膜。氮化镓基外延层的晶体平面是从一组晶体平面中选出,该组晶体平面包括:c-平面、a-平面、m-平面。 
(11)钝化层覆盖绝缘衬底的第一主表面、金属膜和半导体外延薄膜。在半导体外延薄膜的第一类型限制层的上方的预定的位置上的钝化层中形成窗口,使得第一类型限制层暴露。在金属膜的上方的预定的位置上的钝化层中形成窗口,使得金属膜暴露。 
(12)钝化层的材料是从一组材料中选出,该组材料包括,硅胶(silicone)、树脂(epoxy)、氧化硅(SiO2)、氮化硅、玻璃上硅(SOG)、聚酰亚胺(polyimide)、玻璃、聚甲基丙烯酸甲酯(polymethyl methacrylate)、丙烯酸(acrylic),等。 
(13)金属电极通过钝化层在半导体外延薄膜的第一类型限制层的上方的窗口层叠在半导体外延薄膜的第一类型限制层上并向相邻的预定的另一金属膜延伸,通过金属膜上方的钝化层中的窗口形成电连接。由于另一个半导体外延薄膜的第二类型限制层层叠在该金属膜上,因而使得一个半导体外延薄膜的第一类型限制层与另一个半导体外延薄膜的第二类型限制层电连接,从而,两个半导体外延薄膜形成串联。采用同样方式,串联预定数量的半导体外延薄膜。 
(14)金属电极的功能有两类,一是把两个半导体外延薄膜串联起来,一是把半导体外延薄膜与外部电源形成电连接,即,把多个LED单元芯片按照预定方式串联或并联,形成正反向并联或桥式整流连接的交流LED芯片。 
(15)在交流表面贴片式垂直结构LED芯片的表面上,形成粗化结构或光子晶体结构。为简化画图,未在图中展示。 
(16)钝化层的表面上,形成微结构或粗化结构。未在图中展示。 
一个实施例:P电极-金属膜上没有层叠的半导体外延薄膜。P电极-金属膜通过金属电极与相邻的预定的有半导体外延薄膜的金属膜形成电连接,从而与半导体外延薄膜的P-类型限制层形成电连接。 
一个实施例:P电极-金属膜上有层叠的半导体外延薄膜。半导体外延薄膜的P类型限制层层叠在P电极-金属膜上,并通过通孔中的金属栓与第二个主表面上的P-电极形成电连接。 
一个实施例:垂直结构LED单元芯片的半导体外延薄膜的P-类型限制层层叠在金属膜或P电极-金属膜上,使得散热优良,采用大电流驱动。 
图1a展示由串联后正反向并联的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的等效电路图。 
一个交流表面贴片式垂直结构LED芯片包括,串联的数个LED单元芯片101,串联的数个LED单元芯片102。串联的LED单元芯片101和串联的LED单元芯片102反向并联,然后与外界交流电源110电连接。交流电源110的正半周110a通过串联的LED单元芯片101流动,交流电源110的负半周110b通过串联的LED单元芯片102流动。 
串联的LED单元芯片101之间的虚线表示可以串联多个LED单元芯片,串联的LED单元芯片102之间的虚线表示可以串联多个LED单元芯片,使得交流表面贴片式垂直结构LED芯片可以承受预定的外界交流电源的电压。 
图1b展示由串联后正反向并联的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的俯视图。 
交流表面贴片式垂直结构LED芯片包括,绝缘支架100;分别形成在绝缘支架100的第一主表面上的互相绝缘的电极金属膜103a、电极金属膜103b、金属膜101a、金属膜101e、金属膜102a、金属膜102e;分别层叠在金属膜101a、金属膜101e、金属膜102a、金属膜102e上的外延薄膜101b、外延薄膜101f、外延薄膜102b、外延薄膜102f。 
金属膜、层叠在金属膜上的外延薄膜和电极构成LED单元芯片。 
层叠在金属膜101a上的外延薄膜101b通过电极101d与相邻的LED单元芯片的金属膜101e电连接。层叠在金属膜101e上的外延薄膜101f通过电极101c与 金属膜103a电连接。层叠在金属膜101e上的外延薄膜101f通过电极101g与金属膜103b电连接。 
注意,包括金属膜101a和外延薄膜101b的LED单元芯片与包括金属膜101e和外延薄膜101f的LED单元芯片之间可能串联多个LED单元芯片,使得交流表面贴片式垂直结构LED芯片可以承受预定的外界交流电源的电压。 
层叠在金属膜102a上的外延薄膜102b通过电极102c与金属膜103a电连接。金属膜102a通过电极102d与相邻的LED单元芯片的层叠在金属膜102e上的外延薄膜102f电连接。金属膜102e通过电极102g与金属膜103b电连接。 
注意,包括金属膜102a和外延薄膜102b的LED单元芯片与包括金属膜102e和外延薄膜102f的LED单元芯片之间可能串联多个LED单元芯片,使得交流表面贴片式垂直结构LED芯片可以承受预定的外界交流电源的电压。 
101系列(包括101a、101b、101c、101d、101e、101f、101g)的串联的LED单元芯片与102系列(包括102a、102b、102c、102d、102e、102f、102g)的串联的LED单元芯片形成反向并联,使得外界交流电源的正负半周分别流过每串LED单元芯片。 
图1c和图1d展示制造由串联后正反向并联的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的工艺的一个实施例的截面图。 
通孔支持衬底。通孔支持衬底包括绝缘支架100,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓123a和123b;绝缘支架100的第一个主表面上形成多个互相电绝缘的金属膜103a、101a、101e、103b;绝缘支架100的与第一个主表面相对的第二个主表面上形成两个互相电绝缘的金属膜113a和113b;其中,第二个主表面上的两个金属膜113a和113b的功能是与外界电源相连接, 这两个金属膜分别通过通孔中的金属栓123a和123b与第一个主表面上的金属膜103a和103b形成电连接。 
多个半导体外延薄膜101b和101f。半导体外延薄膜的结构包括,但不限于,第一类型限制层,活化层(active layer),第二类型限制层。活化层形成在第一类型限制层和第二类型限制层之间。多个半导体外延薄膜101b和101f的第二类型限制层分别层叠在绝缘支架100的第一主表面上的金属膜101a和101e上。层叠即可以是在晶圆水平的层叠,也可以是在芯片水平的层叠。 
钝化层110a。钝化层覆盖通孔支持衬底的第一主表面、金属膜和半导体外延薄膜。在半导体外延薄膜101b、半导体外延薄膜101f、金属膜101a、金属膜101e、金属膜103a和金属膜103b的上方的预定的位置上分别形成窗口(opening)110d、窗口110f、窗口110c、窗口110e、窗口110b和窗口110g。 
金属电极。金属电极101d层叠在半导体外延薄膜101b上,并向相邻的预定的金属膜101e延伸并与金属膜101e形成电连接。由于半导体外延薄膜101f层叠在金属膜101e上,因而使得半导体外延薄膜101b与半导体外延薄膜101f电连接,从而,两个半导体外延薄膜形成串联。采用同样方式,串联预定数量的半导体外延薄膜。金属电极有两类,一是把相邻的两个半导体外延薄膜串联起来,一是把半导体外延薄膜与外部电源形成电连接。 
注意,P电极-金属膜上有层叠的半导体外延薄膜。半导体外延薄膜101b的P类型限制层直接层叠在P电极-金属膜103a上,并通过通孔中的金属栓123a与第二个主表面上的P-电极113a形成电连接。 
图2a展示由整流桥式回路连接的LED单元芯片组成的交流表面贴片式垂直结构LED芯片的一个实施例的等效电路图。 
一个交流表面贴片式垂直结构LED芯片包括,串联的数个LED单元芯片202,串联的数个LED单元芯片203,串联的数个LED单元芯片204,串联的数个LED单元芯片205,串联的数个LED单元芯片206。串联的LED单元芯片202、203、204和205形成整流桥式回路连接,然后与外界交流电源220电连接。交流电源220的正半周220a通过串联的LED单元芯片202、203和204流动,交流电源220的负半周220b通过串联的LED单元芯片205、203和206流动。 
串联的LED单元芯片202、203、204、205和206之间的虚线表示可以串联多个LED单元芯片,使得交流表面贴片式垂直结构LED芯片可以承受预定的外界交流电源的电压。 
图2b展示图2a展示的整流桥式的交流表面贴片式垂直结构LED芯片的节点230a的连接方式的一个实施例的俯视图。 
整流桥的节点230a包括金属膜210a和分别与半导体外延薄膜202c和半导体外延薄膜206c的金属电极202a和金属电极206a。半导体外延薄膜202c的限制层和半导体外延薄膜206c的不同类型的限制层形成电连接。设置一个金属膜210a,其上没有层叠半导体外延薄膜,金属膜210a按预定方式通过金属电极202a和206a分别与两个半导体外延薄膜202c和206c的不同类型的限制层形成电连接,其中,半导体外延薄膜202c的一种类型的限制层层叠在金属膜202b上,形成电连接,因此,金属膜210a通过金属电极202a和金属膜202b与半导体外延薄膜202c的一种类型的限制层电连接;金属膜210a通过金属电极206a与半导体外延薄膜206c的另一种类型的限制层电连接。 
交流电的正半周电流将通过金属膜210a、金属电极202a、金属膜202b、外延薄膜202c、金属电极202d流向外延薄膜202f,流向图2a中的节点230c,并最终流向交流电源的另一极。 
交流电的负半周电流将通过金属膜206e、外延薄膜206f、金属电极206d、金属膜206b、外延薄膜206c、金属电极206a,流向图2a中的节点230a,最终流向交流电源的一极。 
图2c展示图2b展示的LED芯片的节点230a的一个实施例的A-A截面图。通孔支持衬底包括绝缘支架100,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓123a;绝缘支架100的第一个主表面上形成多个互相电绝缘的金属膜210a、202e、202b;绝缘支架100的与第一个主表面相对的第二个主表面上形成两个互相电绝缘的金属膜;其中,第二个主表面上的两个金属膜的功能是与外界电源相连接,这两个金属膜中的一个金属膜113a通过通孔中的金属栓123a与第一个主表面上的金属膜210a形成电连接。第二个主表面上的两个金属膜中的另一个金属膜没有在图2c中展示。 
多个半导体外延薄膜202c和202f的结构包括,但不限于,第一类型限制层,活化层,第二类型限制层。活化层形成在第一类型限制层和第二类型限制层之间。多个半导体外延薄膜202c和202f的第二类型限制层分别层叠在绝缘支架100的第一主表面上的金属膜202b和202e上。层叠即可以是在晶圆水平的层叠,也可以是在芯片水平的层叠。 
钝化层110a覆盖通孔支持衬底的第一主表面、金属膜和半导体外延薄膜。在半导体外延薄膜202c、半导体外延薄膜202f、金属膜210a、金属膜202b、金属膜202e的上方的预定的位置上分别形成窗口110d、窗口110f、窗口110b、窗口110c、窗口110d。 
金属电极202d层叠在半导体外延薄膜202c上,并向相邻的预定的金属膜202e延伸并与金属膜202e形成电连接。由于半导体外延薄膜202f层叠在金属膜202e上,因而使得半导体外延薄膜202c与半导体外延薄膜202f形成串联式电连接。 半导体外延薄膜202c通过金属膜202b、金属电极202a、金属膜210a、金属栓123a和金属膜113a与外部电源形成电连接。 
图2d展示图2a展示的整流桥式的交流表面贴片式垂直结构LED芯片的节点230b的连接方式的一个实施例的俯视图。 
整流桥的节点230b包括金属膜210b和分别与两个半导体外延薄膜连接的金属电极。设置一个金属膜210b,其上没有层叠半导体外延薄膜,金属膜210b按预定方式通过金属电极分别与两个半导体外延薄膜的不同类型的限制层形成电连接。其中,半导体外延薄膜204c的一种类型的限制层层叠在金属膜204b上,形成电连接,金属膜210b通过金属电极204a与半导体外延薄膜204c的一种类型的限制层电连接;金属膜210b通过另一个金属电极与另一个半导体外延薄膜的另一种类型的限制层电连接。 
图2e展示图2d展示的LED芯片的节点230b的一个实施例的A-A截面图。通孔支持衬底包括绝缘支架100,绝缘支架的预定位置上形成多个通孔,通孔中填充金属栓123b;绝缘支架100的第一个主表面上形成多个互相电绝缘的金属膜210b、204e、204b;绝缘支架100的与第一个主表面相对的第二个主表面上形成两个互相电绝缘的金属膜;其中,第二个主表面上的两个金属膜的功能是与外界电源相连接,这两个金属膜中的一个金属膜113b通过通孔中的金属栓123b与第一个主表面上的金属膜210b形成电连接。第二个主表面上的两个金属膜中的另一个金属膜没有在图2e中展示。 
多个半导体外延薄膜204c和204f的结构包括,但不限于,第一类型限制层,活化层,第二类型限制层。活化层形成在第一类型限制层和第二类型限制层之间。多个半导体外延薄膜204c和204f的第二类型限制层分别层叠在绝缘支架 100的第一主表面上的金属膜204b和204e上。层叠即可以是在晶圆水平的层叠,也可以是在芯片水平的层叠。 
钝化层110a覆盖通孔支持衬底的第一主表面、金属膜和半导体外延薄膜。在半导体外延薄膜204c、半导体外延薄膜204f、金属膜210b、金属膜204b、金属膜204e的上方的预定的位置上分别形成窗口。 
金属电极204d通过窗口层叠在半导体外延薄膜204f上,并向相邻的预定的金属膜204b延伸并通过窗口与金属膜204b形成电连接。由于半导体外延薄膜204f层叠在金属膜204e上,因而使得半导体外延薄膜204c与半导体外延薄膜204f形成串联式电连接。半导体外延薄膜204c通过金属电极204a、金属膜210b、金属栓123b和金属膜113b与外部电源形成电连接。 
图2f展示图2a展示的整流桥式的交流表面贴片式垂直结构LED芯片的节点230c的连接方式的一个实施例。 
一个LED单元芯片包括外延薄膜203c和金属膜203b,外延薄膜203c层叠在金属膜203b上。金属膜203b通过金属电极203a连接到金属膜210c上。层叠在金属膜203b上的外延薄膜203c通过金属电极203d串联到邻近的LED单元芯片上,因此,交流电的正半周和负半周电流都将通过金属膜210c、金属电极203a、金属膜203b、外延薄膜203c、金属电极203d,流向下一个LED单元芯片,流向图2a中的节点230d。 
一个LED单元芯片包括外延薄膜202c和金属膜202b,外延薄膜202c层叠在金属膜202b上。外延薄膜202c通过金属电极202a连接到金属膜210c上,金属膜202b通过金属电极202d串联到邻近的LED单元芯片。因此,交流电的正半周电流将通过数个串联的LED单元芯片,流向金属膜210c(即,图2a中的节点230c),然后流向数个串联的LED单元芯片,再流向图2a中的节点230d。 
一个LED单元芯片包括外延薄膜205c和金属膜205b,外延薄膜205c层叠在金属膜205b上。外延薄膜205c通过金属电极205a连接到金属膜210c上。外延薄膜205c层叠在金属膜205b上,金属膜205b通过金属电极205d串联到邻近的LED单元芯片。因此,交流电的负半周电流将通过串联的数个LED单元芯片,流向金属膜210c(即,图2a中的节点230c),然后流向串联的数个LED单元芯片,再流向图2a中的节点230d。 
图2g展示图2a展示的整流桥式的交流表面贴片式垂直结构LED芯片的节点230d的连接方式的一个实施例。 
一个LED单元芯片包括外延薄膜203c和金属膜203b,外延薄膜203c层叠在金属膜203b上。金属膜203b通过金属电极203d串联到邻近的LED单元芯片上,外延薄膜203c通过金属电极203a连接到金属膜210d上。因此,交流电的正半周和负半周电流都将通过金属电极203d、金属膜203b、外延薄膜203c、金属电极203a,流向金属膜210d(即,图2a中的节点230d)。 
一个LED单元芯片包括外延薄膜204c和金属膜204b,外延薄膜204c层叠在金属膜204b上。金属膜204b通过金属电极204a连接到金属膜210d上,外延薄膜204c通过金属电极204d串联到邻近的LED单元芯片。因此,交流电的正半周电流将通过数个串联的LED单元芯片203,流向金属膜210d(即,图2a中的节点230d),然后流向数个串联的LED单元芯片204,再流向图2a中的节点230b。 
一个LED单元芯片包括外延薄膜206c和金属膜206b,外延薄膜206c层叠在金属膜206b上。金属膜206b通过金属电极206a连接到金属膜210d上,外延薄膜206c通过金属电极206d串联到邻近的LED单元芯片。因此,交流电的负半周电流将通过数个串联的LED单元芯片203,流向金属膜210d(即,图2a 中的节点230d),然后流向数个串联的LED单元芯片206,再流向图2a中的节点230a。 
上面的具体的描述并不限制本实用新型的范围,而只是提供一些本实用新型的具体化的例证。因此本实用新型的涵盖范围应该由权利要求和它们的合法等同物决定,而不是由上述具体化的详细描述和实施例决定。 

Claims (9)

1.一种交流表面贴片式垂直结构LED芯片,其特征在于,所述的交流表面贴片式垂直结构LED芯片包括,通孔支持衬底和多个直流的垂直结构LED单元芯片;其中,所述的通孔支持衬底包括绝缘支架,所述的绝缘支架的预定位置上形成多个通孔,所述的通孔中填充金属栓,所述的绝缘支架的第二主表面上形成互相电绝缘的N-电极和P-电极;所述的绝缘支架的与所述的第二主表面相对的第一主表面上形成互相电绝缘的N电极-金属膜、P电极-金属膜和多个金属膜;所述的N-电极和P-电极分别通过所述的金属栓与所述的N电极-金属膜和P电极-金属膜电连接;所述的直流垂直结构LED单元芯片包括所述的绝缘支架的第一主表面上的多个所述的金属膜、层叠在所述的金属膜上的半导体外延薄膜、钝化层和金属电极;其中,所述的金属电极把所述的N电极-金属膜、多个所述的半导体外延薄膜和所述的P电极-金属膜按照预定的方式形成正反向并联或桥式整流的电连接,形成交流表面贴片式垂直结构LED芯片。
2.根据权利要求1的交流表面贴片式垂直结构LED芯片,其特征在于,所述的半导体外延薄膜包括:第一类型限制层,活化层和第二类型限制层;所述的活化层层叠在所述的第一类型限制层和所述的第二类型限制层之间。
3.根据权利要求1的交流表面贴片式垂直结构LED芯片,其特征在于,所述的钝化层覆盖所述的通孔支持衬底的第一主表面、所述的金属膜和所述的半导体外延薄膜;所述的半导体外延薄膜的所述的第一类型限制层的上方的预定的位置上的所述的钝化层中形成窗口,使得所述的第一类型限制层暴露;在所述的金属膜的上方的所述的钝化层上的预定的位置上形成窗口,所述的金属膜在所述的窗口中暴露;所述的N电极-金属膜相邻的预定的所述的金属膜上的所述的半导体外延薄膜的所述的N类型限制层通 过所述的金属电极与所述的N电极-金属膜形成电连接。
4.根据权利要求3的交流表面贴片式垂直结构LED芯片,其特征在于,所述的P电极-金属膜通过所述的金属电极与相邻的预定的有所述的半导体外延薄膜的所述的金属膜形成电连接,从而与所述的半导体外延薄膜的所述的P-类型限制层形成电连接。
5.根据权利要求3的交流表面贴片式垂直结构LED芯片,其特征在于,一个半导体外延薄膜层叠在所述的P电极-金属膜上。
6.根据权利要求1的交流表面贴片式垂直结构LED芯片,其特征在于,所述的半导体外延薄膜的材料是从一组材料中选出,该组材料包括:(1)氮化镓基材料;(2)磷化镓基材料;(3)镓氮磷基材料;(4)氧化锌基材料。
7.根据权利要求1的交流表面贴片式垂直结构LED芯片,其特征在于,所述的绝缘衬底包括,硅绝缘支架、或陶瓷绝缘支架。
8.根据权利要求7的交流表面贴片式垂直结构LED芯片,其特征在于,所述的陶瓷绝缘支架包括,氮化铝绝缘支架,或氧化铝绝缘支架。
9.根据权利要求1的交流表面贴片式垂直结构LED芯片,其特征在于,所述的垂直结构LED单元芯片的半导体外延薄膜的P-类型限制层层叠在所述的金属膜或所述的P电极-金属膜上。 
CN2010206571371U 2010-12-14 2010-12-14 交流表面贴片式垂直结构半导体发光二极管 Expired - Fee Related CN202111096U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010206571371U CN202111096U (zh) 2010-12-14 2010-12-14 交流表面贴片式垂直结构半导体发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010206571371U CN202111096U (zh) 2010-12-14 2010-12-14 交流表面贴片式垂直结构半导体发光二极管

Publications (1)

Publication Number Publication Date
CN202111096U true CN202111096U (zh) 2012-01-11

Family

ID=45436550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010206571371U Expired - Fee Related CN202111096U (zh) 2010-12-14 2010-12-14 交流表面贴片式垂直结构半导体发光二极管

Country Status (1)

Country Link
CN (1) CN202111096U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097562A (zh) * 2010-12-14 2011-06-15 金木子 交流表面贴片式垂直结构半导体发光二极管
JP2019220502A (ja) * 2018-06-15 2019-12-26 東芝ホクト電子株式会社 発光モジュールおよび発光モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097562A (zh) * 2010-12-14 2011-06-15 金木子 交流表面贴片式垂直结构半导体发光二极管
JP2019220502A (ja) * 2018-06-15 2019-12-26 東芝ホクト電子株式会社 発光モジュールおよび発光モジュールの製造方法
JP7273280B2 (ja) 2018-06-15 2023-05-15 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法

Similar Documents

Publication Publication Date Title
TWI535077B (zh) 發光單元及其發光模組
TWI420686B (zh) 半導體發光裝置、發光模組及照明裝置
US7777237B2 (en) Semiconductor light-emitting device and method of fabricating the same
CN102354699B (zh) 高压氮化物led器件及其制造方法
TW200931684A (en) Light-emitting element and light-emitting device using the same
CN101800219A (zh) 发光元件
TW201017925A (en) Vertical AC LED
TW201020643A (en) Side view type light-emitting diode package structure, and manufacturing method and application thereof
TWI397989B (zh) 發光二極體陣列
CN2745220Y (zh) 大功率多管芯集成led模块
TW201126693A (en) Top view type of light emitting diode package structure and fabrication thereof
TWI262608B (en) Light emitting device
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
US20130002139A1 (en) Semiconductor light emitting device package
CN202111096U (zh) 交流表面贴片式垂直结构半导体发光二极管
CN102097562A (zh) 交流表面贴片式垂直结构半导体发光二极管
CN201717260U (zh) 交流垂直结构半导体发光二极管
CN102130241B (zh) 发光二极管阵列结构及其制造方法
TW201037803A (en) Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
CN110444559B (zh) 一种Micro-LED阵列及其制备方法
TW200834958A (en) Light-emitting diode assembly, method of making the same and substrate thereof
CN100565873C (zh) 结合整流电路于次载具的发光二极管发光装置与制造方法
TW201225227A (en) Method for manufacturing heat dissipation bulk of semiconductor device
CN201594549U (zh) 三维垂直结构的半导体外延薄膜贴片式封装
JP2007188942A (ja) 整流回路を副キャリアに結合した発光ダイオードの発光装置及びその製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20141214

EXPY Termination of patent right or utility model