CN202094950U - 网络接口设备 - Google Patents
网络接口设备 Download PDFInfo
- Publication number
- CN202094950U CN202094950U CN2011202276588U CN201120227658U CN202094950U CN 202094950 U CN202094950 U CN 202094950U CN 2011202276588 U CN2011202276588 U CN 2011202276588U CN 201120227658 U CN201120227658 U CN 201120227658U CN 202094950 U CN202094950 U CN 202094950U
- Authority
- CN
- China
- Prior art keywords
- programmable logic
- logic controller
- network interface
- interface unit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了一种网络接口设备，其包括：第一可编程控制器，为核心逻辑运算器件；第二可编程控制器，所述第一可编程控制器经由该第二可编程控制器与所连接终端通信，以建立所述第一可编程控制器与终端的连接；网络接口模块，连接所述第一可编程控制器，用于第一可编程控制器与网络的连接；配置模块，连接所述第一可编程控制器并存储有配置第一可编程控制器和第二可编程控制器的程序，以初始化第一可编程控制器和第二可编程控制器；以及存储器，用于网络连接临时数据的存储。本实用新型同时兼顾运算高性能和设计灵活性的在线可重构网络处理功能。
Description
技术领域
本实用新型涉及一种网络接口设备，主要用于终端设备与网络的适配连接。
背景技术
网络开发平台为解决网络功能的开发提供了工具和载体，传统的网络开发平台设计一般采用专用芯片或者基于软件方式实现，前者一般以网络处理芯片为中心，通过配置芯片内部寄存器的方式实现，后者通常以高级语言编程的方式完成，上述方案很难同时兼顾运算性能和设计灵活性两方面的要求。
目前常见的开发平台的实现架构主要有X86架构、ASIC（Application Specific Integrated Circuit，专用集成电路）架构、NP（Network Processor，网络处理器）架构。
X86架构以处理器为中心，网卡作为网络数据传输的中转站，网卡和主机通过PCI(Peripheral Component Interconnect)总线传输数据。开发者编写高级语言程序实现网络数据处理功能，以CPU为中心的软件处理方式限制了运算性能。
ASIC架构以集成在网卡中的专用集成网络芯片为数据处理中心，它完成路由、NAT(Network Address Translation，网络地址转换)、规则匹配等功能，减少了需要主机处理的功能， ASIC架构是由硬件直接实现网络数据处理功能，处理速度高，但设计灵活性差。
NP架构实现和ASIC类似，也是将网络数据处理芯片集成于网卡中，CPU只需完成一部分配置和检测功能。NP架构在每个网口都有一个网络处理引擎（NPE），它专门用于网络数据流处理。
发明内容
因此，本实用新型针对目前网络开发平台难于兼顾运算高性能和设计灵活性的不足，提供了一种同时兼顾运算高性能和设计灵活性的在线可重构网络处理功能的网络接口设备。
本实用新型采用的技术方案为：
本实用新型网络接口设备，其包括：
第一可编程控制器，为核心逻辑运算器件；
第二可编程控制器，所述第一可编程控制器经由该第二可编程控制器与所连接终端通信，以建立所述第一可编程控制器与终端的连接；
网络接口模块，连接所述第一可编程控制器，用于第一可编程控制器与网络的连接；
配置模块，连接所述第一可编程控制器并存储有配置第一可编程控制器和第二可编程控制器的程序，以初始化第一可编程控制器和第二可编程控制器；以及
存储器，用于网络连接临时数据的存储。
依据上述结构的网络接口设备，采用独立的第一可编程控制器，由它实现的网络应用逻辑直接由硬件来实现，有效的提高了网络数据的处理效率；作为可编程器件，用户可以根据需求完成硬件的逻辑开发，每次开发完成后直接下载到该器件中，提高设计的灵活性。对于第二可编程控制器，专用于通信控制；同时配置模块便于实现在线配置第一可编程控制器，重构第一可编程控制器的内部电路，再现完成网络应用功能的重构和升级。
上述网络接口设备，所述配置模块为FLASH芯片。
上述网络接口设备，所述配置模块包括配置FLASH芯片和代码FLASH芯片。
上述网络接口设备，所述第二可编程控制器与终端连接的接口电路是PCI适配电路。
上述网络接口设备，所述PCI适配电路以及第一可编程控制器与第二可编程控制器间的通信的通信链路32位通信链路。
上述网络接口设备，所述存储器包括一SRAM模块和一DDR模块。
上述网络接口设备，所述网络接口模块为连接到所述第一可编程控制器上MAC接口的HPY的模块。
上述网络接口设备，还包括用于该网络接口设备调试的JTAG调试模块。
附图说明
图1为依据本实用新型技术方案的一种网络接口设备的原理框图。
具体实施方式
参照说明附图1，其示出了一种网络接口设备，其包括：
可编程器件A，为核心逻辑运算器件；
可编程器件B，所述可编程器件A经由该可编程器件B与所连接终端通信，以建立所述可编程器件A与终端的连接；
网络接口模块，连接所述可编程器件A，用于可编程器件A与网络的连接；
配置模块，连接所述可编程器件A并存储有配置可编程器件A和可编程器件B的程序，以初始化可编程器件A和可编程器件B；以及
存储器，用于网络连接临时数据的存储。
关于可编程器件A，是实现网络应用硬件逻辑的核心载体，硬件逻辑完成网络数据处理功能，包括数据包过滤规则的设置和数据包特征的提取等，该器件包含软硬核处理器、MAC核逻辑和存储控制逻辑等模块，其他外围扩展接口电路围绕该器件连接。可编程器件A通过可编程器件B与主机通过PCI总线完成数据通信，可编程器件B专用于PCI通信控制。
可编程器件A周边配置存储器、配置模块主要用来增强硬件逻辑设计的灵活性。
较佳地，所述配置模块为FLASH芯片，基于FLASH 闪存存取比较快速，无噪音，散热小，提高网络接口设备的快速响应和快速配置。
进一步地，所述配置模块包括配置FLASH芯片和代码FLASH芯片，其中代码FLASH存储处理器指令代码，配置FLASH存储可编程器件硬件文件，用于上电配置可编程器件A和可编程器件B。
所述配置FLASH模块连接到可编程器件A和可编程器件B的配置引脚，存储可编程器件的硬件逻辑描述文件，系统上电过程中，可编程器件将根据指定的配置模式从配置FLASH中读取硬件文件并完成可编程器件配置。
所述代码FLASH模块连接到可编程器件A，用于存储处理器指令代码，在可编程器件A中，内嵌软硬核处理器，可用于执行程序指令实现控制和算法功能。指令代码可固化到代码FLASH中，上电后处理器可从FLASH中读取指令进入运行状态实现数据处理功能。
较佳地，所述可编程器件B与终端连接的接口电路是PCI（Peripheral Component Interconnect）适配电路，PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。
进一步地，所述PCI适配电路以及可编程器件A与可编程器件B间的通信的通信链路32位通信链路，可编程器件B模块完成与主机的PCI数据通信，主机端的PCI数据/地址总线宽度为32位，PCI时钟频率为33MHz/66MHz可选，与可编程器件A连接端数据总线宽度为32位，和PCI数据总线宽度一致。
较佳地，所述存储器包括一SRAM（Dynamic Random Access Memory）模块和一DDR（Double Data Rate）模块，以增强硬件逻辑设计的灵活性。
较佳地，所述网络接口模块为连接到所述可编程器件A上MAC（Medium Access Control）接口的HPY（物理层）的模块，完成数字信号和电信号的转换。
还包括用于该网络接口设备调试的JTAG（Joint Test Action Group）调试模块，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。
Claims (8)
1.一种网络接口设备，其特征在于其包括：
第一可编程控制器，为核心逻辑运算器件；
第二可编程控制器，所述第一可编程控制器经由该第二可编程控制器与所连接终端通信，以建立所述第一可编程控制器与终端的连接；
网络接口模块，连接所述第一可编程控制器，用于第一可编程控制器与网络的连接；
配置模块，连接所述第一可编程控制器并存储有配置第一可编程控制器和第二可编程控制器的程序，以初始化第一可编程控制器和第二可编程控制器；以及
存储器，用于网络连接临时数据的存储。
2.根据权利要求1所述的网络接口设备，其特征在于：所述配置模块为FLASH芯片。
3.根据权利要求2所述的网络接口设备，其特征在于：所述配置模块包括配置FLASH芯片和代码FLASH芯片。
4.根据权利要求1所述的网络接口设备，其特征在于：所述第二可编程控制器与终端连接的接口电路是PCI适配电路。
5.根据权利要求4所述的网络接口设备，其特征在于：所述PCI适配电路以及第一可编程控制器与第二可编程控制器间的通信的通信链路32位通信链路。
6.根据权利要求1所述的网络接口设备，其特征在于：所述存储器包括一SRAM模块和一DDR模块。
7.根据权利要求1所述的网络接口设备，其特征在于：所述网络接口模块为连接到所述第一可编程控制器上MAC接口的HPY的模块。
8.根据权利要求1至7任一所述的网络接口设备，其特征在于：还包括用于该网络接口设备调试的JTAG调试模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202276588U CN202094950U (zh) | 2011-06-30 | 2011-06-30 | 网络接口设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202276588U CN202094950U (zh) | 2011-06-30 | 2011-06-30 | 网络接口设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202094950U true CN202094950U (zh) | 2011-12-28 |
Family
ID=45369990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011202276588U Expired - Fee Related CN202094950U (zh) | 2011-06-30 | 2011-06-30 | 网络接口设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202094950U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002329A (zh) * | 2018-07-20 | 2018-12-14 | 浪潮(北京)电子信息产业有限公司 | 一种基于fpga的网卡及主机 |
-
2011
- 2011-06-30 CN CN2011202276588U patent/CN202094950U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002329A (zh) * | 2018-07-20 | 2018-12-14 | 浪潮(北京)电子信息产业有限公司 | 一种基于fpga的网卡及主机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7856546B2 (en) | Configurable processor module accelerator using a programmable logic device | |
| TWI582595B (zh) | 用於將非週邊構件互連資源整合入個人電腦系統內之設備及系統（二） | |
| CN102508753B (zh) | Ip核验证系统 | |
| Vipin et al. | DyRACT: A partial reconfiguration enabled accelerator and test platform | |
| CN108027755A (zh) | 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法 | |
| CN103559152A (zh) | 基于pcie协议的cpu访问本地总线的装置及方法 | |
| US10481990B2 (en) | Apparatuses and methods for a multiple master capable debug interface | |
| CN107430572B (zh) | 用于通信中封装信息的方法、装置和系统 | |
| KR101487181B1 (ko) | 시스템 온 칩 내에 독립 로직 블록의 통합 | |
| CN115146568B (zh) | 一种基于uvm的芯片验证系统及验证方法 | |
| CN108829515A (zh) | 一种云端平台计算系统及其应用方法 | |
| CN101000597A (zh) | 一种基于AMBA总线的嵌入式Java处理器IP核 | |
| CN102521444A (zh) | 软硬件协同仿真/验证方法及装置 | |
| CN107085560A (zh) | 一种emif接口与ahb/apb时序桥接电路及其控制方法 | |
| CN103198042A (zh) | Pci航空串行总线板卡及实现动态加载数据处理方法 | |
| CN108011878A (zh) | 面向多用户软硬件设计项目的远程测试仿真系统和方法 | |
| CN109408445A (zh) | 一种图形处理器板卡 | |
| CN202094950U (zh) | 网络接口设备 | |
| CN107967230A (zh) | I3c电路设备、系统和通信方法 | |
| CN103577239B (zh) | 单节点多cpu的加载方法、nc芯片及cpu | |
| CN107423249A (zh) | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 | |
| CN206292769U (zh) | 一种嵌入式测试存储系统 | |
| CN102662812A (zh) | 基于pci总线单路接收解调器性能测试系统 | |
| CN105808403A (zh) | 基于pli-vpi和专用加速硬件的仿真硬件加速器 | |
| Tsang et al. | An Efficient & Programmable FPGA-Based Approach for Fast-Tuning Silicon CPU Design for Embedded Systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20140630 |
|
| EXPY | Termination of patent right or utility model |