CN109002329A - 一种基于fpga的网卡及主机 - Google Patents

Abstract

本发明公开了一种基于FPGA的网卡，其中，连接端口、FPGA主芯片和网络端口均设置于电路板，FPGA主芯片均与连接端口和网络端口连接，FPGA主芯片通过连接端口与主机连接，主机存储有与FPGA主芯片对应的驱动程序。由于FPGA主芯片自身的可编程性，能够满足对主机的网络报文进行自定义处理的要求，避免了现有技术中采用ASIC芯片时，不能对网络报文进行自定义处理而引起的网卡局限性大的问题。此外，本发明还公开了一种主机，主机中的存储器存储有与FPGA主芯片对应的驱动程序，因此，当FPGA主芯片与主机连接时，存储器内的驱动程序能驱动本发明公开的基于FPGA的网卡工作，从而达到减小网卡的局限性的技术效果。

Description

一种基于FPGA的网卡及主机

技术领域

本发明涉及计算机技术领域，特别涉及一种基于FPGA的网卡及主机。

背景技术

网卡(网络接口板)，又称为网络适配器或者网络接口控制器，是一块被设计用来允许计算机在计算机网络上进行通讯的计算机硬件。其组成部分包括：处理器和存储器。其实现的功能包括：实现与局域网传输介质之间的物理连接和电信号的匹配，数据的编码与解码以及数据缓存等。

目前，大部分的网卡都是基于ASIC专用网络芯片(主芯片，也可以称为专用集成电路)，其内部的线路在开发完备后便已经被固定，对应的，也就确定了其功能，具有不可改变性和操作性。如此，当涉及到对网络报文进行自定义处理时(如对进入网卡的数据包进行解析)，由于ASIC专用网络芯片只能实现其特有的功能，而无法满足对网络报文的自定义处理，导致网卡的局限性较大，进而降低了用户体验感。

因此，如何减小网卡的局限性以提升用户的体验感是本领域技术人员需要解决的问题。

发明内容

本发明的目的在于公开一种基于FPGA的网卡及主机，减小了网卡的局限性进而提升了用户的体验感。

为实现上述目的，本发明实施例公开了如下技术方案：

本发明实施例公开了一种基于FPGA的网卡，包括：

电路板、连接端口和网络端口，所述连接端口和所述网络端口均设置于所述电路板，还包括：FPGA主芯片，所述FPGA主芯片设置于所述电路板；

所述FPGA主芯片与所述连接端口和所述网络端口均连接，所述FPGA主芯片通过所述连接端口与主机连接，所述主机存储有与所述FPGA主芯片相对应的驱动程序。

优选的，还包括：ASIC芯片；

所述ASIC芯片的信号输入端通过所述连接端口与所述主机连接；

所述ASIC芯片的信号输出端与所述FPGA主芯片连接。

优选的，所述FPGA主芯片包括：第一Emac IP处理核和第二Emac IP处理核；

所述第一Emac IP处理核用于与所述ASIC芯片对接以对所述ASIC芯片发送的数据进行自定义处理，得到目标数据；

所述第二Emac IP处理核用于与所述网络端口对接以将所述目标数据进行打包并输出至外部网络。

优选的，还包括：ASIC芯片，所述ASIC芯片和所述FPGA主芯片均通过所述连接端口与所述主机连接；

当所述主机传送的数据需进行自定义处理时，所述主机通过所述连接端口与所述FPGA主芯片进行数据通信；

当所述主机传送的数据需进行预定功能处理时，所述主机通过所述连接端口与所述ASIC芯片进行数据通信。

优选的，所述连接端口具体为PCIE端口。

优选的，所述连接端口设置于所述电路板的第一端，所述网络端口设置于所述电路板的第二端；

其中，所述电路板的第一端和所述电路板的第二端相对。

此外，本发明实施例还公开了一种主机，包括：主机本体，还包括：存储器，所述存储器用于存储与以上任一种所述的基于FPGA的网卡中的FPGA主芯片对应的驱动程序。

可见，本发明实施例公开的一种基于FPGA的网卡，其中，连接端口、FPGA主芯片和网络端口均设置于电路板，FPGA主芯片均与连接端口和网络端口连接，FPGA主芯片通过连接端口与主机连接，主机具有与FPGA主芯片对应的驱动程序。因此，采用本发明公开的网卡，由于FPGA主芯片自身的可编程性，能够满足对主机的网络报文进行自定义处理的要求，避免了现有技术中采用ASIC芯片时，不能对网络报文进行自定义处理而引起的网卡局限性大的问题，也就是说，减小了网卡的局限性，进一步提升了用户的体验感。此外，本发明实施例还公开了一种主机，本发明中的主机的存储器存储有与FPGA主芯片对应的驱动程序，因此，当FPGA主芯片与主机连接时，存储器内的驱动程序能驱动本发明公开的基于FPGA的网卡工作，从而达到减小网卡的局限性的技术效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一种实施例公开的一种基于FPGA的网卡结构示意图；

图2为本发明第二种实施例公开的一种基于FPGA的网卡结构示意图；

图3为本发明第三种实施例公开的一种基于FPGA的网卡结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种基于FPGA的网卡及主机，降低了网卡的局限性进而提升了用户的体验感。

请参见图1，图1为本发明第一种实施例公开的一种基于FPGA的网卡结构示意图，该网卡包括：电路板10、连接端口101和网络端口102，连接端口101和网络端口102均设置于电路板10，还包括：FPGA主芯片103，FPGA主芯片103和网络端口102均设置于电路板10，FPGA主芯片103与连接端口101和网络端口102均连接，FPGA主芯片103通过连接端口101与主机20连接，主机20存储有与FPGA主芯片103相对应的驱动程序。

具体的，本实施例中，基于FPGA的网卡其主要是对现有的网卡电路板中的主芯片进行替换或在现有网卡电路板中增加FPGA主芯片103，因此，本发明实施例中的电路板10可以采用现有技术中的电路板10(如PCB板)，电路板10上还包括其它模块，如连接端口101、时钟模块、报警模块、通讯模块、存储器、主处理器、外围电路等模块。本发明实施例中，综合利用现有技术中的电路板10，将FPGA主芯片103焊接于电路板10从而得到FPGA网卡，得到的FPGA网卡便具有连接端口101、时钟模块、报警模块、通讯模块、存储器、主处理器等模块，因此FPGA网卡便具有完整的网卡功能，通过本发明实施例中的FPGA网卡便可以实现与局域网之间的通信。此外，FPGA网卡与主机20连接后，FPGA网卡与主机20之间的通信方式可以为并行通讯，而FPGA网卡与主机20之间进行并行通讯的前提是：主机20内部需要安装管理FPGA网卡的设备驱动程序(该设备驱动程序可以参见现有技术进行开发)，从而在FPGA网卡与主机20连接后，便由设置于主机20内部的设备驱动程序驱动FPGA网卡以进一步实现FPGA网卡与外部局域网的通讯。

进一步，网络端口102是FPGA网卡与外部局域网之间实现通信的接口，网络端口102可以参见现有技术，本发明实施例中，对电路板10、连接端口101、网络端口102以及FPGA主芯片103并未作出改进，因此，对于电路板10、连接端口101、网络端口102以及FPGA主芯片103的概念可以参见现有技术，如，连接端口101可以为PCIE端口、RJ45接口、BNC接口等，网络端口102可以为WAN端口等，其中，由于PCIE端口的通用性，作为优选的实施例，连接端口101具体为PCIE端口。

需要说明的是，本发明实施例中的FPGA网卡的主芯片为FPGA主芯片103，由于FPGA主芯片103自身的可编程性(其是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物)，其可以通过加载不同的编程程序来实现不同的功能，因此，将具有可编程性的FPGA主芯片103应用于网卡中，便可以达到对主机20输出的数据进行自定义处理的目的。其中，自定义处理包括：对数据进行加密、对数据进行过滤、对数据进行监听、对数据进行解密以及对数据进行修改等，当然，根据不同的网络需求，自定义处理也可以根据不同的网络需求确定，本发明对于自定义处理的类型并不局限于上述提到的形式。

此外，在FPGA主芯片103通过连接端口101与主机20连接时，主机20内部需要包含与FPGA主芯片103相对应的驱动，因此，作为优选的实施例，FPGA主芯片103通过连接端口101与主机20连接时，主机20内部的驱动与FPGA主芯片103相对应，本发明实施例中的与FPGA主芯片103的驱动可以由技术人员进行开发，其主要功能是，驱动FPGA主芯片103工作以对主机20传送的数据进行自定义处理。

可见，本发明实施例公开的一种基于FPGA的网卡，其中，连接端口、FPGA主芯片和网络端口均设置于电路板，FPGA主芯片均与连接端口和网络端口连接，FPGA主芯片通过连接端口与主机连接，主机存储有与FPGA主芯片对应的驱动程序。因此，采用本发明公开的网卡，由于FPGA主芯片自身的可编程性，能够满足对主机的网络报文进行自定义处理的要求，避免了现有技术中采用ASIC芯片时，不能对网络报文进行自定义处理而引起的网卡局限性大的问题，也就是说，减小了网卡的局限性，进一步提升了用户的体验感。

考虑到实际应用中，会存在对网卡的预定功能的需求以对数据进行预定功能的处理，因此，采用专门定制的集成芯片或电路作为网卡的预定功能处理模块显得尤为重要，基于此，本发明公开了第二种实施例，请参见图2，图2为本发明第二种实施例公开的一种基于FPGA的网卡结构示意图，作为优选的实施例，本发明实施例公开的基于FPGA的网卡还包括：ASIC芯片104，ASIC芯片104的信号输入端通过连接端口101与主机20连接，ASIC芯片104的信号输出端与FPGA主芯片103连接，FPGA主芯片103与网络端口102连接。

具体的，本实施例中，FPGA主芯片103、连接端口101、网络端口102以及ASIC芯片104之间为串行结构，FPGA主芯片103、连接端口101与ASIC芯片104之间采用该种连接结构时，主机20内部的设备驱动程序可以采用原有的驱动程序(与ASIC芯片104对应的驱动程序)，当主机20内的数据需要进行预定功能处理时，则由主机20内与ASIC芯片104对应的驱动程序驱动ASIC芯片104并对数据进行预定功能处理，由ASIC芯片104处理完成后，将ASIC芯片104处理完的数据直接传送至FPGA主芯片103，此时FPGA主芯片103只负责将数据通过网络端口102发送出去，并不对ASIC芯片104处理完的数据作任何操作。若此时需要对ASIC芯片104处理完的数据进行自定义处理，则由FPGA主芯片103对ASIC芯片104处理完的数据由自身的编程程序实现自定义处理(加解密、过滤、监听等)。

为了使FPGA主芯片103和ASIC芯片104能成功对接，FPGA主芯片103内部应该具有与ASIC芯片104相对应的网口模块，因此，作为优选的实施例，FPGA主芯片103包括：第一Emac IP处理核和第二Emac IP处理核；

第一Emac IP处理核用于与ASIC芯片104对接以对ASIC芯片104发送的数据进行自定义处理，得到目标数据；

第二Emac IP处理核用于与网络端口102对接以将目标数据进行打包并输出至外部网络。

具体的，本实施例中，目标数据为经过自定义处理(加加解密、过滤、监听等)后的数据，自定义处理的过程为：第一Emac IP处理核先对主机20传送的数据进行解析、然后将解析后的数据报文转换为原始数据，再在原始数据的基础上做算法处理(加解密算法、过滤算法、监听算法等)得到目标数据，然后由第一Emac IP处理核将目标数据发送至第二EmacIP处理核，第二Emac IP处理核将目标数据再进行打包并通过网络端口102输出至外部网络(如外部局域网)。

其中，第一Emac IP处理核对ASIC芯片104发送的数据进行自定义处理具体为：

第一Emac IP处理核对ASIC芯片104进行拆包解析，得到标准数据；对标准数据进行加密和/或过滤，得到目标数据。

具体的，本实施例中，对标准数据进行加解密和/或过滤可以由自定义的加解密算法和/或过滤算法进行加解密和过滤。此外，对数据进行自定义处理的类型也可以为其他类型，本发明实施例在此并不作限定。

需要说明的是，本发明实施例中，ASIC芯片104、FPGA主芯片103以及连接端口101之间采用该种连接方式时，当需要使用ASIC芯片104时，则可以旁路FPGA主芯片103；当需要使用FPGA主芯片103时，则可以旁路ASIC芯片104。此外，也可以将FPGA主芯片103通过连接端口101与主机20连接，将ASIC芯片104与FPGA主芯片103的输出端连接，但是采用该种连接方式时，需要在主机20内部植入与FPGA主芯片103对应的设备驱动程序。

可见，本发明实施例公开的一种基于FPGA的网卡，在一个网卡中集成有ASIC芯片和FPGA主芯片，因此，在同一个网卡中既能通过ASIC芯片对数据进行预定功能处理，也能通过FPGA主芯片对数据进行自定义处理。不仅减小了网卡的局限性，也提高了网卡的灵活性和高效性。

考虑到实际应用中，会存在对网卡的预定功能的需求以对数据进行预定功能的处理，因此，采用专门定制的集成芯片或电路作为网卡的预定功能处理模块显得尤为重要，基于此，本发明公开了第三种实施例，请参见图3，图3为本发明第三种实施例公开的一种基于FPGA的网卡结构示意图，作为优选的实施例，本发明实施例中的基于FPGA的网卡还包括：ASIC芯片104，ASIC芯片104和FPGA主芯片103均通过连接端口101与主机20连接，当主机20传送的数据需要进行自定义处理时，主机20通过连接端口101与FPGA主芯片103进行数据通信，当主机20传送的数据需要进行预订功能处理时，主机20通过连接端口101与ASIC芯片104进行数据通信。

具体的，本实施例中，ASIC芯片104的结构和定义可以参见现有技术，ASIC芯片104的结构并不是本发明实施例作出的改进，因此，本发明实施例对ASIC芯片104并不作阐述，此外，以ASIC芯片104为主芯片的网卡为现有技术中的网卡，因此，其与主机20之间的通讯方式以及主机20中采用的驱动都可以为现有技术。

进一步，本发明实施例中ASIC芯片104与FPGA主芯片103之间为并行结构，即ASIC芯片104与FPGA主芯片103均与连接端口101连接，对应的，ASIC芯片104与FPGA主芯片103均与网络端口102连接。ASIC芯片104、FPGA主芯片103与连接端口101之间采用并行结构时，工作流程具体如下：当主机20传送的数据需进行自定义处理时(数据进行过滤、对数据进行监听、对数据进行解密以及对数据进行修改等)，此时，主机20通过自身新开发的设备驱动程序驱动FPGA主芯片103，在驱动FPGA主芯片103之后通过连接端口101与FPGA主芯片103进行数据通信，通过FPGA主芯片103的编程程序对主机20传送的数据进行自定义处理。当主机20传送的数据需进行预定功能处理时(即根据特定需求而定制的ASIC芯片104，如采用特定算法对数据进行解析处理)，主机20利用自身与ASIC芯片104对应的设备驱动程序驱动ASIC芯片104，在驱动ASIC芯片104后通过连接端口101与ASIC芯片104进行数据通信。

需要说明的是，当主机20与ASIC芯片104和FPGA主芯片103之间的连接结构采用并行结构时，主机20自身需包含与ASIC芯片104对应的驱动程序(可以为现有技术中的驱动程序)和与FPGA主芯片103对应的驱动程序(可以由技术人员进行开发)。

可见，本发明实施例公开的一种基于FPGA的网卡，在一个网卡中集成有ASIC芯片104和FPGA主芯片103，因此，在同一个网卡中既能通过ASIC芯片104对数据进行预定功能处理，也能通过FPGA主芯片103对数据进行自定义处理。不仅减小了网卡的局限性，也提高了网卡的灵活性和高效性。

考虑到连接端口101和网络端口102在电路板10上布局的合理性，作为优选的实施例，连接端口101设置于电路板10的第一端、网络端口102设置于电路板10的第二端；电路板10的第一端和电路板10的第二端相对。

具体的，本实施例中，根据电路板10的结构或者实际需求，连接端口101与网络端口102的设置于电路板10上的位置以及连接端口101与网络端口102之间的相对位置关系也可以为其他方式，本发明实施例对此并不作限定。

下面对本发明实施例公开的一种主机进行说明，本发明实施例中的主机包括：主机本体，还包括：存储器，存储器存储有与以上任意一个实施例所提到的基于FPGA的网卡中的FPGA主芯片对应的驱动程序。

本发明实施例中的主机中存储了与FPGA主芯片对应的驱动程序，从而使得FPGA主芯片在与主机连接时，能由主机中的驱动程序驱动FPGA主芯片工作以对数据进行自定义处理。保证了基于FPGA的网卡的功能实现。

以上对本申请所公开的一种基于FPGA的网卡和主机进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (7)

1.一种基于FPGA的网卡，包括：电路板、连接端口和网络端口，所述连接端口和所述网络端口均设置于所述电路板，其特征在于，还包括：FPGA主芯片，所述FPGA主芯片设置于所述电路板；

所述FPGA主芯片与所述连接端口和所述网络端口均连接，所述FPGA主芯片通过所述连接端口与主机连接，所述主机存储有与所述FPGA主芯片相对应的驱动程序。

2.根据权利要求1所述的基于FPGA的网卡，其特征在于，还包括：ASIC芯片；

所述ASIC芯片的信号输入端通过所述连接端口与所述主机连接；

所述ASIC芯片的信号输出端与所述FPGA主芯片连接。

3.根据权利要求2所述的基于FPGA的网卡，其特征在于，所述FPGA主芯片包括：第一Emac IP处理核和第二Emac IP处理核；

所述第一Emac IP处理核用于与所述ASIC芯片对接以对所述ASIC芯片发送的数据进行自定义处理，得到目标数据；

所述第二Emac IP处理核用于与所述网络端口对接以将所述目标数据进行打包并输出至外部网络。

4.根据权利要求1所述的基于FPGA的网卡，其特征在于，还包括：ASIC芯片，所述ASIC芯片和所述FPGA主芯片均通过所述连接端口与所述主机连接；

当所述主机传送的数据需进行自定义处理时，所述主机通过所述连接端口与所述FPGA主芯片进行数据通信；

当所述主机传送的数据需进行预定功能处理时，所述主机通过所述连接端口与所述ASIC芯片进行数据通信。

5.根据权利要求1所述的基于FPGA的网卡，其特征在于，所述连接端口具体为PCIE端口。

6.根据权利要求1-5任意一项所述的基于FPGA的网卡，其特征在于，所述连接端口设置于所述电路板的第一端，所述网络端口设置于所述电路板的第二端；

其中，所述电路板的第一端和所述电路板的第二端相对。

7.一种主机，包括：主机本体，其特征在于，还包括：存储器，所述存储器用于存储与权利要求1-6任意一项所述的基于FPGA的网卡中的FPGA主芯片对应的驱动程序。