CN202075606U

CN202075606U - 一种棉花异纤分拣机控制系统

Info

Publication number: CN202075606U
Application number: CN2011201118500U
Authority: CN
Inventors: 张海涛; 张聚伟; 张松灿; 徐迎曦; 袁澜
Original assignee: Henan University of Science and Technology
Current assignee: Henan University of Science and Technology
Priority date: 2011-04-15
Filing date: 2011-04-15
Publication date: 2011-12-14
Anticipated expiration: 2021-04-15

Abstract

本实用新型涉及一种棉花异纤分拣机控制系统，该系统包括用于控制驱动装置进行异纤清除功能的单片机；用于执行异纤识别算法的DSP处理器；用于与上位机通讯的ARM处理器。ARM处理器通过网络将帧图像数据传至上位机，使操作者可以根据图像质量调整摄像机参数，并告知DSP处理器每帧图像的行数；DSP处理器专用于执行异纤识别算法，并将异纤位置告知单片机；单片机完成异纤的清除以及其余功能。三块微控制器相互分工配合，不仅解决了系统的实时性问题，而且系统运行稳定可靠。

Description

一种棉花异纤分拣机控制系统

技术领域

本实用新型涉及棉花异纤分拣机控制，具体的说，是一种基于多嵌入式微控制器的棉花异纤分拣机控制系统。

背景技术

在棉花采集过程中，原棉中混入大量的异性纤维。异性纤维(简称异纤)会影响布面的质量和染色的效果，因此如何清除异性纤维已成为棉纺织业的重要工序之一。

大多数现有的异纤清除设备使用工控机作为主控制器，通过PCI总线扩展图像采集卡，执行图像处理程序，确定异纤位置，驱动清除设备，完成异纤的清除。在异纤清除机中，棉花图像的采集和清除装置运行的时间间隔必须是确定的。然而，在工控机上安装的Windows操作系统安装并不是实时操作系统，所以异纤的识别和清除命令的发送之间的时间间隔并不是确定的。在这种情况下，即使系统正确识别了异纤，但并不能保证正确的清除。可见，系统产生误动作的原因是由于现有控制系统的设计方法不能保证系统在正确的时间发出正确的操作命令。

为此，一些研究开人员提出了基于嵌入式微控制器的异纤分拣机，但多使用一片DSP微控制器完成全部功能，难以保证控制的实时性。

实用新型内容

本实用新型的目的是提供一种基于多嵌入式微控制器的棉花异纤分拣机控制系统，用于解决现有采用单个DSP的系统难以保证实时性的问题。

为实现实用新型目的，本实用新型的一种方案是：一种棉花异纤分拣机控制系统，包括：用于控制驱动装置进行异纤清除功能的单片机；用于执行异纤识别算法的DSP处理器，所述DSP处理器输出连接所述单片机，将运算得到的异纤位置信号输送到单片机；用于与上位机通讯的ARM处理器，所述ARM处理器依次连接MAC模块、PHY模块与上位机；所述DSP处理器与ARM处理器均连接有各自的SDRAM；ARM处理器与DSP处理器通讯连接，在初始化时，ARM处理器将每帧图像行数发送给DSP处理器；用于连接工业数字摄像机的数据传输接口，该数据传输接口连接反序列化处理电路，该反序列化处理电路输出像素时钟信号、图像数据信号、帧有效信号及行有效信号；帧有效信号和行有效信号用于实现ARM处理器、DSP处理器、单片机的同步；图像数据信号通过数据总线分别连接第一SRAM与第二SRAM，第一SRAM与第二SRAM分别对应连接DSP处理器与RAM处理器；像素时钟信号连接一个计数器的计数输入端，该计数器的输出端通过地址总线分别连接所述第一SRAM与第二SRAM，计数器的溢出触发信号连接一个触发器的时钟输入端，该触发器的输出端分别连接所述第一SRAM与第二SRAM的高位地址线。

进一步的，所述计数器为10位计数器。

进一步的，所述第一SRAM与第二SRAM均为11位双端口SRAM。

进一步的，图像数据信号为24位图像数据，通过24位数据总线分别连接第一SRAM与第二SRAM的低24位数据线，所述第一SRAM与第二SRAM的高8位数据线接地。

进一步的，所述10位计数器输出通过10位地址总线连接所述第一SRAM与第二SRAM。

进一步的，所述触发器为JK触发器，工作在反转模式。

进一步的，所述DSP处理器与ARM处理器通过SPI总线通讯连接。

进一步的，所述用于连接工业数字摄像机的数据传输接口还连接有LVDS/COMS电平转换电路，该LVDS/COMS电平转换电路连接所述ARM处理器的串行口；从上位机发出的摄像机参数调整命令通过所述ARM处理器、LVDS/COMS电平转换电路、数据传输接口发送到工业数字摄像机。

进一步的，所述用于连接工业数字摄像机的数据传输接口为MDR26接口。

本实用新型采用了三块微控制器，包括ARM、DSP及单片机。ARM处理器通过网络将帧图像数据传至上位机，使操作者可以根据图像质量调整摄像机参数，并告知DSP处理器每帧图像的行数；DSP处理器专用于执行异纤识别算法，并将异纤位置告知单片机；单片机完成异纤的清除以及其余功能。采用本实用新型的系统，能够采集棉花图像信号，传送到上位机用以调整摄像机，保证图像质量，并在运行时根据采集的图像信号识别异纤并予以清除。三块微控制器相互分工配合，不仅解决了系统的实时性问题，而且系统运行稳定可靠。

附图说明

图1是本实用新型系统的棉花异纤分拣机控制系统框图；

图2是本实用新型方法的流程图。

具体实施方式

下面结合附图对本实用新型做进一步详细的说明。

本实用新型的棉花异纤分拣机控制系统采用多嵌入式微控制器的设计，分别设置了三块微控制器，实现不同的功能，并进行协调配合，最终完成异纤分拣工作。如图1所示，三块微控制器分别为：

包括用于控制驱动装置进行异纤清除功能的单片机，单片机采用51单片机；

用于执行异纤识别算法的DSP处理器，所述DSP处理器输出连接所述单片机，将运算得到的异纤位置信号输送到单片机；

用于与上位机通讯的ARM处理器，所述ARM处理器依次连接MAC模块、PHY模块与上位机；MAC就是媒体接入控制器,用以实现以太网的数据链路层。新的MAC芯片同时支持10/100/1000Mbps速率，并可实现MII/GMII/RGMII接口，以同标准PHY芯片实现接口；PHY是物理接口收发器，用以实现以太网的物理层；PHY芯片通过RJ-45接口连接上位机。

所述DSP处理器与ARM处理器均连接有各自的SDRAM；ARM处理器与DSP处理器通过SPI总线通讯连接，在初始化时，ARM处理器将每帧图像行数发送给DSP处理器；

为了与微控制器配合，系统还包括：工业数字摄像机连接MDR26接口（一种专用于数字摄像机的数据传输接口），MDR26接口连接反序列化处理电路，该反序列化处理电路输出像素时钟信号、图像数据信号、帧有效信号及行有效信号；帧有效信号和行有效信号用于实现ARM处理器、DSP处理器、单片机的同步。即单片机收到帧有效信号和行有效信号后，启动10位计数器及两片双端口SRAM的工作，行有效信号无效后，单片机向RM处理器和DSP处理器发出行结束信号，帧有效信号无效后，单片机向RM处理器和DSP处理器发出帧结束信号；

图像数据信号通过24位数据总线分别连接第一SRAM与第二SRAM，第一SRAM与第二SRAM分别(通过各自的数据与地址线)对应连接DSP处理器与RAM处理器；第一SRAM与第二SRAM均为11位双端口SRAM，它们均有32位数据总线，高8位接地，低24位连接上述24位数据总线；

像素时钟信号连接一个10位计数器的计数输入端，该计数器的输出端通过地址总线分别连接所述第一SRAM与第二SRAM，计数器的溢出触发信号连接一个JK触发器的时钟输入端，该JK触发器的输出端分别连接所述第一SRAM与第二SRAM的高位地址线，该JK触发器工作在反转模式。

上述的系统即能够实现异纤分拣，为了进一步的能够根据图像效果调整工业摄像机，所述MDR26接口还连接有LVDS/COMS电平转换电路，该LVDS/COMS电平转换电路通过RS232总线连接所述ARM处理器的串行口；从上位机发出的摄像机参数调整命令通过所述ARM处理器、LVDS/COMS电平转换电路、数据传输接口发送到工业数字摄像机。ARM处理器将图像数据传递到上位机上显示，操作者根据图像显示质量向ARM处理器发出摄像机参数调整命令；ARM处理器收到上位机命令后，通过摄像机串口发出参数调整命令改变摄像机参数；直到图像质量满足要求。

上述计数器、触发器等均由复杂可编程逻辑器件CPLD实现。

来自工业摄像机的棉花图像数据为LVDS信号，通过反序列化处理芯片转换为CMOS信号，包括24位图像数据信号、行有效信号、帧有效信号和像素时钟信号信号。

10位计数器和两片双端口SRAM的使能信号由51单片机发出。即当51单片机同时收到帧有效信号和行有效信号后，发出该使能信号。

24位图像数据信号连至两片双端口SRAM的低24位数据信号，两片双端口SRAM的高8位数据信号连接到地。

像素时钟作为10位计数器的输入时钟，计数器对该时钟进行计数。

10位计数器的输出作为两片双端口SRAM的低10位地址。

JK触发器接成反转模式，也就是每来一个时钟，输出信号反转；初始时，51单片机将JK触发器清零。

帧有效信号作为JK触发器的时钟输入，JK触发器的输出作为两片双端口SRAM的最高位地址。

对于两块11位双端口SRAM,每块SRAM的存储区都划分为大小相等的上半存储器区和下半存储区，所划分的上半和下半存储区可以存储一行图像数据。

一旦ARM和 DSP处理器收到帧有效信号和10位计数器的计数满溢出信号后，就开始从双端口SRAM取第0行数据复制到各自的SDRAM，同时系统向SRAM写入第1行数据；复制完1行后，JK触发器使SRAM最高位地址线为1，一旦接收到10位计数器的计数满溢出信号后，就开始从双端口SRAM读取第1行数据，同时系统向SRAM写入第2行数据。

两片SRAM的工作方式是一样的，下面我以ARM处理器和SRAM2为例进行说明。系统将SRAM2分成上下两个半区，假定每半区大小均为16KB，均可存储一行图像数据(本实施例使用的德国Basler公司L304kc工业摄像机1行数据就是16KB)。假定一帧图像数据包括200行，那么第0行图像数据写入0地址开始的SRAM2上半区后，ARM处理器开始从0地址读取数据写入其外扩的SDRAM2，同时系统向SRAM2下半区写入第1行图像数据；当第1行图像数据写入SRAM2的1KB地址开始的下半区后，ARM处理器开始从SRAM2的1KB地址读取数据写入其外扩的SDRAM2，同时系统向SRAM2的0地址开始的上半区写入第2行图像数据。通过这种方法，就可将一帧图像数据存储到ARM和DSP处理器外扩的存储器中，从而系统就可以对一帧图像数据进行相应的处理。也就是说系统两片处理器都需要对一帧图像数据进行处理。

对于棉花图像的偶数行数据，JK触发器输出为0，24位图像数据被写入SRAM，高8位写入0；对于棉花图像的奇数行数据，JK触发器输出为1，24位图像数据被写入SRAM，高8位写入0；因而重复上一步骤即可将整帧图像数据写入ARM和DSP处理器外扩的SDRAM中。

将一帧图像数据写入ARM的SDRAM后，ARM立即通过MAC和PHY芯片将图像数据传递到上位机上显示，操作者根据图像显示质量向ARM处理器发出摄像机参数调整命令；ARM处理器收到上位机命令后，通过摄像机串口发出参数调整命令改变摄像机参数；然后重复上一步骤，直到图像质量满足要求；ARM处理器通过SPI总线和DSP处理器通信，告知DSP处理器每帧图像的行数；当摄像机调整完毕，并且将一帧图像数据写入DSP外扩的SDRAM后，DSP立即执行异纤识别算法，一旦检测出异纤，立即将异纤位置告知51单片机，单片机根据棉花下降速度计算出异纤到达时间，并驱动执行机构清除异纤；DSP处理器继续接收整帧图像数据，识别并清除异纤，直到所有棉花被检测完毕。

系统工作过程如下：

来自工业现场传来的序列化的图像数据，经过反序列化处理将并行的24位图像数据传送给11位双端口SRAM。SRAM被分成了上半存储区和下半存储区。10位计数器对像素时钟进行计数，其10位输出作为SRAM的地址输入A0～A9，计数器满溢出信号作为JK触发器的时钟输入。由于JK触发器工作与反转模式，因而其输出作为SRAM的高位地址线A10。两片双端口SRAM的右端口分别连接至ARM和DSP处理器，这两个处理器以DMA方式不断取出SRAM中的行图像数据组成帧图像数据，并暂存于其外围的SDRAM中。

在初始工作时，ARM处理器直接将帧图像数据通过MAC和PHY芯片传送至上位机，通过工业摄像机的串口改变摄像机参数，完成初始调试，并通过SPI总线将每帧图像的行数传递给DSP处理器；一旦调试完毕，则ARM将只监视系统工作；DSP处理器主要用于执行图像识别算法，其对每帧图像数据进行实时处理，并将异纤位置告知51单片机系统，单片机根据棉花下降速度计算出异纤到达时间，并驱动执行机构清除异纤。

SRAM上下半存储区满后，就会发出满信号给ARM和DSP处理器。在本实用新型的实施例中，在一个帧同步周期中，需要将帧图像数据传送到ARM和DSP处理器。一旦接收到存储区满信号，这两个系统将行图像数据复制到各自的SDRAM中，并组成帧图像数据。在本实用新型的实施例中，在SDRAM中的数据被覆盖之前，DSP处理器已经将所有的数据进行处理，并发出控制命令；ARM处理器通过网络将图像数据传递给上位机。此外，ARM处理器并不需要传输每一帧数据，所以每当ARM传输完一帧数据后，就停止传输数据，直到收到上位机的再次传输信号后，才开始下一次数据传输。

图2是本实用新型的图像数据的实时处理和高速网络传输的实现流程。详述如下：

在步骤201中，初始化ARM和DSP处理器。主要是完成ARM和DSP系统的初始化，其中包含以下变量的初始化：双端口SRAM左端口的初始地址SRAMAddress=0，SDRAM暂存数据的地址SDRAMAddress=initadd。

在步骤202中，摄像机数据经过反序列化处理，得到24位图像数据信号、帧有效信号、行有效信号和像素时钟信号后，51单片机开始搜索帧有效信号的上升沿作为同步信号。

在步骤203中，51单片机判断是否已搜索到同步信号。

如果未收到同步字符，则返回202步骤，51单片机继续搜索同步信号；否则，进入步骤204。

在步骤204中，将接收到的3个字节的点图像数据同时传送至两片SRAM上半区的ADDRESS地址。

初始时，两个SRAM的ADDRESS地址都等于0；取SRAM数据总线中的24位，高8位置0，因而将包括24位点图像数据的32位数据写入0地址。当ADDRESS改变后，数据被写入新的SRAM地址。

在步骤205中，判断一帧数据是否结束。

51单片机需要判断是否一帧数据的传输已经结束，如果没有结束，则10位计数器继续计数，否则停止计数，执行步骤214。

在步骤206中，判断计数器是否结束计数。如果计数结束，那么执行步骤208和步骤209；否则，执行步骤207。

在步骤207中，计数值加1，相当于改变地址变量SRAMAddress，即令SRAMAddress=SRAMAddress+4。这一步用于改变存储点图像数据的SRAM地址。

在步骤208中，ARM和DSP将SRAM地址为0开始的行图像数据复制到各自的SDRAM 。

在步骤209中，将4个字节数据(含24位图像数据)同时传送至两个SRAM下半区的SRAMAddress地址。

初始时，两个SRAM的ADDRESS地址都等于行数据点数；取SRAM数据总线中的24位，其余位置0，因而将4个字节数据(含24位图像数据)写入SRAMAddress地址。当SRAMAddress改变后，数据被写入新的SRAM地址。

在步骤210中，判断一帧数据是否结束。51单片机需要判断是否一帧数据的传输已经结束，如果没有结束，则10位计数器继续计数，否则停止计数，执行步骤214。

在步骤211中，判断计数器是否结束计数。如果计数结束，那么执行步骤204和步骤213；否则，执行步骤212。

在步骤212中，计数值加1，相当于改变地址变量SRAMAddress，即令SRAMAddress=SRAMAddress+4。这一步用于改变存储点图像数据的地址。

在步骤213中，ARM和DSP将SRAM地址为行数据点数开始的行图像数据复制到各自的SDRAM 。

在步骤214中，ARM和DSP判断是调试摄像机还是异纤清除模式。

如果ARM得到调试摄像机命令，则转步骤215和步骤218，否则仅执行步骤218。

在步骤215中，ARM将数据上传至上位机。

上位机主要用来根据接收到的一帧图像数据来调整设备运行参数和监测设备运行状况，因而不需要实时处理每一帧数据，其仅仅根据实际需要，通过抽帧方式传输帧图像数据。

在步骤216中，上位机处理数据，并显示相应结果。

上位机接到ARM系统的一帧图像数据后，进行处理，并根据处理结果发出相应的控制命令。

在步骤217中，根据数据处理结果，通过网络发出摄像机参数调整命令。

上位机接收完数据后，进行处理，如果不满足系统要求，则通过网络改变摄像机参数；如果满足系统要求，则通过网络告知ARM处理器进入异纤清除模式并执行步骤202。

在步骤218中，DSP对接收的一帧数据执行异纤识别算法，如果发现异纤，则告知51单片机位置。

DSP利用帧间时间间隔完成异纤识别算法的计算，并及时将异纤位置告知51单片机。

在步骤219中，51单片机驱动执行装置，清除异纤。51单片机根据异纤位置和棉花下落速度，发出命令，清除异纤。

Claims

1.一种棉花异纤分拣机控制系统，其特征在于，包括：

用于控制驱动装置进行异纤清除功能的单片机；

用于与上位机通讯的ARM处理器，所述ARM处理器依次连接MAC模块、PHY模块与上位机；

所述DSP处理器与ARM处理器均连接有各自的SDRAM；ARM处理器与DSP处理器通讯连接，在初始化时，ARM处理器将每帧图像行数发送给DSP处理器；

用于连接工业数字摄像机的数据传输接口，该数据传输接口连接反序列化处理电路，该反序列化处理电路输出像素时钟信号、图像数据信号、帧有效信号及行有效信号；帧有效信号和行有效信号用于实现ARM处理器、DSP处理器、单片机的同步；

图像数据信号通过数据总线分别连接第一SRAM与第二SRAM，第一SRAM与第二SRAM分别对应连接DSP处理器与RAM处理器；

像素时钟信号连接一个计数器的计数输入端，该计数器的输出端通过地址总线分别连接所述第一SRAM与第二SRAM，计数器的溢出触发信号连接一个触发器的时钟输入端，该触发器的输出端分别连接所述第一SRAM与第二SRAM的高位地址线。

2.根据权利要求1所述的一种棉花异纤分拣机控制系统，其特征在于，所述计数器为10位计数器。

3.根据权利要求2所述的一种棉花异纤分拣机控制系统，其特征在于，所述第一SRAM与第二SRAM均为11位双端口SRAM。

4.根据权利要求3所述的一种棉花异纤分拣机控制系统，其特征在于，图像数据信号为24位图像数据，通过24位数据总线分别连接第一SRAM与第二SRAM的低24位数据线，所述第一SRAM与第二SRAM的高8位数据线接地。

5.根据权利要求4所述的一种棉花异纤分拣机控制系统，其特征在于，所述10位计数器输出通过10位地址总线连接所述第一SRAM与第二SRAM。

6.根据权利要求5所述的一种棉花异纤分拣机控制系统，其特征在于，所述触发器为JK触发器，工作在反转模式。

7.根据权利要求1所述的一种棉花异纤分拣机控制系统，其特征在于，所述DSP处理器与ARM处理器通过SPI总线通讯连接。

8.根据权利要求1所述的一种棉花异纤分拣机控制系统，其特征在于，所述用于连接工业数字摄像机的数据传输接口还连接有LVDS/COMS电平转换电路，该LVDS/COMS电平转换电路连接所述ARM处理器的串行口；从上位机发出的摄像机参数调整命令通过所述ARM处理器、LVDS/COMS电平转换电路、数据传输接口发送到工业数字摄像机。

9.根据权利要求1或8所述的一种棉花异纤分拣机控制系统，其特征在于，所述用于连接工业数字摄像机的数据传输接口为MDR26接口。