CN201985875U - 一种MicroTCA架构同步时钟的分配装置 - Google Patents

Abstract

本实用新型公开一种MicroTCA架构同步时钟的分配装置，包括：至少一个MCH控制器，用于与AMC模块建立通信后，通过背板的第一对差分线向各个AMC模块提供冗余时钟信号；与所述MCH控制器相连的背板；与所述背板相连的至少一个AMC模块，通过所述第一对差分线接收所述MCH控制器提供的冗余时钟信号，并在接收到所述MCH控制器发送的管理信号后，通过所述第二对差分线向所述MCH控制器提供反馈的冗余时钟信号。采用本实用新型，可以极大地简化背板的拓扑电路，减小背板设计难度与厚度，降低成本。另外，本方案MCH控制器不需任何扇出缓冲器，也无需多路选择器，极大简化了发送/接收单元、减小了体积和成本。

Description

一种MicroTCA架构同步时钟的分配装置

技术领域

本实用新型涉及一种时钟配置技术，尤其涉及一种MicroTCA架构同步时钟的分配装置。

背景技术

近年来，电信领域对带宽及信号处理的要求越来越高。但是对目前大多数基于CPCI（Compact Peripheral Component Interconnect）、VME（VersaModule  Eurocard）总线的处理器系统而言，总线带宽已经成为制约系统处理能力的瓶颈。VME64X的总线带宽为320Mb/s，已经不能满足要求高吞吐量、低延迟的系统。随着对系统带宽、总线速度、实时性、系统可靠性、温度范围、散热、及更小空间等方面越来越高的要求，迫切需要一种新的运算架构来满足信号处理的需求。国际PICMG协会在ATCA（Advanced Telecom Computing Architecture）构架的基础上提出了MicroTCA构架。MicroTCA 构架兼容了ATCA的高性能、高带宽、AMC的灵活性，创造了极高集成度的同时，极大地降低了成本，减小了系统空间和规模，无需载板的设计更加方便了AMC模块的使用。从而使其能够很好的满足中低端通信、工业、军事、医疗、多媒体等领域的应用需求。

AMC（Adaptive Modulation and Coding）是MicroTCA的基本功能模块，它与ATCA中的AMC在机械结构、电气特性、接口类型和连接方式等方面都完全兼容。ATCA中的AMC可以直接应用于MicroTCA。用AMC可以实现数据处理（CPU/NPU/DSP/FPGA）、数据存储（CF/HDD/CDR）、数据通信（GbE/10GbE/xDSL/xPON/RF）和数据I/O功能。与CPCI系统的PMC模块（PCI Mezzanine Card）相比，AMC在结构、功能、性能、互连方式和扩展能力等方面都有很大的优势。

MCH（MicroTCA Controller & Hub）是MicroTCA的系统控制、管理和数据交换模块，之前曾被称为虚拟载卡管理器（VCM–Virtual Carrier Manager），即，MicroTCA系统的MCH相当于ATCA系统的交换模块+AMC载卡+机箱管理模块（Fabric+Carrier+ShMC）。每个MCH可以对12个AMC提供数据交换和管理功能，每个系统最多可以有4个MCH通过Update Channel互连，实现多达48个AMC的数据交换和管理。

现有的MicroTCA架构的时钟配置由每个MCH控制器通过点对点方式分发给各个AMC模块，为每个AMC模块提供系统同步的冗余时钟信号，同样，由每个AMC模块通过点对点方式给MCH控制器反馈冗余时钟信号。假如一个MicroTCA架构拥有2个MCH控制器和12个AMC模块，那么从每个MCH控制器分发到各个AMC模块需要两个时钟，每个时钟又分十二路；另外，每个AMC模块又向两个MCH控制器反馈时钟信号，因此背板需提供36个点对点的差分线。

综上所述，现有的MicroTCA架构的时钟配置方式在实际运用中存在如下缺点，首先，背板拓扑复杂，背板厚度高。如上例所述每个MCH控制器均有36对差分线，如此多的差分线无疑会给背板设计带来难度及增加背板厚度。然后，由于目前市场上还没有1：12的单个M-LVDS扇出缓冲器，因此实现1：12扇出需要多片小扇出芯片级联完成，多个扇出缓冲器的使用不仅增加了成本还增大了体积，接收电路亦如此，多个接收器加上多路选择器无疑也增加了成本和体积。最后，由于同一时间只有一个MCH控制器工作，因此同一时间只有一个MCH控制器接收CLK2，所以如上例所述背板为另外一个MCH控制器所配置的差分线都是闲置的，相当于是一种资源的浪费。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种MicroTCA架构同步时钟的分配装置，包括：

至少一个MCH控制器，用于与AMC模块建立通信后，通过背板的第一对差分线向各个AMC模块提供冗余时钟信号，并通过背板的第二对差分线接收一个AMC模块提供的反馈的冗余时钟信号。

与所述MCH控制器相连的背板，包括用于为每路冗余时钟信号的传输配置的一对差分线，还包括用于管理所述冗余时钟信号的传输配置的管理线。

与所述背板相连的至少一个AMC模块，用于与MCH控制器建立通信后，通过所述第一对差分线接收所述MCH控制器提供的冗余时钟信号，并在接收到所述MCH控制器发送的管理信号后，通过背板的所述第二对差分线向所述MCH控制器提供反馈的冗余时钟信号。

实施本实用新型，具有如下有益效果：

采用本实用新型，可以极大地简化背板的拓扑电路，减小背板设计难度与厚度，降低成本。另外，本实用新型MCH控制器不需任何扇出缓冲器，也无需多路选择器，极大简化了发送/接收单元、减小了体积和成本。

附图说明

图1是现有的MicroTCA架构的时钟拓扑示意图；

图2是本实用新型一种MicroTCA架构同步时钟的分配装置的结构示意图；

图3是本实用新型一种MicroTCA架构同步时钟的分配装置的MCH控制器的结构示意图；

图4是本实用新型一种MicroTCA架构同步时钟的分配装置的AMC模块的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。

图1是现有的MicroTCA架构的冗余时钟拓扑示意图。

如图1所示，一个典型的MicroTCA冗余时钟拓扑系统，包括最多12个AMC模块、2个MCH控制器、互连背板等模块。MCH控制器与AMC模块之间的系统同步时钟共有两个，分别为CLK1、CLK2。CLK1和CLK2均为冗余时钟信号，CLK1从MCH控制器发送到各个AMC模块，在发送之前需要使用扇出缓冲器，将CLK1转换为12路时钟信号，分别为CLK1[1]…CLK1[12]，CLK2从AMC模块反馈到MCH控制器，分别为CLK2[1]… CLK2[12]，即每个时钟又分十二路，在MCH接收之前又需要使用多路器，由多路选择器选择一路作为同步时钟参考源；因此每个MCH控制器需要24个时钟发送/接收接口，背板需要36对点对点的差分线。

图2是本实用新型一种MicroTCA架构同步时钟的分配装置的结构示意图，包括：

至少一个MCH控制器1，用于与AMC模块3建立通信后，通过背板2的第一对差分线向各个AMC模块3提供冗余时钟信号，并通过背板2的第二对差分线接收一个AMC模块3提供的反馈的冗余时钟信号。

需要说明的是，当AMC模块3插入MicroTCA系统时，AMC模块3与MCH控制器1建立了通讯。如果所述AMC模块3是第一块插入进来的，激发所述MCH控制器1产生冗余时间信号，称之为第一路冗余时钟信号，并通过背板2传输所述第一路冗余时钟信号。

与所述MCH控制器1相连的背板2，包括用于为每路冗余时钟信号的传输配置的一对差分线，还包括用于管理所述冗余时钟信号的传输配置的管理线。

与所述背板2相连的至少一个AMC模块3，用于与MCH控制器1建立通信后，通过所述第一对差分线接收所述MCH控制器1提供的冗余时钟信号，并在接收到所述MCH控制器1发送的管理信号后，通过背板2的所述第二对差分线向所述MCH控制器1提供反馈的冗余时钟信号。

需要说明的是，当AMC模块3插入MicroTCA系统时，不管所述AMC模块3插入的先后顺序，所有的与所述MCH控制器1建立通信的AMC模块3均通过所述背板2的第一对差分线接收所述MCH控制器1发送的第一路冗余时钟信号。由于共用了背板2中的第一对差分线，所以可以简化背板2的拓扑电路，减小背板2设计难度与厚度。又由于是通过背板2直接将MCH控制器1产生的冗余时钟信号传输给AMC模块3，中间没有扇出器也不需要多路选择器，所以本实用新型技术降低了成本。

优选地，如图2所述，MicroTCA架构同步时钟的分配装置包括MCH1控制器和一个备用的MCH2控制器，以及12个AMC模块3，分别为AMC1至AMC12。

本实用新型采用上述多点连接方式，在基于MicroTCA架构平台上实现同步时钟配置的简便装置。对比图1的点对点连接方法，共需要36对差分线，本实用新型技术的优点显而易见。

图3是本实用新型一种MicroTCA架构同步时钟的分配装置的MCH控制器的结构示意图。

如图3所示MCH控制器1包括：控制单元12和MCH时钟单元。

与所述管理线相连的控制单元12，用于与所述AMC模块3进行通信并发送所述管理信号。

所述控制单元12包括通信单元121和权限设置单元122；所述通信单元121用于与AMC模块3建立通信；与所述通信单元121相连的权限设置单元122，用于建立通信后设置各个AMC模块3的优先级。

所述MCH时钟单元，包括第一时钟发生单元和MCH主发送/接收单元。

所述第一时钟发生单元，用于产生冗余时钟信号；所述MCH主发送/接收单元包括MCH主发送单元132和MCH主接收单元133。

所述MCH主发送单元132与所述第一时钟发生单元相连，用于在所述MCH控制器1和所述AMC模块3建立通信后，通过所述背板2的第一对差分线传输所述时钟发生单元产生的第一路冗余时钟信号。

所述MCH主接收单元133与所述第一时钟发生单元相连，用于在所述MCH控制器1和所述AMC模块3建立通信后，通过所述背板2的第二对差分线接收第一路反馈的冗余时钟信号。

如前所述，MCH控制器1产生第一路冗余时钟信号，所述冗余时钟信号无需扇出缓冲器扇出多路信号，而是直接通过所述背板2的第一对差分线将此冗余时钟信号传输到各个AMC模块3，所有的AMC模块3也通过所述背板2的第一对差分线接收所述冗余时钟信号。

如图3所示的MCH时钟单元还包括：MCH备发送/接收单元。

所述MCH备发送/接收单元包括MCH别发送单元134和MCH别接收单元135。

所述MCH别发送单元134与所述第一时钟发生单元相连，用于所述MCH主发送单元132发生故障后，通过所述背板2的第三对差分线传输所述第一时钟发生单元产生的第二路冗余时钟信号。

所述MCH别接收单元135与所述第一时钟发生单元相连，用于所述MCH主接收单元133发生故障后，通过所述背板2的第四对差分线接收第二路反馈的冗余时钟信号。

需要说明的是，当所述MCH控制器1的所述第一路冗余时钟信号的发送端口出现故障，或者所述AMC模块3的该信号的接收端口出现故障时，所述第一路冗余时钟信号的传输就会发生故障。此时，MCH控制器1通过内部的控制单元12检测出时钟信号无法正常配置，MCH控制器1便通过所述背板2的第三对差分线传输第二路冗余时钟信号。所述第二路冗余时钟信号，是通过MCH控制器1备用的一个正常工作的发送端口进行发送，通过第三对差分线进行时钟信号的传输。

需要说明的是，所有的AMC模块3均通过另外一个备用的正常工作的接收端口进行信号接收的，从所述第三对差分线获取所述第二路冗余时钟信号，从而实现了板内冗余保护。

所述MCH时钟单元包括：预设数N个MCH发送单元和预设数M个MCH接收单元，其中N≥2,M≥2。

优选地，如图3所示的MCH时钟单元包括一组MCH主发送/接收单元和一组MCH备发送/接收单元。

需要说明的是，当MCH控制器1与AMC模块3建立通信后，用于配置冗余时钟的信号包括所述第一路冗余时钟信号和所述的第二路冗余时钟信号。为了增强系统的性能，可以允许系统增加多路冗余时钟信号，预设可供所述MCH控制器1选择进行传输的冗余时钟信号共有N路，其中N≥2。即除了上述两路冗余时钟信号之外，系统还配置了第k路冗余时钟信号，相应地，每一路冗余时钟信号的传输都有一对差分线与其相对应，定义第k路冗余时钟信号对应所述背板的第（2k－1）对差分线，所述第k路冗余时钟信号可以在所述第二路冗余时钟信号发生故障时，作为备份传输的冗余时钟信号。也可以用于传输不同于所述第一路或所述第二路时钟信号的独立的一路冗余时钟信号。

如图3所示的控制单元12还包括：

异常处理单元123，用于当提供所述反馈的冗余时钟信号的所述AMC模块3拨出或故障时，在其余仍与其通信的AMC模块3中选择优先级最高的AMC模块3提供所述M路中的其中一路反馈的冗余时钟信号。

所述异常处理单元123还用于当所述其余仍与其通信的AMC模块3提供所述反馈的冗余时钟信号，但所述MCH控制器1接收不到所述反馈的冗余时钟信号时，切换到备用的一个MCH控制器1进行时钟配置的工作。

图4是本实用新型一种MicroTCA架构同步时钟的分配装置的AMC模块的结构示意图。

所述AMC模块3包括：驱动单元31和AMC时钟单元32；

所述驱动单元31，与所述管理线相连，用于接收所述控制单元12发送的所述管理信号，并接受所述控制单元12的管理。

所述AMC时钟单元32，包括第二时钟发生单元321和AMC主接收/发送单元。

所述第二时钟发生单元321，用于产生冗余时钟信号；所述AMC主接收/发送单元包括AMC主接收单元322和AMC主发送单元323。

所述AMC主接收单元322与所述第二时钟发生单元321相连，用于所述MCH控制器1和所述AMC模块3建立通信后，通过所述背板2的第一对差分线接收第一路冗余时钟信号。

所述AMC主发送单元323与所述第二时钟发生单元321相连，用于所述MCH控制器1和所述AMC模块3建立通信后，通过所述背板2的第二对差分线传输所述时钟发生单元产生的第一路反馈的冗余时钟信号。

需要说明的是，MCH控制器1与AMC模块3建立通信后，MCH控制器1内部的控制单元12会根据信号的质量为每个与其建立通信的AMC模块3配置一个优先级。

当所述MCH控制器1自身的时钟发生紊乱的时候，MCH控制器1需要AMC模块3提供冗余时钟信号来恢复自身的时钟，此时，MCH控制器1内部的控制单元12根据优先级的高低，选择一个优先级最高的AMC模块3提供需要的冗余时钟信号，并向被选择的所述AMC模块3发送激发信号。

所述AMC模块3接收到MCH控制器1发送的所述激发信号后，AMC模块3产生冗余时钟信号，并通过所述背板2的第二对差分线传输第一路反馈的冗余时钟信号。由于只有被选择的一个AMC模块3才发送该冗余时钟信号，不会产生信号冲突的问题。

所述MCH控制器1通过背板2的第二对差分线接收所述冗余时钟信号。所述背板2中的差分线采用多点连接方式，即无论被选择的是哪一个AMC模块3，其所产生的所述第一路反馈的冗余时钟信号均通过所述第二对差分线进行传输。

如图4所示的AMC时钟单元32还包括：AMC备接收/发送单元。

所述AMC备接收/发送单元包括AMC备接收单元324和AMC备发送单元325。

所述AMC备接收单元324与所述第二时钟发生单元321相连，用于所述AMC主接收单元322发生故障后，通过所述背板2的第三对差分线接收第二路冗余时钟信号。

所述AMC备发送单元325与所述第二时钟发生单元321相连，用于所述AMC主发送单元323发生故障后，通过所述背板2的第四对差分线传输所述时钟发生单元产生的第二路反馈的冗余时钟信号。

需要说明的是，与上述第一路冗余时钟信号发生故障的情况类似，当所述AMC模块3的该信号的发送端口出现故障，或者所述MCH控制器1的所述第一路反馈的冗余时钟信号的接收端口出现故障时，所述第一路反馈的冗余时钟信号的传输就会发生故障。此时，MCH控制器1通过内部的控制单元12检测出时钟信号无法正常配置，MCH控制器1发送激发信号到所述AMC模块3，所述AMC模块3通过变换发送端口和背板2的差分线传输第二路反馈的冗余时钟信号，具体地，通过第四对差分线传输所述第二路反馈的冗余时钟信号。

同样地，MCH控制器1也变换接收端口，通过所述第四对差分线接收所述第二路反馈的冗余时钟信号。从而，AMC模块3向MCH控制器1反馈的冗余时钟信号也实现了板内冗余保护。

所述AMC时钟单元32包括：预设数N个AMC接收单元和预设数M个AMC发送单元，其中N≥2且M≥2。

优选地，如图4所示的AMC时钟单元32包括一组AMC主接收/发送单元和一组AMC备接收/发送单元。

需要说明的是，当MCH控制器1与AMC模块3建立通信后，用于配置反馈的冗余时钟的信号包括所述第一路反馈的冗余时钟信号和所述的第二路反馈的冗余时钟信号。为了增强系统的性能，可以允许系统增加多路反馈的冗余时钟信号，预设可供所述AMC模块3选择进行传输的反馈的冗余时钟信号共有M路，其中M≥2。即除了上述两路反馈的冗余时钟信号之外，系统还配置了第k路反馈的冗余时钟信号，相应地，每一路冗余时钟信号的传输都有一对差分线与其相对应，定义第k路反馈的冗余时钟信号对应所述背板的第（2k）对差分线，所述第k路反馈的冗余时钟信号可以在所述第二路反馈的冗余时钟信号发生故障时，作为备份传输的反馈的冗余时钟信号。也可以用于传输不同于所述第一路反馈的或所述第二路反馈的时钟信号的独立的一路反馈的冗余时钟信号。

当所述提供所述反馈的冗余时钟信号的所述AMC模块3拨出或故障时，MCH控制器1在其余仍与其通信的AMC模块3中选择优先级最高的AMC模块3提供所述M路中的其中一路反馈的冗余时钟信号。

需要说明的是，上述在同一个优先级最高的AMC模块3内变换冗余时钟信号的方式，实现了板内冗余保护。但当所述提供冗余时钟信号的所述AMC模块3拨出或故障时，即使MCH控制器1选择了它的第二路冗余时钟信号，所述MCH控制器1仍然无法正常接收。此时需要系统提供板间冗余保护，即MCH控制器1在其余仍与所述MCH控制器1建立通信的AMC模块3中选择优先级最高的AMC模块3提供所述冗余时钟信号。

同理， MCH控制器1内部的控制单元12在仍与其进行通信的AMC模块3中，根据优先级的高低，选择一个优先级最高的AMC模块3提供需要的冗余时钟信号，并向被选择的所述AMC模块3发送激发信号。

所述AMC模块3通过所述背板2的所述第(2k)对差分线传输所述第k路反馈的冗余时钟信号。

需要说明的是，所述AMC模块3接收到MCH控制器1发送的所述激发信号后，AMC模块3产生冗余时钟信号，所述AMC模块3通过所述背板2的所述第(2k)对差分线传输所述第k路反馈的冗余时钟信号，例如，可以通过所述背板2的第二对差分线传输第一路反馈的冗余时钟信号。同理，当所述第一路反馈的冗余时钟信号发生故障时，可以通过所述第四对差分线传输所述第二路反馈的冗余时钟信号。

所述MCH控制器1通过所述第(2k)对差分线接收所述第k路反馈的冗余时钟信号。

同理，不管选择哪一个AMC模块3提供所述冗余时钟信号，所述AMC模块3发送的冗余时钟信号均通过所述背板2的第(2k)对差分线，例如所述第二对差分线或所述第四对差分线，进行信号传输，从而简化背板2的拓扑电路，减小背板2设计难度与厚度。又由于是通过背板2直接将AMC模块3产生的冗余时钟信号传输给MCH控制器1，中间没有扇出器也不需要多路选择器，所以本实用新型技术降低了成本。

当所述其余仍与其通信的AMC模块3提供所述反馈的冗余时钟信号，但所述MCH控制器1接收不到所述反馈的冗余时钟信号时，切换到备用的一个MCH控制器1进行时钟配置的工作。

需要说明的是，假如存在多个与所述MCH控制器1建立通信的AMC模块3，当第一AMC模块3发生故障便选择第二AMC模块3，当第二AMC模块3也发生故障便选择第三AMC模块3，如此类推…但是，当切换选择所有的AMC模块3仍无法使所述反馈的冗余时钟信号正常工作，此时，可以推定AMC模块3的时钟信号发生端口不一定出问题，可能是正在工作的MCH控制器1的接收端口发生故障了，故切换到备用的MCH控制器1，使所述备用的一个MCH控制器1进行时钟配置的工作，接收所述AMC模块3的反馈的冗余时钟信号，和向所述AMC模块3发送冗余时钟信号。

以上所述的本实用新型实施方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。

Claims (8)

1.一种MicroTCA架构同步时钟的分配装置，其特征在于，包括：

至少一个MCH控制器，用于与AMC模块建立通信后，通过背板的第一对差分线向各个AMC模块提供冗余时钟信号，并通过背板的第二对差分线接收一个AMC模块提供的反馈的冗余时钟信号；

与所述MCH控制器相连的背板，包括用于为每路冗余时钟信号的传输配置的一对差分线，还包括用于管理所述冗余时钟信号的传输配置的管理线；

与所述背板相连的至少一个AMC模块，用于与MCH控制器建立通信后，通过所述第一对差分线接收所述MCH控制器提供的冗余时钟信号，并在接收到所述MCH控制器发送的管理信号后，通过所述第二对差分线向所述MCH控制器提供反馈的冗余时钟信号。

2.如权利要求1所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述MCH控制器包括：控制单元和MCH时钟单元；

与所述管理线相连的控制单元，用于与所述AMC模块进行通信并发送管理信号；

所述控制单元包括通信单元和权限控制单元；所述通信单元用于与AMC模块建立通信；与所述通信单元相连的权限设置单元，用于建立通信后设置各个AMC模块的优先级；

所述MCH时钟单元，包括第一时钟发生单元和MCH主发送/接收单元；

所述第一时钟发生单元，用于产生冗余时钟信号；所述MCH主发送/接收单元包括MCH主发送单元和MCH主接收单元；

所述MCH主发送单元与所述第一时钟发生单元相连，用于在所述MCH控制器和所述AMC模块建立通信后，通过所述背板的第一对差分线传输所述时钟发生单元产生的第一路冗余时钟信号；

所述MCH主接收单元与所述第一时钟发生单元相连，用于在所述MCH控制器和所述AMC模块建立通信后，通过所述背板的第二对差分线接收第一路反馈的冗余时钟信号。

3.如权利要求2所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述MCH时钟单元还包括：MCH备发送/接收单元；

所述MCH备发送/接收单元包括MCH备发送单元和MCH备接收单元；

所述MCH备发送单元与所述第一时钟发生单元相连，用于所述MCH主发送单元发生故障后，通过所述背板的第三对差分线传输所述第一时钟发生单元产生的第二路冗余时钟信号；

所述MCH备接收单元与所述第一时钟发生单元相连，用于所述MCH主接收单元发生故障后，通过所述背板的第四对差分线接收第二路反馈的冗余时钟信号。

4.根据权利要求2或3所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述MCH时钟单元包括：预设数N个MCH发送单元和预设数M个MCH接收单元，其中N≥2,M≥2。

5.如权利要求1所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述AMC模块包括：驱动单元和AMC时钟单元；

所述驱动单元，与所述管理线相连，用于接收所述控制单元发送的所述管理信号，并接受所述控制单元的管理；

所述AMC时钟单元，包括第二时钟发生单元和AMC主接收/发送单元；

所述第二时钟发生单元，用于产生冗余时钟信号；所述AMC主接收/发送单元包括AMC主接收单元和AMC主发送单元；

所述AMC主接收单元与所述第二时钟发生单元相连，用于所述MCH控制器和所述AMC模块建立通信后，通过所述背板的第一对差分线接收第一路冗余时钟信号；

所述AMC主发送单元与所述第二时钟发生单元相连，用于所述MCH控制器和所述AMC模块建立通信后，通过所述背板的第二对差分线传输所述时钟发生单元产生的第一路反馈的冗余时钟信号。

6.如权利要求5所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述AMC时钟单元还包括：AMC备接收/发送单元；

所述AMC备接收/发送单元包括AMC备接收单元和AMC备发送单元；

所述AMC备接收单元与所述第二时钟发生单元相连，用于所述AMC主接收单元发生故障后，通过所述背板的第三对差分线接收第二路冗余时钟信号；

所述AMC备发送单元与所述第二时钟发生单元相连，用于所述AMC主发送单元发生故障后，通过所述背板的第四对差分线传输所述时钟发生单元产生的第二路反馈的冗余时钟信号。

7.根据权利要求6所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述AMC时钟单元包括：预设数N个AMC接收单元和预设数M个AMC发送单元，其中N≥2,M≥2。

8.根据权利要求2或7所述的MicroTCA架构同步时钟的分配装置，其特征在于，所述控制单元还包括：

异常处理单元，用于当提供所述反馈的冗余时钟信号的所述AMC模块拨出或故障时，在其余仍与其通信的AMC模块中选择优先级最高的AMC模块提供所述M路中的其中一路反馈的冗余时钟信号； 

所述异常处理单元还用于当所述其余仍与其通信的AMC模块提供所述反馈的冗余时钟信号，但所述MCH控制器接收不到所述反馈的冗余时钟信号时，切换到备用的一个MCH控制器进行时钟配置的工作。

Images