CN201956979U

CN201956979U - 可编程增益放大器电路

Info

Publication number: CN201956979U
Application number: CN2010206920527U
Authority: CN
Inventors: 吕长志; 彭振宇; 齐浩淳; 佘烁杰; 刘庆; 刘书萌; 郭敏; 杨娟; 王任卿
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2010-12-30
Filing date: 2010-12-30
Publication date: 2011-08-31
Anticipated expiration: 2020-12-30

Abstract

本实用新型提出了具有复位功能的可编程增益放大器，包括：运放单元组，用于对输入信号进行放大或缩小；电阻网络单元，与所述运放单元组的输出端连接，通过所述电阻网络单元的等效电阻比值来调节所述输入信号放大或缩小的倍数；以及开关组单元，连接于所述运放单元组和电阻网络单元之间，根据开关组单元的输入控制端的控制信号来选择可编程增益放电路的工作状态，并调节所述电阻网络单元中的等效电阻比值。本实用新型的可编程增益放大器电路简单易行、支持多种工作模式且极低功耗。

Description

可编程增益放大器电路

技术领域

本实用新型涉及一种信号处理产生电路，尤其涉及一种可编程增益放大器电路。

背景技术

随着计算机的应用，为了减少硬件设备，可以使用可编程增益放大（PGA:Promgrammable Gain Amplifier)。它是一种通用性很强的放大器，其放大倍数可以根据需要用程序进行控制。采用这种放大器，可通过程序调节放大倍数，使A/D转换器满量程信号达到均一化，因而大大提高测量精度。

现有技术中有一些的PGA设计电路，都是基于通过模拟开关来改变反馈电阻大小从而控制运放增益。现在PGA设计电路增益的改变方式单一，PGA电路要么实现全是信号放大增益，或者是信号缩小增益。其电路设计复杂，且极大地消耗了功耗。

发明内容

本实用新型的目的在于针对上述PGA电路设计复杂且增益调节模式单一的问题，提供一种能够简单易行、支持多种工作模式且极低功耗的可编程增益放大器电路。

为了达到上述目的，本实用新型提供了一种可编程增益放大器电路，包括：运放单元组，用于对输入信号进行放大或缩小；电阻网络单元，与所述运放单元组的输出端连接，通过所述电阻网络单元的等效电阻比值来调节所述输入信号放大或缩小的倍数；以及开关组单元，连接于所述运放单元组和电阻网络单元之间，并具有选择所述运放单元组放大或缩小和调节所述电阻网络单元中的等效电阻比值的输入控制端。

本实用新型所述的可编程增益放大器PGA电路，其中所述开关组单元的输入控制端包括复位控制端。复位控制端的控制信号的优先级较其它开关组单元的输入控制信号优先级高。PGA电路开始上电时，可编程增益放大器PGA电路的输出端的信号是个未定态（X），此时若复位信号有效，将PGA电路的输出端进行复位，此时输出端输出电压为直流电压（BOT）。

本实用新型所述的可编程增益放大器PGA电路，其中所述运放单元组由比较器单元I0、I2、I7组成；所述开关组单元由开关单元I3、I4、I5构成的开关阵列，二选一开关单元I6、I8，二选二开关单元I1组成；电阻网络由电阻R00、R01、R02、R03组成。其中，比较器单元I0的正向输入端接信号输入，负向输入端与二选二开关单元I1的一输出端SP1联接，比较器单元I0输出端与二选二开关单元I1的一输入端SN1、电阻网络中电阻R00的一端连接。二选二开关单元I1的另一输入端SN2与开关组中开关单元I3、I4、I5中的输入端SP连接，二选二开关单元I1的另一输出端SP2连接比较器单元I2的正向输入端；二选二开关单元I1 的两个控制端连接外部控制信号CTR00、CTR01。开关组中开关阵列I3、I4、I5的控制信号输入分别连接来自外部的输入控制信号CTR1、CTR2、CTR3。开关单元I3 的输入端SN连接电阻R00的下端点、电阻R01的上端点。开关单元I4 的输入端SN连接电阻R01的下端点、电阻R02的上端点。开关单元I5 的输入端SN连接电阻R02的下端点、电阻R03的上端点。电阻R03的下端点直接与直流偏置电平BOT相连接。比较器单元I2的负向输出端与其输出端，以及二选一开关单元I6的一输入端SN1连接。二选一开关单元I6的输入信号控制端CTL连接外部的输入控制电平，二选一开关单元I6的另一输入端SN2与电路的直流偏置电平BOT 连接起来；二选一开关单元I6的两个输出端连接在一起作为比较器单元I7的正向输入信号。二选一开关单元I8的输入控制端CTL作为复位控制端接外部输入控制信号reset；二选一开关单元I8的一输入端SN1联接比较器单元I7的负向输入，其另一输入端SN2连接直流偏置电平BOT；二选一开关单元的两个输出端与比较器的单元I7的输出连接在一起。

本实用新型所述的可编程增益放大器PGA电路，其中所述开关单元包括反相器单元I0、NMOS管单元M0、PMOS管单元M1。其中，NMOS管单元M0的栅端、反相器单元I0的输入端VI与输入控制端CTL连接；反相器单元I0的输出端VO与PMOS管单元M1的栅端连接；NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP联接；NMOS管单元M0的衬底与电路的最低电平gnd!连接；PMOS管单元M1的衬底与电路的最高电平vdd!连接。此电路实现的是开关功能：当输入控制端CTL为“1”时，数据从数据输入端SN传送到数据输出端SP，即完成开关开启功能。当输入控制端CTL为“0”时，此时数据输出端SP没有数据输出，即完成开关断开功能。

本实用新型所述的可编程增益放大器PGA电路，其中所述二选一开关单元包括反相器单元I0、NMOS管单元M0、M2、PMOS管单元M1、M3。其中，NMOS管单元M0的栅端、PMOS管单元M3的栅端、反相器的输入端VI与输入控制端CTL连接；反相器单元I0的输出端VO与PMOS管单元M1、NMOS管单元M2的栅端连接；NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN1联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP1联接；NMOS管单元M0的衬底与电路的最低电平gnd!连接；PMOS管单元M1衬底与电路的最高电平vdd!连接；NMOS管单元M2的源端、PMOS管单元M3的漏端与数据输入端SN2联接；NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP2联接；PMOS管单元M2的衬底与电路的最低电平gnd!连接；PMOS管单元M3的衬底与电路的最高电平vdd!连接。此电路实现的是二选一开关功能：当输入控制端CTL为“1”时，数据从数据输入端SN1传送到数据输出端SP1，此时SP1=SN1。当输入控制端CTL为“0”时，数据从数据输入端SN2传送到数据输出端SP2，此时SP2=SN2。

本实用新型所述的可编程增益放大器PGA电路，其中所述二选二开关单元包括反相器单元I0、I1，NMOS管单元M0、M2、M6、M7，PMOS管单元M1、M3、M4、M5。其中，NMOS管单元M0、PMOS管单元M3的栅端、反相器单元I0的输入端VI连接；反相器单元I0的输出端VO与PMOS管单元M1、NMOS管单元M2的栅端与输入控制端CTL1连接；NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN1联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP1联接；NMOS管单元M0的衬底与电路的最低电平gnd!连接；PMOS管单元M1的衬底与电路的最高电平vdd!连接；NMOS管单元M2的源端、PMOS管单元M3的漏端与数据输入端SN2联接；NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP1联接；NMOS管单元M2的衬底与电路的最低电平gnd!连接；PMOS管单元M3的衬底与电路的最高电平vdd!连接；PMOS管单元M5的栅端、NMOS管单元M6的栅端、反相器单元I1的输入端VI与输入控制端CTL2连接；反相器单元I1的输出端VO与NMOS管单元M4的栅端、PMOS管单元M7的栅端连接；NMOS管单元M6的源端、PMOS管单元M4的漏端与数据输入端SN1联接；NMOS管单元M6的漏端、PMOS管单元M4的源端与数据输出端SP2联接；NMOS管单元M6的衬底与电路的最低电平gnd!连接；PMOS管单元M4的衬底与电路的最高电平vdd!连接；NMOS管单元M7的源端、PMOS管单元M5的漏端与数据输入端SN2联接；NMOS管单元M7的漏端、PMOS管单元M5的源端与数据输出端SP2联接；NMOS管单元M7的衬底与电路的最低电平gnd!连接；PMOS管单元M5的衬底与电路的最高电平vdd!连接。此电路实现的功能是二选二的开关功能：当输入控制端CTL1为“1”、输入控制端CTL2为“0”时，数据从数据输入端SN1传送到数据输出端SP1、从数据输入端SN2传送到数据输出端SP2，此时SP1=SN1、SP2=SN2。当输入控制端CTL1为“0”、输入控制端CTL2为“1”时，数据从数据输入端SN2传送到数据输出端SP1、从数据输入端SN1传送到数据输出端SP2，此时SP1=SN2、SP2=SN1。

通过上述技术方案可知，本实用新型的有益效果为：本实用新型的PGA电路可通过选择开关组的输入控制信号，来选择PGA电路工作模式以及信号处理增益的放大或缩小倍数。因而根据不同的实际情况选择不同的开关组输入控制信号，即可获得PGA电路不同的处理信号能力。并且具有复位功能，可避免放大倍数的干扰。本实用新型提供的PGA电路已应用到一款音频处理芯片中，且获得较好信号处理能力。

附图说明

图1为本实用新型可编程增益放大器PGA电路的结构图；

图2为本实用新型可编程增益放大器PGA一实施例的电路示意图；

图3为本实用新型可编程增益放大器PGA一实施例中开关单元的电路图和符号图；

图4为本实用新型可编程增益放大器PGA一实施例中二选一开关单元的电路图和符号图；

图5为本实用新型可编程增益放大器PGA一实施例中二选一开关单元的电路图和符号图；

图6为本实用新型可编程增益放大器PGA 工作在增益放大模式的电路简图；

图7为本实用新型可编程增益放大器PGA 工作在增益放大模式的电路仿真时序（CTR3=4.5v）；

图8为本实用新型可编程增益放大器PGA 工作在增益缩小模式的电路简图；

图9为本实用新型可编程增益放大器PGA 工作在增益缩小模式的电路仿真时序（CTR3=4.5v）。

具体实施方式

下面参照附图结合实施例对本实用新型进行进一步详细说明。

参见图1，其为本实用新型可编程增益放大器PGA电路的结构图。

参见图2，其为本实用新型可编程增益放大器PGA一实施例的电路示意图。在本实施实例中，可编程增益放大器PGA由运放单元组（比较器单元I0、I2、I7组成）、开关组单元（二选二开关单元I1，开关单元I3、I4、I5，二选一开关单元I6、I8组成）、电阻网络（电阻R00、R01、R02、R03组成）组成。比较器单元I0的正向输入端接信号输入（VIN），负向输入端与二选二开关单元I1的一数据输出端SP1联接，比较器单元I0输出端与二选二开关单元I1的一数据输入端SN1 、电阻网络中电阻R00的一端连接。二选二开关单元I1的另一数据输入端SN2与开关组中开关单元I3、I4、I5中的数据输入端SP连接，二选二开关单元I1的另一数据输出端SP2连接比较器单元I2的正向输入端。二选二开关单元I1 的两个控制端连接外部控制信号CTR00、CTR01。开关组中开关单元I3、I4、I5的控制信号输入分别连接来自外部的输入控制信号CTR1、CTR2、CTR3。开关单元I3 的数据输入端SN连接电阻R00的下端点、电阻R01的上端点。开关单元I4 的数据输入端SN连接电阻R01的下端点、电阻R02的上端点。开关I5 单元的数据输入端SN连接电阻R02的下端点、电阻R03的上端点。电阻R03的下端点直接与直流偏置电平BOT相连接。比较器单元I2的负向输出端与其输出端，以及二选一开关单元I6的一数据输入端SN1连接。二选一开关单元I6的输入信号控制端CTL连接外部的输入控制电平，另一输入端与电路的直流偏置电平BOT 连接起来。其两输出端连接在一起作为比较器单元I7的正向输入信号。二选一开关单元I8的输入控制端CTL接外部输入控制信号reset，数据输入端SN1联接比较器单元I7的负向输入，另一输入端连接直流偏置电平BOT。二选一开关单元I8 的两个输出端与比较器单元I7的输出连接在一起。

参见图3，其为本实用新型可编程增益放大器一实施例中开关单元的电路图和符号图，包括反相器单元I0、NMOS管单元M0、PMOS管单元M1。输入控制端CTL与NMOS管单元M0的栅端、反相器单元I0的输入端VI连接。反相器单元I0的输出端VO与PMOS管单元M1的栅端连接。NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP联接。NMOS管单元M0的衬底与电路的最低电平（gnd!）连接。PMOS管单元M1的衬底与电路的最高电平（vdd!）连接。其电路实现的开关功能。当输入控制端CTL为“1”（CTL=4.5V）时，数据从输入端SN传送到输出端SP，即开关A完成开启。输入控制端CTL为“0”时，此时没有数据输出。

参见图4，其为本实用新型可编程增益放大器PGA一实施例中二选一开关单元的电路图和符号图，包括反相器单元I0，NMOS管单元M0、M2，PMOS管单元M1、M3。输入控制端CTL与NMOS管单元M0、PMOS管单元M3的栅端、反相器单元I0的输入端（VI）连接。反相器单元I0的输出端（VO）与PMOS管单元M1、NMOS管单元M2的栅端连接。NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN1联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP1联接。NMOS管单元M0的衬底与电路的最低电平（gnd!）连接。PMOS管单元M1衬底与电路的最高电平（vdd!）连接。NMOS管单元M2的源端、PMOS管单元M3的漏端与数据输入端SN2联接；NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP2联接。NMOS管单元M2的衬底与电路的最低电平（gnd!）连接。PMOS管单元M3衬底与电路的最高电平（vdd!）连接。其电路实现的功能是二选一的功能。当输入控制端CTL为“1”（CTL=4.5V）时，数据从数据输入端SN1传送到数据输出端SP1，此时SP1=SN1。输入控制端CTL为“0”时，此时没有数据输出。当输入控制端CTL为“0”（CTL=0V）时，数据从数据输入端SN2传送到数据输出端SP2，此时SP2=SN2，SP1端没有数据输出。

参见图5，其为本实用新型可编程增益放大器PGA一实施例中二选二开关单元的电路图和符号图，包括反相器单元I0、I2，NMOS管单元M0、M2、M6、M7，PMOS管单元M1、M3、M4、M5。输入控制端CTL1与NMOS管单元M0、PMOS管单元M3的栅端、反相器I0输入端（VI）连接。反相器I0的输出端（VO）与PMOS管单元M1、NMOS管单元M2的栅端连接。NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN1联接；NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP1联接。NMOS管单元M0的衬底与电路的最低电平（gnd!）连接。PMOS管单元M1衬底与电路的最高电平（vdd!）连接。NMOS管单元M2的源端、PMOS管单元M3的漏端与数据输入端SN2联接；NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP1联接。NMOS管单元M2的衬底与电路的最低电平（gnd!）连接。PMOS管单元M3M3衬底与电路的最高电平（vdd!）连接。输入控制端CTL2与PMOS管单元M5、NMOS管单元M6的栅端、反相器I1的输入端（VI）连接。反相器I1的输出端（VO）与PMOS管单元M4、NMOS管单元M7的栅端连接。NMOS管单元M6的源端、PMOS管单元M4的漏端与数据输入端SN1联接；NMOS管单元M6的漏端、PMOS管单元M4的源端与数据输出端SP2联接。NMOS管单元M6的衬底与电路的最低电平（gnd!）连接。PMOS管单元M4衬底与电路的最高电平（vdd!）连接。NMOS管单元M7的源端、PMOS管单元M5的漏端与数据输入端SN2联接；NMOS管单元M7的漏端、PMOS管单元M5的源端与数据输出端SP2联接。NMOS管单元M7的衬底与电路的最低电平（gnd!）连接。NMOS管单元M5衬底与电路的最高电平（vdd!）连接。其电路实现的功能是二选二的功能。当输入控制端CTL1为“1”（CTL1=4.5V）、CTL2为“0”（CTL2=0V）时，数据从数据输入端SN1传送到数据输出端SP1、数据输入端SN2传送到数据输出端SP2，此时SP1=SN1、SP2=SN2。当输入控制端CTL1为“0”（CTL1=0V）、CTL2为“1”（CTL2=4.5V）时，相应的数据从数据输入端SN2传送到数据输出端SP1、从数据输入端SN1传送到数据输出端SP2，此时SP1=SN2、SP2=SN1。

本实用新型该实施例的复位功能的可编程增益放大器PGA工作原理：

（1）当PGA电路工作于复位模式下时，参考图2、图4，PGA输出级放大器的输入均联接二选一的开关。此时输入端reset“0”有效时，此级放大器的输入和输出端联接在直流电位BOT（Vbot= 1V）。此时比较器没有信号输入，即完成输出端的复位。

（2）当PGA 电路工作于信号放大模式下时，参见图2、图5此时CTR00为“0”（CTL1=0V）、CTR01为“1” （CTL2=4.5V）时，此时SP1=SN2、SP2=SN1，PGA 电路工作在放大模式下。电路可以进一步的简化，参见图6。图中二选二开关以及PGA中最后复位级比较器被省略。通过给定开关组中开关A的输入信号，可以选择不同的R0与R1的比值。设计的放大器增益为64.91dB ，此时与开关联接R1端的电压与输入电压相等。再通过电阻网络的放大，最后输出端（VOUT）获得放大增益的信号。图7是CTR3=4.5时电路输入和输出端的波形以及PGA的电路增益6dB。需值得说明的是图6中R0、R1是图1中R00、R01、R02、R03的组合。

（3）当PGA 电路工作于信号缩小模式下时，参见图2、图5此时CTR00为“1”（CTL1=4.5V）、CTR01为“0” （CTL2=0V）时，此时SP1=SN1、SP2=SN2，PGA 电路工作在信号缩小模式下。电路可以进一步的简化，参见图8。图中二选二开关以及PGA中最后复位级比较器被省略。通过给定开关组中开关A的输入信号，可以选择不同的R0与R1的比值。设计的放大器增益为64.91dB ，此时与开关联接R1端的电压与输入电压相等。再通过电阻网络的放大，最后输出端（VOUT）获得缩小增益的信号。图9是CTR3=4.5时电路输入和输出端的波形以及PGA的电路增益-6dB。需值得说明的是图6中R0、R1是图2中电阻R00、R01、R02、R03的组合。

本实用新型仅仅对输入信号实现了-6dB- +6dB的增益变化范围，参见表1。为了获得比较完整的增益变化范围，可以调整电阻网络中各电阻比值，获得更大的增益变化幅度。此处R00的阻值为210K，R01的阻值为160K，R02的阻值为130K，R03的阻值为500K。

表1为为本实用新型可编程增益放大器的增益与各控制开关的关系的对应表。

表1

Gain	CTR1	CT2	CTR3	CTR00	CTR01
						+2dB	1	0	0	0	1
+4dB	0	1	0	0	1
						+6dB	0	0	1	0	1
-2dB	1	0	0	1	0
						-4dB	0	1	0	1	0
-6dB	0	0	1	1	0

以上所述仅为本实用新型的较佳实施例，非局限本实用新型的保护范围，凡运用本实用新型说明书及附图内容所做的等同结构变化，均包含于本实用新型的保护范围内。

Claims

1.一种可编程增益放大器PGA电路，其特征在于，包括：

运放单元组，对输入信号进行放大或缩小；

电阻网络单元，与所述运放单元组的输出端连接，通过所述电阻网络单元的等效电阻比值来调节所述输入信号放大或缩小的倍数；

以及开关组单元，连接于所述运放单元组和电阻网络单元之间，并具有选择所述运放单元组放大或缩小和调节所述电阻网络单元中的等效电阻比值的输入控制端。

2.根据权利要求1所述的可编程增益放大器PGA电路，其特征在于，所述开关组单元的输入控制端包括复位控制端。

3. 根据权利要求2所述的可编程增益放大器PGA电路，其特征在于，所述运放单元组由比较器单元I0、I2、I7组成；所述开关组单元由开关单元I3、I4、I5构成的开关阵列，二选一开关单元I6、I8，二选二开关单元I1组成；电阻网络由电阻R00、R01、R02、R03组成；其中，

比较器单元I0的正向输入端接信号输入，负向输入端与二选二开关单元I1的一输出端SP1联接，比较器单元I0输出端与二选二开关单元I1的一输入端SN1、电阻网络中电阻R00的一端连接；

二选二开关单元I1的另一输入端SN2与开关组中开关单元I3、I4、I5中的输入端SP连接，二选二开关单元I1的另一输出端SP2连接比较器单元I2的正向输入端；二选二开关单元I1 的两个控制端连接外部控制信号CTR00、CTR01；

开关组中开关阵列I3、I4、I5的控制信号输入分别连接来自外部的输入控制信号CTR1、CTR2、CTR3；

开关单元I3 的输入端SN连接电阻R00的下端点、电阻R01的上端点；

开关单元I4 的输入端SN连接电阻R01的下端点、电阻R02的上端点；

开关单元I5 的输入端SN连接电阻R02的下端点、电阻R03的上端点；

电阻R03的下端点直接与直流偏置电平BOT相连接；

比较器单元I2的负向输出端与其输出端，以及二选一开关单元I6的一输入端SN1连接；

二选一开关单元I6的输入信号控制端CTL连接外部的输入控制电平，二选一开关单元I6的另一输入端SN2与电路的直流偏置电平BOT 连接起来；二选一开关单元I6的两个输出端连接在一起作为比较器单元I7的正向输入信号；

二选一开关单元I8的输入控制端CTL作为所述的复位控制端接外部输入控制信号reset；二选一开关单元I8的一输入端SN1联接比较器单元I7的负向输入，其另一输入端SN2连接直流偏置电平BOT；二选一开关单元的两个输出端与比较器的单元I7的输出连接在一起。

4. 根据权利要求3所述的可编程增益放大器PGA电路，其特征在于，所述开关单元包括反相器单元I0、NMOS管单元M0、PMOS管单元M1；其中，

NMOS管单元M0的栅端、反相器单元I0的输入端VI与输入控制端CTL连接；

反相器单元I0的输出端VO与PMOS管单元M1的栅端连接；

NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN联接；

NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP联接；

NMOS管单元M0的衬底与电路的最低电平gnd!连接；

PMOS管单元M1的衬底与电路的最高电平vdd!连接。

5.根据权利要求3所述的可编程增益放大器PGA电路，其特征在于，所述二选一开关单元包括反相器单元I0、NMOS管单元M0、M2、PMOS管单元M1、M3；其中，

NMOS管单元M0的栅端、PMOS管单元M3的栅端、反相器的输入端VI与输入控制端CTL连接；

反相器单元I0的输出端VO与PMOS管单元M1、NMOS管单元M2的栅端连接；

NMOS管单元M0的源端、PMOS管单元M1的漏端与数据输入端SN1联接；

NMOS管单元M0的漏端、PMOS管单元M1的源端与数据输出端SP1联接；

NMOS管单元M0的衬底与电路的最低电平gnd!连接；

PMOS管单元M1衬底与电路的最高电平vdd!连接；

NMOS管单元M2的源端、PMOS管单元M3的漏端与数据输入端SN2联接；

NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP2联接；

PMOS管单元M2的衬底与电路的最低电平gnd!连接；

PMOS管单元M3的衬底与电路的最高电平vdd!连接。

6. 根据权利要求3所述的可编程增益放大器PGA电路，其特征在于，所述二选二开关单元包括反相器单元I0、I1，NMOS管单元M0、M2、M6、M7，PMOS管单元M1、M3、M4、M5；其中，

NMOS管单元M0、PMOS管单元M3的栅端、反相器单元I0的输入端VI连接；

反相器单元I0的输出端VO与PMOS管单元M1、NMOS管单元M2的栅端与输入控制端CTL1连接；

NMOS管单元M0的衬底与电路的最低电平gnd!连接；

PMOS管单元M1的衬底与电路的最高电平vdd!连接；

NMOS管单元M2的漏端、PMOS管单元M3的源端与数据输出端SP1联接；

NMOS管单元M2的衬底与电路的最低电平gnd!连接；

PMOS管单元M3的衬底与电路的最高电平vdd!连接；

PMOS管单元M5的栅端、NMOS管单元M6的栅端、反相器单元I1的输入端VI与输入控制端CTL2连接；

反相器单元I1的输出端VO与NMOS管单元M4的栅端、PMOS管单元M7的栅端连接；

NMOS管单元M6的源端、PMOS管单元M4的漏端与数据输入端SN1联接；

NMOS管单元M6的漏端、PMOS管单元M4的源端与数据输出端SP2联接；

NMOS管单元M6的衬底与电路的最低电平gnd!连接；

PMOS管单元M4的衬底与电路的最高电平vdd!连接；

NMOS管单元M7的源端、PMOS管单元M5的漏端与数据输入端SN2联接；

NMOS管单元M7的漏端、PMOS管单元M5的源端与数据输出端SP2联接；

NMOS管单元M7的衬底与电路的最低电平gnd!连接；

PMOS管单元M5的衬底与电路的最高电平vdd!连接。