CN201681897U - 无基岛多圈脚静电释放圈封装结构 - Google Patents

无基岛多圈脚静电释放圈封装结构 Download PDF

Info

Publication number
CN201681897U
CN201681897U CN2010201826641U CN201020182664U CN201681897U CN 201681897 U CN201681897 U CN 201681897U CN 2010201826641 U CN2010201826641 U CN 2010201826641U CN 201020182664 U CN201020182664 U CN 201020182664U CN 201681897 U CN201681897 U CN 201681897U
Authority
CN
China
Prior art keywords
pin
release ring
static release
plastic packaging
packaging material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2010201826641U
Other languages
English (en)
Inventor
王新潮
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2010201826641U priority Critical patent/CN201681897U/zh
Application granted granted Critical
Publication of CN201681897U publication Critical patent/CN201681897U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种无基岛多圈脚静电释放圈封装结构,包括静电释放圈(1)、引脚(2)、芯片(7)、金属线(8)和有填料塑封料(9),所述引脚(2)设置有多圈,所述引脚(2)正面延伸到静电释放圈(1)旁边,在所述引脚(2)外围的区域、引脚(2)与静电释放圈(1)之间的区域、静电释放圈(1)内外的区域、静电释放圈(1)内外的区域以及引脚(2)与引脚(2)之间的区域嵌置有无填料的塑封料(3),无填料的塑封料(3)将引脚下部外围、引脚(2)正面延伸部分的背面与静电释放圈(1)下部连接成一体,在所述静电释放圈(1)内的无填料塑封料(3)正面通过不导电粘结物质(6)设置有芯片(7)。本实用新型的有益效果是:塑封体与金属脚的束缚能力大、降低成本,节能减炭以及减少废弃物。

Description

无基岛多圈脚静电释放圈封装结构
(一)技术领域
本实用新型涉及一种封装结构。属于半导体封装技术领域。
(二)背景技术
传统的封装结构主要有二种:
第一种:
采用金属基板的正面进行化学蚀刻及表面电镀层后,在金属基板的背面贴上一层耐高温的胶膜形成可以进行封装过程的引线框载体(如图3所示)。
第二种:
采用金属基板的正面进行化学蚀刻及表面电镀层后,即完成引线框的制作(如图4所示)。而引线框的背面则在封装过程中再进行背面蚀刻。
而上述的二种引线框在封装过程中存在了以下的不足点:
第一种:
1)此种引线框架因背面必须要贴上一层昂贵可抗高温的胶膜。所以直接增加了高昂的成本。
2)也因为此种引线框架的背面必须要贴上一层可抗高温的胶膜,所以在封装过程中的装片工艺只能使用导电或是不导电的树脂工艺,而完全 不能采用共晶工艺以及软焊料的工艺进行装片,所以可选择的产品种类就有较大的局限性。
3)又因为此种引线框架的背面必须要贴上一层可抗高温的胶膜,而在封装过程中的球焊键合工艺中,因为此可抗高温的胶膜是软性材质,所以造成了球焊键合参数的不稳定,严重的影响了球焊的质量与产品可靠度的稳定性。
4)再因为此种引线框架的背面必须要贴上一层可抗高温的胶膜,而在封装过程中的塑封工艺过程,因为塑封的高压关系很容易造成引线框架与胶膜之间渗入塑封料,而将原本应属金属脚是导电的型态因为渗入了塑封料反而变成了绝缘脚(如图5所示)。
第二种:
此种引线框架结构在金属基板正面进行了半蚀刻工艺,虽然可以解决第一种引线框架的问题,但是因为只在金属基板正面进行了半蚀刻工作,而在塑封过程中塑封料只有包覆住半只脚的高度,所以塑封体与金属脚的束缚能力就变小了,如果塑封体贴片到PCB板上不是很好时,再进行返工重贴,就容易产生掉脚的问题(如图6所示)。
尤其塑封料的种类是采用有填料时候,因为材料在生产过程的环境与后续表面贴装的应力变化关系,会造成金属与塑封料产生垂直型的裂缝,其特性是填料比例越高则越硬越脆越容易产生裂缝。
另外,由于芯片与引脚之间的距离较远,如图7~8所示,金属线的长度较长,金属线成本较高(尤其是昂贵的纯金质的金属线);同样由于金属 线的长度较长,使得芯片的信号输出速度较慢(由其是存储类的产品以及需要大量数据的计算,更为突出);也同样由于金属线的长度较长,所以金属线所存在的寄生电阻/寄生电容与寄生电杆对信号的干扰也较高;再由于芯片与引脚之间的距离较远,使得封装的体积与面积较大,材料成本较高,废弃物较多。
(三)发明内容
本实用新型的目的在于克服上述不足,提供一种降低封装成本、可选择的产品种类广、球焊的质量与产品可靠度的稳定性好、塑封体与金属脚的束缚能力大的无基岛多圈脚静电释放圈封装结构。
本实用新型的目的是这样实现的:一种无基岛多圈脚静电释放圈封装结构,包括静电释放圈、引脚、不导电粘结物质、芯片、金属线和有填料塑封料,在所述静电释放圈和引脚的正面和背面分别设置有第一金属层,和第二金属层,所述引脚设置有多圈,所述引脚正面尽可能的延伸到静电释放圈旁边,在所述引脚外围的区域、引脚与静电释放圈之间的区域、静电释放圈内外的区域以及引脚与引脚之间的区域嵌置有无填料的塑封料,所述无填料的塑封料将引脚下部外围、引脚下部与静电释放圈下部、引脚正面延伸部分的背面以及引脚下部与引脚下部连接成一体,且使所述静电释放圈和引脚背面尺寸小于静电释放圈和引脚正面尺寸,形成上大下小的静电释放圈和引脚结构,在所述静电释放圈内的无填料塑封料正面通过不导电粘结物质设置有芯片,芯片正面与引脚正面第一金属层之间用金属线 连接,在所述静电释放圈和引脚的上部以及芯片和金属线外包封有填料塑封料。
本实用新型的有益效果是:
1)此种引线框的背面不须要贴上一层昂贵可抗高温的胶膜。所以直接降低了高昂的成本。
2)也因为此种引线框架的背面不须要贴上一层可抗高温的胶膜,所以在封装过程中的装片工艺除了能使用导电或是不导电的树脂工艺外,还能采用共晶工艺以及软焊料的工艺进行装片,所以可选择的产品种类就广。
3)又因为此种引线框架的背面不须要贴上一层可抗高温的胶膜,确保了球焊键合参数的稳定性,保证了球焊的质量与产品可靠度的稳定性。
4)再因为此种引线框架不须要贴上一层可抗高温的胶膜,而在封装过程中的塑封工艺过程,完全不会造成引线框与胶膜之间渗入塑封料。
5)由于在所述金属脚(引脚)与金属脚间的区域嵌置有无填料的软性填缝剂,该无填料的软性填缝剂与在塑封过程中的常规有填料塑封料一起包覆住整个金属脚的高度,所以塑封体与金属脚的束缚能力就变大了,不会再有产生掉脚的问题。
6)由于采用了正面与背面分开蚀刻作业的方法,所以在蚀刻作业中可形成背面静电释放圈的尺寸稍小而正面静电释放圈尺寸稍大的结构,而同个静电释放圈的上下大小不同尺寸在被无填料的塑封料所包覆的更紧更不容易产生滑动而掉脚。
7)由于应用了背面与正面分开蚀刻的技术,所以能够将引线框正面的 引脚尽可能的延伸到静电释放圈的旁边,促使芯片与引脚距离大幅的缩短,如此金属线的成本也可以大幅的降低(尤其是昂贵的纯金质的金属线)。
8)也因为金属线的缩短使得芯片的信号输出速度也大幅的增速(尤其存储类的产品以及需要大量数据的计算,更为突出),由于金属线的长度变短了,所以金属线所存在的寄生电阻/寄生电容与寄生电杆对信号的干扰也大幅度的降低。
9)因运用了引脚的延伸技术,所以可以容易的制作出高脚数与高密度的脚与脚之间的距离,使得封装的体积与面积可以大幅度的缩小。
10)因为将封装后的体积大幅度的缩小,更直接的体现出材料成本大幅度的下降与因为材料用量的减少也大幅度的减少废弃物环保的困扰。
(四)附图说明
图1为本实用新型无基岛多圈脚静电释放圈封装结构示意图。
图2为图1的俯视图。
图3为以往在金属基板的背面贴上一层耐高温的胶膜图作业。
图4为以往采用金属基板的正面进行化学蚀刻及表面电镀层作业图。
图5为以往形成绝缘脚示意图。
图6为以往形成的掉脚图。
图7为以往的封装结构示意图。
图8为图7的俯视图。
图中附图标记:
静电释放圈1、引脚2、无填料的塑封料3、第一金属层4、第二金属 层5、不导电粘结物质6、芯片7、金属线8、有填料塑封料9。
(五)具体实施方式
参见图1~2,图1为本实用新型无基岛多圈脚静电释放圈封装结构示意图。图2为图1的俯视图。由图1~2可以看出,本实用新型无基岛多圈脚静电释放圈封装结构,包括静电释放圈1、引脚2、不导电粘结物质6、芯片7、金属线8和有填料塑封料9,所述引脚2设置有多圈,所述引脚2正面尽可能的延伸到静电释放圈1旁边,在所述引脚2外围的区域、引脚2与静电释放圈1之间的区域、静电释放圈1内外的区域以及引脚2与引脚2之间的区域嵌置有无填料的塑封料3,所述无填料的塑封料3将引脚下部外围、引脚2下部与静电释放圈1下部、引脚2正面延伸部分的背面以及引脚2下部与引脚2下部连接成一体,且使所述静电释放圈和引脚背面尺寸小于静电释放圈和引脚正面尺寸,形成上大下小的静电释放圈和引脚结构,在所述静电释放圈1内的无填料塑封料3正面通过不导电粘结物质6设置有芯片7,芯片7正面与引脚2正面第一金属层4之间用金属线8连接,在所述静电释放圈1和引脚2的上部以及芯片7和金属线8外包封有填料塑封料9。
本实用新型可因芯片功能的需要在上述引脚2的正面进行全部区域电镀第一金属层4或是局部区域电镀第一金属层4的制作。

Claims (1)

1.一种无基岛多圈脚静电释放圈封装结构,包括静电释放圈(1)、引脚(2)、不导电粘结物质(6)、芯片(7)、金属线(8)和有填料塑封料(9),在所述静电释放圈(1)和引脚(2)的正面设置有第一金属层(4),在所述静电释放圈(1)和引脚(2)的背面设置有第二金属层(5),其特征在于:所述引脚(2)设置有多圈,所述引脚(2)正面延伸到静电释放圈(1)旁边,在所述引脚(2)外围的区域、引脚(2)与静电释放圈(1)之间的区域、静电释放圈(1)内外的区域以及引脚(2)与引脚(2)之间的区域嵌置有无填料的塑封料(3),所述无填料的塑封料(3)将引脚下部外围、引脚(2)下部与静电释放圈(1)下部、引脚(2)正面延伸部分的背面以及引脚(2)下部与引脚(2)下部连接成一体,且使所述静电释放圈和引脚背面尺寸小于静电释放圈和引脚正面尺寸,形成上大下小的静电释放圈和引脚结构,在所述静电释放圈(1)内的无填料塑封料(3)正面通过不导电粘结物质(6)设置有芯片(7),芯片(7)正面与引脚(2)正面第一金属层(4)之间用金属线(8)连接,在所述静电释放圈(1)和引脚(2)的上部以及芯片(7)和金属线(8)外包封有填料塑封料(9),所述引脚(2)的正面设置的第一金属层(4)为全部区域电镀或是局部区域电镀。
CN2010201826641U 2010-04-30 2010-04-30 无基岛多圈脚静电释放圈封装结构 Expired - Lifetime CN201681897U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010201826641U CN201681897U (zh) 2010-04-30 2010-04-30 无基岛多圈脚静电释放圈封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010201826641U CN201681897U (zh) 2010-04-30 2010-04-30 无基岛多圈脚静电释放圈封装结构

Publications (1)

Publication Number Publication Date
CN201681897U true CN201681897U (zh) 2010-12-22

Family

ID=43346933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010201826641U Expired - Lifetime CN201681897U (zh) 2010-04-30 2010-04-30 无基岛多圈脚静电释放圈封装结构

Country Status (1)

Country Link
CN (1) CN201681897U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078751A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co.Ltd No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078751A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co.Ltd No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN101814482B (zh) 有基岛引线框结构及其生产方法
CN101840901B (zh) 无基岛静电释放圈引线框结构及其生产方法
CN201752013U (zh) 芯片与无源器件直接置放多圈引脚方式封装结构
CN201681936U (zh) 无基岛无源器件封装结构
CN201752004U (zh) 芯片直接置放封装结构
CN201681895U (zh) 无基岛引线框结构
CN201681897U (zh) 无基岛多圈脚静电释放圈封装结构
CN201752011U (zh) 无基岛多圈脚封装结构
CN201681935U (zh) 无基岛多圈脚静电释放圈无源器件封装结构
CN201752006U (zh) 有基岛多圈脚封装结构
CN201752008U (zh) 无基岛静电释放圈引线框结构
CN201681896U (zh) 无基岛封装结构
CN201681893U (zh) 有基岛引线框结构
CN201681873U (zh) 多个基岛露出型单圈引脚封装结构
CN201681933U (zh) 芯片与无源器件直接置放引脚方式封装结构
CN201681890U (zh) 芯片直接置放引线框结构
CN201752009U (zh) 无基岛多圈脚静电释放圈引线框结构
CN201752010U (zh) 无基岛静电释放圈封装结构
CN201752007U (zh) 有基岛多圈脚引线框结构
CN201681938U (zh) 无基岛多圈脚无源器件封装结构
CN201681877U (zh) 下沉基岛露出型封装结构
CN201681894U (zh) 无基岛多圈脚引线框结构
CN201681891U (zh) 芯片直接置放多圈引脚方式封装结构
CN201681892U (zh) 有基岛封装结构
CN201766077U (zh) 有基岛无源器件封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20101222

CX01 Expiry of patent term