CN201467124U - 一种多模式兼容信道机 - Google Patents

Abstract

本实用新型公开了一种多模式兼容信道机，它是涉及通信领域中利用VHF低端频段的多种传输信道(流星余迹信道、Es层信道、地波信道)进行近中远不同距离通信的设备。它由接口单元、数据链路控制、调制器、发信机、功放、解调器、收信机、监控和电源等部件组成。本实用新型采用具有抗信道衰落能力的失真自适应技术来实现利用多种信道进行通信的目的。本实用新型还具有速率自适应、信号频谱比较窄、集成化程度高、操作简便、性能稳定可靠等优点，特别适用于在无通信基础设施地区、业务传输内容少、地域范围大的应用场合。

Description

一种多模式兼容信道机

技术领域

本实用新型涉及通信领域中利用VHF低端频段的多种传输信道(流星余迹信道、Es层信道、地波信道)进行近中远不同距离通信的设备。

背景技术

目前，流星余迹通信系统中只利用流星余迹信道进行远距离的通信；同时，现有的流星余迹通信系统的抗频率选择性衰落和抗多径能力差，解调设备体积大，价格昂贵，通信性能不够理想。为满足用户采用同一设备完成近中距离的通信要求，为满足系统应具有较强的抗衰落和抗多径的能力，为满足设备体积轻巧的要求，因此迫切需要研制一种简单实用的多模式兼容通信设备，以满足用户需求。

实用新型内容

本实用新型的目的在于避免上述背景技术中的不足之处而提供一种采用失真自适应技术的兼容流星余迹信道、Es层信道、地波信道通信的装置，能够提供近中远不同距离下的通信，能有效提高系统的抗衰落和抗多径的能力。本实用新型还具有适应不同通信速率、性能稳定、重量轻、集成化程度高、操作简便等特点。

本实用新型的目的是这样实现的：

本实用新型包括接口单元、数据链路控制、调制器、发信机、功放、解调器、收信机、监控和电源，所述的接口单元的输入和输出端口1脚连接外部数据端口A，接口单元的输入和输出端口2脚连接监控器的输入和输出端口1脚，接口单元的输入和输出端口3脚连接数据链路控制的输入和输出端口1脚；数据链路控制的输出端口2脚连接调制器的输入端口1脚，数据链路控制的输入端口3脚连接解调器的输出端口1脚；调制器的输入和输出端口2连接监控的输入和输出端口2脚，调制器的输出端口3连接发信机的输入端口1脚；发信机的输出端口2脚连接功放的输入端口1脚；功放的输出端口连接外部端口B；解调器的输入和输出端口2脚连接监控的输入和输出端口3脚，解调器的输入端口3脚连接收信机的输出端口1脚；收信机的输入端口2脚连接外部端口C；电源的输出端口+V1、+V2和+V3分别连接到各个模块相应的电源端口。

所述的接口单元对来自外部端口A的不同终端的业务信息进行接口变换后发送至数据链路控制，数据链路控制对来自接口单元的数据成帧后发送至调制器；调制器对来自数据链路控制的数据调制到中频后输出至发信机；发信机对来自调制器的中频信号进行上变频、滤波处理后发送至功放；功放对来自发信机的信号放大后发送至外部端口B；收信机对来自外部端口C的信号进行低噪声放大、下变频、滤波处理后发送至解调器；解调器对来自收信机的信号解调后发送至数据链路控制；数据链路控制对来自解调器的数据进行分析，计算出成帧时所需的差错控制和流量控制参数，同时把数据发送给接口单元；接口单元对来自数据链路控制的数据进行接口变换后发送至外部端口A；监控监测各部件的工作状态并控制工作模式；电源为各部件提供电源。

本实用新型调制器包括频率合成、映射、成形、正交混频、D/A、低通滤波、时钟、锁相、10M钟，其中数据链路控制的输出端口2脚连接映射的输入端口1脚；时钟的输出端口1脚并接频率合成的输入端口1脚、映射的输入端口2脚、成形的输入端口2脚、正交混频的输入端口3脚，频率合成的输出端口2脚连接正交混频的输入端口2脚；映射的输出端口3脚连接成形的输入端口1脚；成形的输出端口3脚连接正交混频的输入端口1脚；正交混频的输出端口4脚连接D/A的输入端口1脚；D/A的输出端口2脚连接低通滤波的输入端口1脚；低通滤波的输出端口连接发信机的输入端口1脚；时钟的输入端口2脚连接锁相的输出端口1脚，时钟的输出端口3脚连接锁相的输入端口2脚；锁相的输入端口3脚连接10M钟的输出端口1脚。

所述的频率合成将产生中频信号；映射完成对输入的数据的符号映射；成形产生适合于信道传输和解调的信号波形；正交混频用于将调制信号的频谱搬移的中频；D/A将调制后的数字信号变换成模拟信号；低通滤波将滤除模拟调制信号中高频部分的干扰信号；时钟将产生调制器所需的工作时钟；锁相用于把时钟同步到10M钟上；10M钟提供了系统工作的本地参考钟。

本实用新型解调器包括载波同步、A/D、鉴相、积分、判决、时钟、位同步，其中A/D的输入端口1脚连接收信机的输出端口1脚，A/D的输入端口2脚连接时钟的输出端口1脚，A/D的输出端口3脚并接载波同步的输入端口1脚、鉴相的输入端口1脚；鉴相的输入端口2脚连接载波同步的输出端口2脚，鉴相的输出端口3脚连接积分的输入端口1脚；积分的输入端口2脚连接位同步的输出端口1脚，积分的输出端口3脚并接判决的输入端口1脚、位同步的输入端口2脚；判决的输出端口2脚并接数据链路控制的输入端口3脚、载波同步的输入端口3脚。

所述的A/D20将收信机输入的模拟信号进行采样并数字化；鉴相将恢复出被调制信号；积分将鉴相输入的被调制信号进行积分，获得被调制信息的在一个符号周期内的能量；判决将积分输入的被调制信号进行判决，获得被调制信息；载波同步提取接收信号中的载波信号；位同步提取发送信号中的位同步信息；时钟将为上述模块提供工作时钟。

本实用新型相比背景技术有如下优点：

1.本实用新型在一个标准1U机箱中集成了接口单元、数据链路控制、调制器、发信机、功放、解调器、收信机、监控和电源等部件，极大的减小了设备的体积与重量，使设备具有轻便性和小型化。

2.本实用新型解调器采用了失真自适应技术实现了流星余迹信道、Es层信道和地波信道通信的兼容，从而能够提供近0～1300公里距离下的通信能力。

3、本实用新型解调器采用了抗衰落位同步提取方法，具有抗强衰落、定时恢复有快速无需训练序列、适应不同通信速率，提高了设备的通信性能和稳定可靠度。

4.本实用新型的主要部件采用大规模现场可编程器件制作，采用了软件无线电原理，因此可通过配置不同的程序灵活地实现对本装置工作参数的修改。

附图说明

图1是本实用新型的电原理方框图；

图2是本实用新型调制器3实施例的电原理图；

图3是本实用新型解调器6实施例的电原理图。

具体实施方式

参照图1至图3，本实用新型由接口单元1、数据链路控制2、调制器3、发信机4、功放5、解调器6、收信机7、监控8和电源9组成，图1是本实用新型的电原理方框图，实施例按图1连接线路。接口单元1的作用是对来自数据链路控制2或发送给外部接口A的业务数据进行接口转换，实施例接口单元是采用WIZnet公司生产的W5100网口芯片和MAXIM公司生产的MAX3223EEAP串口芯片；数据链路控制2的作用是将接收的数据进行分析，计算出成帧时所需的差错控制和流量控制参数，同时也对要发送的数据进行成帧处理，实施例采用由美国ALTERA公司生产的可编程逻辑器件EP2C70F672I8完成；发信机4对来自调制器3的中频信号进行上变频、滤波处理，实施例采用自制的混频、滤波电路制作；功放5对来自发信机4的信号放大后发送至外部端口B，实施例采用自制的放大电路制作；收信机7对来自外部端口C的信号进行低噪声放大、下变频、滤波处理，实施例采用自制的放大、混频、滤波电路制作；监控8监测各部件的工作状态并控制工作模式，实施例采用自制的电路制作；电源9为各部件提供电源，实施例采用自制的稳压电源制作，输出+V1电压的为+6V，输出+V2的电压为+12V，输出+V3的电压为+24V。

本实用新型调制器3将数据链路控制2送来的数据进行映射、成形，然后调制到载波上，输出频率为27MHz调制信号，形成中频信号输出，使之有利于在流余信道、Es层信道和地波信道中传播。它由频率合成10、映射11、成形12、正交混频13、D/A14、低通滤波15、时钟16、锁相17、10M钟18组成，图2是本实用新型调制器3实施例的电原理图。实施例按图2连接线路。频率合成10是产生数字频率信号的模块，为正交混频器15提供本振信号；映射11完成对输入的数据的符号映射；成形12产生适合于信道传输和解调的信号波形；正交混频13用于将调制信号的频谱搬移的中频；频率合成10、映射11、成形12、正交混频13实施例由美国ALTERA公司生产的可编程逻辑器件EP2C70F672I8完成。D/A14用以将已调制的数字信号变成模拟的已调制信号，实施例采用ADI公司生产的AD9762ARU芯片制作；低通滤波15用以滤除D/A变换器输出信号中高频部分的杂散与干扰，实施例采用成都天之微波公司的PLP-15低通滤波器；时钟16将产生调制器3所需的工作时钟，实施例用VCXO(压控晶体振荡器)；锁相17用于把时钟16同步到10M钟18上，实施例采用ADI公司生产的AD828AR芯片制作；10M钟18提供了系统工作的本地参考钟，实施例采用MORION公司生产的OCXO MV180恒温晶体振荡器。

本实用新型解调器6作用是对接收的低中频调制信号完成信息的解调功能.本实用新型解调器6由载波同步19、A/D20、鉴相21、积分22、判决23、时钟24、位同步25组成，图3是本实用新型失真自适应解调器6实施例的电原理图，实施例按图3连接线路.A/D变换器20对发信机7的输入进行采样后转换为数字低中频信号，再由与载波同步19的输出在鉴相21模块中鉴相，输出到积分22进行积分，再输入到判决23进行判决，最后输出到数据链路控制2，载波同步19利用A/D20和判决23的输出进行逆调，以获取载波同步信号供鉴相21使用，位同步25利用积分22的输出通过对接收到的基带信号滤波和非线性处理，按码元速率产生一个频率分量，通过一个带通滤波器提取这个频率分量，再使数据时钟转换为方波形式.实施例A/D20采用美国ADI公司的AD9432BSQ-105制作，时钟采用自制的电路制作，鉴相21、积分22、判决23、位同步25、载波同步19均采用由美国ALTERA公司生产的可编程逻辑器件EP2C70F672I8实现.

本实用新型简要工作原理如下：发送端在接口单元1中实现了对不同业务数据的接口变换，在数据链路控制2中对数据进行成帧处理，在调制器3中完成信号的基带成形和信息的中频调制，在发信机4中完成上变频、滤波，在功放5中完成信号的放大。接收端首先将接收的射频信号在收信机7中完成低噪声放大、下变频、滤波处理，然后送给解调器6。在解调器6中，失真自适应解调器6是以如下简要流程工作的。图3中输入的中频调制信号输入A/D20进行采样后转换为数字中频信号，再由与载波同步19输出的频率在鉴相21模块中鉴相，然后输入到积分22，输出到判决23进行判决后输出到数据链路控制2，在数据链路控制2中完成成帧时所需的差错控制和流量控制参数的计算后，再由接口单元1完成接口变换后把数据发送至外部端口。

本实用新型安装结构如下：把图1至图3中电路器件按图1至图3连接线路，安装在三块长、宽分别为150×150mm、200×150mm、300×150mm的印制板上，然后把印制板分别安装在一个长、宽、高分别为160×160×26、210×160×26、310×160×26mm的插件盒内，将插件盒安装在一个宽19英寸、高1U、深420mm的标准机箱内。机箱的后面板上安装与接口单元1连接的输入端口A电缆插座，在机箱后面板还安装有：天线插座、电源输入端插座，组装成本实用新型。

Claims (3)

1.一种多模式兼容信道机，它包括接口单元(1)、数据链路控制(2)、发信机(4)、功放(5)、收信机(7)、监控(8)，其特征在于：还包括调制器(3)、解调器(6)；所述的接口单元(1)的输入和输出端口1脚连接外部数据端口A，输入和输出端口2脚连接监控器(8)的输入和输出端口1脚，接口单元(1)的输入和输出端口3脚连接数据链路控制(2)的输入和输出端口1脚；数据链路控制(2)的输出端口2脚连接调制器(3)的输入端口1脚，数据链路控制(2)的输入端口3脚连接解调器(6)的输出端口1脚；调制器(3)的输入和输出端口2连接监控(8)的输入和输出端口2脚，调制器(3)的输出端口3连接发信机(4)的输入端口1脚；发信机(4)的输出端口2脚连接功放(5)的输入端口1脚；功放(5)的输出端口2连接外部端口B；解调器(6)的输入和输出端口2脚连接监控(8)的输入和输出端口3脚，解调器(6)的输入端口3脚连接收信机(7)的输出端口1脚；收信机(7)的输入端口2脚连接外部端口C。

2.根据权利要求1所述的一种多模式兼容信道机，其特征在于：调制器(3)包括频率合成(10)、映射(11)、成形(12)、正交混频(13)、D/A(14)、低通滤波(15)、时钟(16)、锁相(17)、10M钟(18)，其中数据链路控制(2)的输出端口2脚连接映射(11)的输入端口1脚；时钟(16)的输出端口1脚并接频率合成(10)的输入端口1脚、映射(11)的输入端口2脚、成形(12)的输入端口2脚、正交混频(13)的输入端口3脚，频率合成(10)的输出端口2脚连接正交混频(13)的输入端口2脚；映射(11)的输出端口3脚连接成形(12)的输入端口1脚；成形(12)的输出端口3脚连接正交混频(13)的输入端口1脚；正交混频(13)的输出端口4脚连接D/A(14)的输入端口1脚；D/A(14)的输出端口2脚连接低通滤波(15)的输入端口1脚；低通滤波(15)的输出端口2脚连接发信机(4)的输入端口1脚；时钟(16)的输入端口2脚连接锁相(17)的输出端口1脚，时钟(16)的输出端口3脚连接锁相(17)的输入端口2脚；锁相(17)的输入端口3脚连接10M钟(18)的输出端口1脚。

3.根据权利要求1或2所述的一种多模式兼容信道机，其特征在于：解调器(6)包括载波同步(19)、A/D(20)、鉴相(21)、积分(22)、判决(23)、时钟(24)、位同步(25)，其中A/D(20)的输入端口1脚连接收信机(7)的输出端口1脚，A/D(20)的输入端口2脚连接时钟(24)的输出端口1脚，A/D(20)的输出端口3脚并接载波同步(19)的输入端口1脚、鉴相(21)的输入端口1脚；鉴相(21)的输入端口2脚连接载波同步(19)的输出端口2脚，鉴相(21)的输出端口3脚连接积分(22)的输入端口1脚；积分(22)的输入端口2脚连接位同步(25)的输出端口1脚，积分(22)的输出端口3脚并接判决(23)的输入端口1脚、位同步(25)的输入端口2脚；判决(23)的输出端口2脚并接数据链路控制(2)的输入端口3脚、载波同步(19)的输入端口3脚。

Images