CN204652586U

CN204652586U - 一种国标地面数字电视再生调制器

Info

Publication number: CN204652586U
Application number: CN201520409778.8U
Authority: CN
Inventors: 谢锋; 赵小寒; 张军; 宋经雄
Original assignee: GUANGXI RADIO & TELEVISION BROADCASTING TECHNOLOGY CENTER
Current assignee: GUANGXI RADIO & TELEVISION BROADCASTING TECHNOLOGY CENTER
Priority date: 2015-06-15
Filing date: 2015-06-15
Publication date: 2015-09-16
Anticipated expiration: 2025-06-15

Abstract

本实用新型公开了一种国标地面数字电视再生调制器，它在机箱内安装有信道调谐解调电路、MPEG2 TS流串行转并行电路、FPGA数字调制电路、ARM单片机控制电路、PLL锁相环时钟发生电路、多路高频时钟发生电路、高速DA上变频电路、以太网通信接口、射频功率监测电路、射频低通滤波增益调整电路、两级可调增益功放、硅调谐器、SRAM存储器、SDRAM存储器、Flash存储器、EEPROM存储器、外部10MHz基准时钟、1pps基准电路、10MHz内部基准时钟、串口通信接口、LED指示与操作按键、OLED液晶显示接口、20DBM衰减网络。两路TS流信号分别经过MPEG2 TS流串行转并行电路，经过串并转换后输出到FPGA数字调制电路；RF输入信号经过硅调谐器后，输出到信道调谐解调电路，经过解调后输出TS流信号到FPGA数字调制电路；FPGA数字调制电路的输出端连接至高速DA上变频电路，信号经过上变频后输出四路信号至射频低通滤波增益调整电路，再经过两级可调增益功放后输出RF信号；两级可调增益功放的输出端连接20DBM衰减网络，信号经过衰减后输出到外部监测设备。本实用新型可根据实际需求对射频信号进行解调，解调出TS流后进行数字编码和数字调制、直接上变频，转换为需要发射的频率，同时具有直接TS流输入和射频输入两种信号输入模式，可通过以太网口和上位机软件进行数据交互，实现实时监控功能。

Description

一种国标地面数字电视再生调制器

技术领域

本实用新型涉及一种国标地面数字电视再生调制器，尤其是一种适用于广播电视传输发射系统的可以实现地面数字电视信号的空中接力传输和转频发射的设备。

背景技术

目前广西全区广播电视覆盖网方案中各村村通无线台站使用的已调制地面数字电视信号均来自县级网络公司机房，通过有线或者光纤传输的方式与其他信号复用混合后传输至各台站。信号传输至台站后，信号功率变化幅度增大、不稳定，容易冲击功放，造成功放损坏，而且信号频率如果和传输线上的其他已有信号频率相同，则不能传输至台站，必须把其中一个信号的频谱搬移到其他频率才能一起传输。其次，不能实现台站之间已发射信号的空中接力。本实用新型提供的一种国标地面数字电视再生调制器，解决了以上问题，再生调制器输入信号功率门槛要求低，输出信号功率稳定，不会冲击功放；县级网络公司前端信号传输频率可在规划范围内随意设定，待传输至台站后再转为需发射的频率；还可实现已发射信号空中接力，接收附近台站发射的射频信号经解调再调制后转换为所需的射频频率并发射到相应的覆盖区域。

发明内容

本实用新型要解决的技术问题是提供一种国标地面数字电视再生调制器，可根据实际需求对射频信号进行解调，解调出TS流后进行数字编码和数字调制、直接上变频，转换为需要发射的频率，同时具有直接TS流输入和射频输入两种信号输入模式，可通过以太网口和上位机软件进行数据交互，实现实时监控功能。

本实用新型以如下技术方案解决上述技术问题的。

本实用新型一种国标地面数字电视再生调制器，包括机箱，机箱内安装有信道调谐解调电路1、MPEG2 TS流串行转并行电路2和3、FPGA数字调制电路4、ARM单片机控制电路5、PLL锁相环时钟发生电路6、多路高频时钟发生电路7、高速DA上变频电路8、以太网通信接口9、射频功率监测电路10、射频低通滤波增益调整电路11、两级可调增益功放12、硅调谐器13、SRAM存储器14、SDRAM存储器15、Flash存储器16、EEPROM存储器17、外部10MHz基准时钟18、1pps基准电路19、10MHz内部基准时钟20、串口通信接口21、LED指示与操作按键22、OLED液晶显示接口23、20DBM衰减网络24。两路TS流信号分别经过MPEG2 TS流串行转并行电路2和3，经过串并转换后输出到FPGA数字调制电路4；RF输入信号经过硅调谐器13后，输出到信道调谐解调电路1，经过解调后输出TS流信号到FPGA数字调制电路4；FPGA数字调制电路4的输出端连接至高速DA上变频电路8，信号经过上变频后输出四路信号至射频低通滤波增益调整电路11，再经过两级可调增益功放12后输出RF信号；两级可调增益功放12的输出端连接20DBM衰减网络24，信号经过衰减后输出到外部监测设备。

所述高速DA上变频电路8输出端还有两路信号连接至FPGA数字调制电路4。

所述射频低通滤波增益调整电路11的输出端连接至射频功率监测电路10，射频功率监测电路10的输出端连接至ARM单片机控制电路5。

所述SRAM存储器14、SDRAM存储器15、Flash存储器16分别与FPGA数字调制电路4连接并实现双向通信；ARM单片机控制电路5分别与信道调谐解调电路1、FPGA数字调制电路4、EEPROM存储器17及硅调谐器13连接并实现双向通信；串口通信接口21、太网通信接口9分别与ARM单片机控制电路5连接并实现双向通信；以太网通信接口9向外部输出以太网信号；多路高频时钟发生电路7、高速DA上变频电路8分别与ARM单片机控制电路5连接并实现双向通信。

所述PLL锁相环时钟发生电路6输出端分别连接FPGA数字调制电路4和多路高频时钟发生电路7；外部10MHz基准时钟18、1pps基准19、10MHz内部基准时钟20输出端分别连接至FPGA数字调制电路4；10MHz内部基准时钟20连接至PLL锁相环时钟发生电路6；ARM单片机控制电路5的输出端分别连接至PLL锁相环时钟发生电路6、两级可调增益功放12、LED指示与操作按键22、OLED液晶显示接口23。

所述的控制电路采用32位ARM CPU的嵌入式实时监控系统。

本实用新型成本较低、安全性强、功能完善、操作简单、维护方便，且具有串口通信接口和以太网通信接口。同时具有直接TS流输入和射频输入两种模式的输入方式，将输入信号转换为并行TS流信号后，经过调制，生成需要发射频率的射频信号输出。采用FPGA进行信道编码和调制，输出电视基带信号I、Q分量至高速DA直接上变频，再经过滤波和增益调整后输出所需频率的射频信号。具有绝对时间参考（1PPS）和外部10MHz基准时钟输入接口，内置时间同步模块，不仅支持多频网MFN，还支持单频网SFN运用。采用ARM处理器作为主控和通信单元，通过以太网口和上位机软件进行数据交互。

附图说明

图1是本实用新型的系统示意图。

1—信道调谐解调电路。

2—MPEG2 TS流串行转并行电路1。

3—MPEG2 TS流串行转并行电路2。

4—FPGA数字调制电路。

5—ARM单片机控制电路。

6—PLL锁相环时钟发生电路。

7—多路高频时钟发生电路。

8—高速DA上变频电路。

9—以太网通信接口。

10—射频功率监测电路。

11—射频低通滤波增益调整电路。

12—两级可调增益功放。

13—硅调谐器。

14—SRAM存储器。

15—SDRAM存储器。

16—Flash存储器。

17—EEPROM存储器。

18—外部10MHz基准时钟。

19—1pps基准电路。

20—10MHz内部基准时钟。

21—串口通信接口。

22—LED指示与操作按键。

23—OLED液晶显示接口。

24—20DBM衰减网络。

具体实施方式

本实用新型一种国标地面数字电视再生调制器，包括机箱，机箱内安装有信道调谐解调电路1、MPEG2 TS流串行转并行电路2和3、FPGA数字调制电路4、ARM单片机控制电路5、PLL锁相环时钟发生电路6、多路高频时钟发生电路7、高速DA上变频电路8、以太网通信接口9、射频功率监测电路10、射频低通滤波增益调整电路11、两级可调增益功放12、硅调谐器13、SRAM存储器14、SDRAM存储器15、Flash存储器16、EEPROM存储器17、外部10MHz基准时钟18、1pps基准电路19、10MHz内部基准时钟20、串口通信接口21、LED指示与操作按键22、OLED液晶显示接口23、20DBM衰减网络24。同时具有直接TS流输入和射频输入两种模式的输入方式，将输入信号转换为并行TS流信号后，经过调制，生成需要发射频率的射频信号输出。

下面结合附图对本实用新型作进一步的描述。

如图1所示：机箱内有信道调谐解调电路1、MPEG2 TS流串行转并行电路2和3、FPGA数字调制电路4、ARM单片机控制电路5、PLL锁相环时钟发生电路6、多路高频时钟发生电路7、高速DA上变频电路8、以太网通信接口9、射频功率监测电路10、射频低通滤波增益调整电路11、两级可调增益功放12、硅调谐器13、SRAM存储器14、SDRAM存储器15、Flash存储器16、EEPROM存储器17、外部10MHz基准时钟18、1pps基准电路19、10MHz内部基准时钟20、串口通信接口21、LED指示与操作按键22、OLED液晶显示接口23、20DBM衰减网络24。信号的输入方式有两种。一种为直接TS流，另一种为射频输入，两种输入信号自动切换，射频输入方式优先。TS流信号分两路输入，一主一备，两路外部TS流数据输入，不同时工作，当两路都有正确的数据存在的时候需要选择其中一路的数据，优先选择第一路，两路都检测到没有数据的时候就报警。两路TS流信号分别经过MPEG2 TS流串行转并行电路2和3，经过串并转换后输出到FPGA数字调制电路4；射频输入方式，RF信号经过硅调谐器13调谐出零频或中频信号输出至信道调谐解调电路1，信号在信道调谐解调器中经过同步、AD转换、模式辨别、滤除干扰、单载波处理、多载波处理、以及多种码率的LDPC译码后输出TS数据流，将解调出的TS流信号传输到FPGA数字调制电路4。TS流经过FPGA数字调制电路4进行编码和调制后，输出32位IQ并行基带信号至高速DA上变频电路8，信号经过上变频后，再依次输出至射频低通滤波增益调整电路11和两级可调增益功放12，经过滤波和增益调整后输出RF信号。

所述的两级可调增益功放12还有一个输出端连接至20DBM衰减网络24，信号经过衰减后输出到外部监测设备。

所述高速DA上变频电路8还有个输出端分别输出DCO时钟信号及信道符号率FS信号至FPGA数字调制电路4。

所述射频低通滤波增益调整电路11的输出端连接至射频功率监测电路10，射频功率监测电路10输出监测信号至ARM单片机控制电路5进行数据监测。

所述SRAM存储器14、SDRAM存储器15、Flash存储器16分别与FPGA数字调制电路4连接并实现双向通信，为FPGA数字调制电路4的调制过程做数据缓存；ARM单片机控制电路分别与信道调谐解调电路1、FPGA数字调制电路4、EEPROM存储器17及硅调谐器13连接并实现双向通信，ARM单片机通过ICC通信总线对信道调谐解调器、FPGA数字调制电路及硅调谐器进行控制，EEPROM存储器为单片机做数据缓存；串口通信接口21与ARM单片机控制电路5连接并实现双向通信；以太网通信接口9通过SPI通信总线与ARM单片机控制电路5连接并实现双向通信，以太网通信接口9向外部输出通信数据；多路高频时钟发生电路7、高速DA上变频电路8通过SPI通信总线分别与ARM单片机控制电路5连接并实现双向通信。

所述PLL锁相环时钟发生电路6输出端分别连接FPGA数字调制电路4和多路高频时钟发生电路7，PLL锁相环时钟发生电路6输出两路30.24MHz的时钟信号，一路给FPGA作为系统工作时钟，一路给时钟发生器做参考时钟。外部10MHz基准时钟18、1pps基准19、10MHz内部基准时钟20输出端分别连接至FPGA数字调制电路4，为FPGA芯片提供时钟基准信号；10MHz内部基准时钟20输出10MHz时钟信号至PLL锁相环时钟发生电路6，给PLL锁相环时钟发生器做为参考标准；ARM单片机控制电路5将控制信号分别输出至PLL锁相环时钟发生电路6、两级可调增益功放12、LED指示与操作按键22、OLED液晶显示接口23。

所述的射频低通滤波增益调整电路11使用一个7阶巴特沃斯低通滤波器，滤除1000MHz以上的无用信号。

所述的两级可调增益功放12由一级10DBM的固定增益放大器和一级20DBM的可调增益放大器组成，由ARM单片机控制电路5控制，确保再生调制器输出的功率稳定为0DBM。

所述的ARM单片机控制电路5采用32位的单片机ATM32F103VCT6作为整个设备的控制、数据采集和通信处理核心。ARM单片机作为主控和通信单元实时对硅调谐器、信道调谐解调器、FPGA数字调制电路、高速DA上变频器、PLL锁相环时钟发生器、多路高频时钟发生器、两级可调增益控制器等进行控制或数据及状态读取，通过以太网口来和上位机软件进行数据交互。

本实用新型通过以太网通信接口9和串口通信接口21将设备相关信息传输到本地监控管理服务器，通过以太网接口连接到网络以实现远程通信和控制，设备所有的参数及状态都可以通过以太网接口来和用户进行交互。

Claims

1.一种国标地面数字电视再生调制器，包括机箱，其特征在于，机箱内安装有信道调谐解调电路（1）、MPEG2 TS流串行转并行电路（2）和（3）、FPGA数字调制电路（4）、ARM单片机控制电路（5）、PLL锁相环时钟发生电路（6）、多路高频时钟发生电路（7）、高速DA上变频电路（8）、以太网通信接口（9）、射频功率监测电路（10）、射频低通滤波增益调整电路（11）、两级可调增益功放（12）、硅调谐器（13）、SRAM存储器（14）、SDRAM存储器（15）、Flash存储器（16）、EEPROM存储器（17）、外部10MHz基准时钟（18）、1pps基准电路（19）、10MHz内部基准时钟（20）、串口通信接口（21）、LED指示与操作按键（22）、OLED液晶显示接口（23）、20DBM衰减网络（24）；两路TS流信号分别经过MPEG2 TS流串行转并行电路（2）和（3），经过串并转换后输出到FPGA数字调制电路（4）；RF输入信号经过硅调谐器（13）后，输出到信道调谐解调电路（1），经过解调后输出TS流信号到FPGA数字调制电路（4）；FPGA数字调制电路（4）的输出端连接至高速DA上变频电路（8），信号经过上变频后输出四路信号至射频低通滤波增益调整电路（11），再经过两级可调增益功放（12）后输出RF信号；两级可调增益功放（12）的输出端连接20DBM衰减网络（24），信号经过衰减后输出到外部监测设备。

2.根据权利要求1所述国标地面数字电视再生调制器，其特征在于，所述高速DA上变频电路（8）输出端还有两路信号连接至FPGA数字调制电路（4）。

3.根据权利要求1所述国标地面数字电视再生调制器，其特征在于，所述射频低通滤波增益调整电路（11）的输出端连接至射频功率监测电路（10），射频功率监测电路（10）的输出端连接至ARM单片机控制电路（5）。

4.根据权利要求1所述国标地面数字电视再生调制器，其特征在于，所述SRAM存储器（14）、SDRAM存储器（15）、Flash存储器（16）分别与FPGA数字调制电路（4）连接并实现双向通信；ARM单片机控制电路（5）分别与信道调谐解调电路（1）、FPGA数字调制电路（4）、EEPROM存储器（17）及硅调谐器（13）连接并实现双向通信；串口通信接口（21）、太网通信接口（9）分别与ARM单片机控制电路（5）连接并实现双向通信；以太网通信接口（9）向外部输出以太网信号；多路高频时钟发生电路（7）、高速DA上变频电路（8）分别与ARM单片机控制电路（5）连接并实现双向通信。

5.根据权利要求1所述国标地面数字电视再生调制器，其特征在于，所述PLL锁相环时钟发生电路（6）输出端分别连接FPGA数字调制电路（4）和多路高频时钟发生电路（7）；外部10MHz基准时钟（18）、1pps基准（19）、10MHz内部基准时钟（20）输出端分别连接至FPGA数字调制电路（4）；10MHz内部基准时钟（20）连接至PLL锁相环时钟发生电路（6）；ARM单片机控制电路（5）的输出端分别连接至PLL锁相环时钟发生电路（6）、两级可调增益功放（12）、LED指示与操作按键（22）、OLED液晶显示接口（23）。

6.根据权利要求1所述国标地面数字电视再生调制器，其特征在于，所述的控制电路采用32位ARM CPU的嵌入式实时监控系统。