CN201444298U - 一种多核处理器与二级缓存之间的通讯模块 - Google Patents
一种多核处理器与二级缓存之间的通讯模块 Download PDFInfo
- Publication number
- CN201444298U CN201444298U CN2009200306596U CN200920030659U CN201444298U CN 201444298 U CN201444298 U CN 201444298U CN 2009200306596 U CN2009200306596 U CN 2009200306596U CN 200920030659 U CN200920030659 U CN 200920030659U CN 201444298 U CN201444298 U CN 201444298U
- Authority
- CN
- China
- Prior art keywords
- module
- cache
- processor
- level caches
- communication module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 22
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
本实用新型提供一种多核处理器与二级缓存之间的通讯模块，属于通讯模块领域，其结构包括多核处理器到二级缓存的通路P-C模块和二级缓存到多核处理器的通路C-P模块；P-C模块中包含n个仲裁模块arbiter，而C-P模块则包含2n个仲裁模块arbiter，其中n＝二级缓存的数量；仲裁模块arbiter包括数据通路和控制模块。该实用新型和现有技术相比，运用多线程，可以让多个CPU来并行运行，可以同时执行多条指令，从而大大提升了处理器的处理速度，二级缓存的应用进一步提高了数据交换的速度。
Description
1、技术领域
本实用新型涉及一种通讯模块，具体地说是一种多核处理器与二级缓存之间的通讯模块。
2、背景技术
为了让处理器能更快的处理各种任务，对处理器主频的要求越来越高，然而随着频率的升高，对生产工艺的要求也越来越苛刻，晶体管各种短沟道效应的影响越来越大，使得处理器频率的升高遇到了瓶颈，在这个时候，人们考虑从处理器结构上进行改进，从而产生了多核处理器，与单核处理器相比，多核处理器有很多优势，首先是速度上的提升，运用多线程，可以让多个CPU来并行运行，可以同时执行多条指令，从而大大提升了处理器的处理；另外可以提高处理器的主频，由于单芯片多处理器的结构和控制逻辑相对简单，包含较少的全局信号，所以线延迟对其影响较少，因此，在同等工艺条件下，多核处理器的硬件实现可以获得比单核处理器更高的工作频率，再者在软件设计上多核处理器可以有更大的选择空间。
另外处理器缓存cache也是提高处理器运算速度很重要的一个部分。缓存是指可以进行高速数据交换的存储器，先于内存跟CPU交换数据，所以速度很快。一级缓存(L1cache)是最先与CPU进行数据交换的模块，单由于面积和复杂度的问题不能做得很大，所以对处理器速度影响最大的部分主要指二级缓存，二级缓存主要是为了提高数据交换的速度，所以采用SRAM，但SRAM的成本较高，所以我们采用少量的L2cache通过一些算法来提高数据交换的速度。
多核处理器和二级缓存是目前处理器中用来提高处理速度的两块很重要的部分，所以用来实现这两部分通信的模块的重要性不言而喻。
3、发明内容
本实用新型是针对上述现有技术的不足，提供一种多核处理器与二级缓存之间的通讯模块。
本实用新型的一种多核处理器与二级缓存之间的通讯模块是按以下方式实现的，结构包括多核处理器到二级缓存的通路P-C模块和二级缓存到多核处理器的通路C-P模块；P-C模块中包含n个仲裁模块arbiter，而C-P模块则包含2n个仲裁模块arbiter，其中n＝二级缓存的数量；仲裁模块arbiter包括数据通路和控制模块。
二级缓存的数量n＝4。
仲裁模块arbiter的数据通路包括八条FIFO传输指令。
以上所述的P-C为Processor-Cache的缩写，C-P为Cache-Processor的缩写。
本实用新型的一种多核处理器与二级缓存之间的通讯模块使用在多核处理器与二级缓存之间。
本实用新型和现有技术相比，具有以下突出的有益效果：
(1)运用多线程，可以让多个CPU来并行运行，可以同时执行多条指令，从而大大提升了处理器的处理速度，多核处理器的硬件实现可以获得比单核处理器更高的工作频率。
(2)二级缓存的应用进一步提高了数据交换的速度，再配合多核处理器的共同工作，进一步提高了处理速度。
4、附图说明
图1为一种多核处理器与二级缓存之间的通讯模块的结构框架示意图；
图2为一种多核处理器与二级缓存之间的通讯模块中仲裁模块arbiter的内部模块框架示意图。
附图标记说明：①、八核处理器，②、仲裁模块，③、P-C模块，④、C-P模块，⑤、四组二级缓存，⑥、FIFO传输指令，⑦、控制模块。
5、具体实施方式
参照说明书附图对本实用新型的一种多核处理器与二级缓存之间的通讯模块作以下详细地说明。
本实施例中多核处理器为八核处理器，二级缓存为四组。
如图1所示，本实用新型的一种多核处理器与二级缓存之间的通讯模块，结构包括多核处理器到二级缓存的通路P-C模块③和二级缓存到多核处理器的通路C-P模块④；P-C模块③中包含n个仲裁模块arbiter②，而C-P模块④则包含2n个仲裁模块arbiter②，其中n＝二级缓存的数量；仲裁模块arbiter②包括数据通路和控制模块⑦，二级缓存⑤的数量n＝4。
如图2所示，仲裁模块arbiter②的数据通路包括八条FIFO传输指令⑥，并在工作过称中汇总为总传输指令SUM。
本实用新型的一种多核处理器与二级缓存之间的通讯模块的工作过程如下：
该实用新型的多核处理器与二级缓存通讯模块的功能主要由两部分实现，一部分是八核处理器①到四组二级缓存⑤，P-C模块③实现八核处理器①到L2cahce之间的数据通信，另一部分是四组二级缓存⑤到八核处理器①，C-P模块④实现L2cache到八核处理器①之间的数据通信。先分析P-C工作情况，当某个CPU得到指令后，要向内存的某个地址存放数据，CPU通过数据线将数据送到P-C中，然后由产生的控制信号来确定将数据送到相应的仲裁模块arbiter②中，最后送到对应的二级缓存和内存中去；再分析C-P工作情况，当某个CPU得到指令后，要到相应的内存地址中取数据，首先由控制部分产生控制信号来确定是否要取的地址在L1cache中存在，如果存在产生no cacheable信号给L2cache，直接从L1cache中取得，否则将到L2cache中寻找。
另外控制模块还将产生数据最终传送给的CPU的ID以及对应的CUP中线程的ID，最终从L2cache或者内存中得到的数据经过C-P的数据总线将传送到相应CPU的相应线程中。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (3)
1.一种多核处理器与二级缓存之间的通讯模块，其特征在于包括多核处理器到二级缓存的通路P-C模块和二级缓存到多核处理器的通路C-P模块；P-C模块中包含n个仲裁模块arbiter，而C-P模块则包含2n个仲裁模块arbiter，其中n＝二级缓存的数量；仲裁模块arbiter包括数据通路和控制模块。
2.根据权利要求书1所述的一种多核处理器与二级缓存之间的通讯模块，其特征在于n＝4。
3.根据权利要求书1所述的一种多核处理器与二级缓存之间的通讯模块，其特征在于仲裁模块arbiter的数据通路包括八条FIFO传输指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009200306596U CN201444298U (zh) | 2009-07-29 | 2009-07-29 | 一种多核处理器与二级缓存之间的通讯模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009200306596U CN201444298U (zh) | 2009-07-29 | 2009-07-29 | 一种多核处理器与二级缓存之间的通讯模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201444298U true CN201444298U (zh) | 2010-04-28 |
Family
ID=42548979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009200306596U Expired - Fee Related CN201444298U (zh) | 2009-07-29 | 2009-07-29 | 一种多核处理器与二级缓存之间的通讯模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201444298U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270189A (zh) * | 2011-06-17 | 2011-12-07 | 西安电子科技大学 | 基于fpga多核系统的核间通信方法 |
| CN102271191A (zh) * | 2011-08-31 | 2011-12-07 | 宇龙计算机通信科技(深圳)有限公司 | 移动终端和数据访问方法 |
| CN102521209A (zh) * | 2011-12-12 | 2012-06-27 | 浪潮电子信息产业股份有限公司 | 一种并行多处理器计算机的设计方法 |
-
2009
- 2009-07-29 CN CN2009200306596U patent/CN201444298U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270189A (zh) * | 2011-06-17 | 2011-12-07 | 西安电子科技大学 | 基于fpga多核系统的核间通信方法 |
| CN102270189B (zh) * | 2011-06-17 | 2013-02-13 | 西安电子科技大学 | 基于fpga多核系统的核间通信方法 |
| CN102271191A (zh) * | 2011-08-31 | 2011-12-07 | 宇龙计算机通信科技(深圳)有限公司 | 移动终端和数据访问方法 |
| CN102521209A (zh) * | 2011-12-12 | 2012-06-27 | 浪潮电子信息产业股份有限公司 | 一种并行多处理器计算机的设计方法 |
| CN102521209B (zh) * | 2011-12-12 | 2015-03-11 | 浪潮电子信息产业股份有限公司 | 一种并行多处理器计算机的设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110347635B (zh) | 一种基于多层总线的异构多核微处理器 | |
| CN112463719A (zh) | 一种基于粗粒度可重构阵列实现的存内计算方法 | |
| CN104657330A (zh) | 一种基于x86架构处理器和FPGA的高性能异构计算平台 | |
| CN107463510B (zh) | 一种面向高性能的异构多核共享cache缓冲管理方法 | |
| CN101833441A (zh) | 并行向量处理引擎结构 | |
| CN105051823B (zh) | 半导体装置 | |
| CN201444298U (zh) | 一种多核处理器与二级缓存之间的通讯模块 | |
| CN112527729A (zh) | 一种紧耦合异构多核处理器架构及其处理方法 | |
| CN106326184A (zh) | 基于cpu、gpu和dsp的异构计算框架 | |
| WO2023097970A1 (zh) | 一种众核可定义分布式共享存储结构 | |
| CN103150216A (zh) | 一种SoC集成的多端口DDR2/3调度器及调度方法 | |
| Sun et al. | A 28nm 2D/3D unified sparse convolution accelerator with block-wise neighbor searcher for large-scaled voxel-based point cloud network | |
| CN107920025A (zh) | 一种面向cpu‑gpu异构片上网络的动态路由方法 | |
| CN106547707B (zh) | 阵列处理器中簇内存储并行访问局部优先交换电路 | |
| CN110647358B (zh) | 同步多线程处理器 | |
| CN116757132A (zh) | 异构多核fpga电路架构、构建方法及数据传输方法 | |
| CN110647357B (zh) | 同步多线程处理器 | |
| CN103678202A (zh) | 一种多核处理器的dma控制器 | |
| Fu et al. | A hardware-efficient dual-source data replication and local broadcast mechanism in distributed shared caches | |
| CN109710563B (zh) | 一种可重构系统的缓存分区划分方法 | |
| Zhao et al. | RouteReplies: Alleviating Long Latency in Many-Chip-Module GPUs | |
| Chen et al. | Express virtual channels with taps (EVC-T): A flow control technique for network-on-chip (NoC) in manycore systems | |
| Bansal et al. | Energy efficient noc router for high throughput applications in many-core gpus | |
| CN116795767A (zh) | 一种基于CHI协议的多核Cache共享一致性协议构建方法 | |
| CN111694777A (zh) | 基于PCIe接口的DMA传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100428 Termination date: 20120729 |