CN102521209A - 一种并行多处理器计算机的设计方法 - Google Patents
一种并行多处理器计算机的设计方法 Download PDFInfo
- Publication number
- CN102521209A CN102521209A CN2011104107998A CN201110410799A CN102521209A CN 102521209 A CN102521209 A CN 102521209A CN 2011104107998 A CN2011104107998 A CN 2011104107998A CN 201110410799 A CN201110410799 A CN 201110410799A CN 102521209 A CN102521209 A CN 102521209A
- Authority
- CN
- China
- Prior art keywords
- subregion
- controller
- partition
- leagcyio
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明提供一种并行多处理器计算机的设计方法,设计步骤如下:将计算机系统的多个处理器和IO资源进行物理层上的划分,从而将一台多处理器计算机系统划分为多个独立的多处理器系统,同样这些被划分的计算机系统也能耦合为一台完整的计算机系统,能够充分根据业务负载和业务类型,对计算机的计算资源、存储资源和IO资源进行划分和配置,从而达到系统资源的最优化配置;通过提供一套分区控制逻辑和相应的硬件电路支持,实现NUMA多处理器计算机系统的物理分割或耦合,如同完全独立的多个计算机系统。
Description
技术领域
本发明涉及一种计算机技术领域, 具体地说是一种并行多处理器计算机的设计方法。
背景技术
传统的并行多处理器体系结构通常使用处理器直连总线、存储总线、高速IO总线或交叉开关将多个处理器、本地存储器、高速IO单元连接成一个计算单元网络,整个计算单元网络通过一组共享总线连接低速IO控制器及各类外接设备,如SATA、USB、RS232、VGA等。通常我们称这类低速IO控制器为LeagcyIO控制器,俗称南桥芯片。LeagcyIO控制器连接键盘鼠标等输入输出设备、连接LPC等低速总线、连接EEPROM、FLASH等配置存储芯片、和存储资源,拥有内嵌一组时序、复位系统,对系统上电过程和配置过程进行控制。通常有每一个计算机系统拥有一个LeagcyIO控制器,运行一套操作系统。
传统的并行多处理器体系结构通常使用处理器直连总线、存储总线、高速IO总线或交叉开关将多个处理器、本地存储器、高速IO单元连接成一个计算单元网络,整个计算单元网络通过一组共享总线连接低速IO控制器及各类外接设备,如SATA、USB、RS232、VGA等。通常我们称这类低速IO控制器为LeagcyIO控制器,俗称南桥芯片。LeagcyIO控制器连接键盘鼠标等输入输出设备、连接LPC等低速总线、连接EEPROM、FLASH等配置存储芯片、和存储资源,拥有内嵌一组时序、复位系统,对系统上电过程和配置过程进行控制。通常有每一个计算机系统拥有一个LeagcyIO控制器,运行一套操作系统。
大型多处理器服务器系统通常拥有较多的处理器、内存、存储、IO等资源,拥有强大的计算能力,但在实际应用中往往使用不了那么多的资源,造成了一定的系统资源浪费。如果在资源需求量不大的情况下,如果能将大型计算机系统分割为多个独立计算机系统,分别运行多个不同的应用,随着业务的变化,也可以将多个独立计算机系统进行重新组合调整,这无疑将大大提高系统的使用效率和可用性。
目前通常的做法是采用软件虚拟分区的方法,即在一台计算机的操作系统上安装虚拟化软件,虚拟出多个操作系统,但这种方法基于同一套硬件系统和母操作系统,运行效率较低,一旦硬件或母操作系统出现问题,其上运行的多台主机将全部失效。
发明内容
本发明的目的是提供一种并行多处理器计算机的设计方法。
本发明的目的是按以下方式实现的,系结构要求如下:
1)计算单元和高速IO基于NUMA结构;
2)系统存在若干个最小分区单元;
3)整个系统具有统一的分区逻辑控制单元、可配置的电源子系统和时序复位电源控制逻辑;
系统的配置方法如下:
1)在单一分区的状态下,系统只设定一个LeagcyIO控制器使能,其他设定为Non-Leagcy状态,即使之处于关闭状态;
2)在多分区状态下,是分区对应的LeagcyIO控制器使能,同时启动分区控制逻辑,使各个分区独立配置、独立上电、独立工作;
工作流程如下:
1)设定分区状态;
2)开启系统电源;
3)分区逻辑控制器首先检测处理器在位情况,判断存在几个处理器;
4)获得分区设定状况并通知系统管理单元;
5)根据不同的分区设定启动不同的配置程序,首先配置CPU ID 总线拓扑;
6)配置LeagcyIO控制器使能状态;
7)分区的LeagcyIO发出复位信号,开始系统上电;
8)系统上电,由系统管理单元控制按分区逐个上电开启;
9)各分区独立初始化。
本发明的有益效果是:通过提供一套分区控制逻辑和相应的硬件电路支持,实现NUMA多处理器计算机系统的物理分割或耦合,如同完全独立的多个计算机系统。有别于通过虚拟化软件实现的虚拟分区,该架构和方法在硬件层将一台计算机系统划分完全独立的多个计算机系统,也可以将多个独立的计算机系统整合为一台计算机系统。从而使各个分区的计算机系统具有较高的计算效能和可用性。
附图说明
图1是传统计算机系统结构图;
图2是传统计算机的虚拟操作系统结构图;
图3是本发明基于NUMA的计算机操作系统结构图;
图4是传统NUMA体系架构图;
图5是本发明的NUMA体系架构图;
图6是单一分区状态下的Non-Leagcy控制器使能系统的配置图;
图7是多分区状态下分区对应的LeagcyIO控制器使能系统的配置图;
图8是系统工作流程图。
具体实施方式
参照说明书附图对本发明的方法作以下详细地说明。
设计步骤如下:
1)将计算机系统的多个处理器和IO资源进行物理层上的划分,从而将一台多处理器计算机系统划分为多个独立的多处理器系统,同样这些被划分的计算机系统也能耦合为一台完整的计算机系统,能够充分根据业务负载和业务类型,对计算机的计算资源、存储资源和IO资源进行划分和配置,从而达到系统资源的最优化配置;
2)系统中设置多个独立的时序、电源、复位、BIOS、基础输入输出设备,以独立的分区逻辑控制器代替通常的南桥集成的时序控制逻辑,统一管理、整合和分割这些资源,分区逻辑控制器是实现多套模块拼接和分割的核心逻辑单元,通过模式设定,分区控制器来确定哪些处理器单位和对于的功能模块拼接为一个分区,并按此配置引导系统,从而实现系统的多分区运行。
实施例
本发明的并行多处理器计算机的设计方法, 是提出了一种新的基于NUMA的计算机体系结构,提供了一种多处理器计算机分区方法,用户可以根据业务需要,自行进行计算机分区的设置,划分的分区在物理上完全独立。
该系统的体系结构的物理单元包括基于NUMA结构的计算单元(包括处理器和所属的内存单元)、多个高速IO控制器(北桥)、多个LeagcyIO控制器(南桥)、可独立控制的电源系统、基于FPGA的分区逻辑控制单元、多个系统管理单元。
通常的NUMA体系架构如下:
逻辑单元包括:处理器直连总线配置逻辑、复位、时序及电源控制逻辑、Leagcy-nonLeagcy配置逻辑、分区设定逻辑、处理器及分区在位检测逻辑等。
最小分区单元:
系统由若干个最小分区单元组成,最小单元是具备至少1个计算单元(可以为多个,这取决于分区的最小颗粒度)、至少1个高速IO单元、仅1套电源子系统、LeagcyIO控制单元和系统管理单元。
计算单元有处理器、内存组成,多个计算单元通过高速直连总线与其他处理器和高速IO控制器连接
高速IO控制单元提供高速IO接口(如PCIE),为系统提供对外的高速IO接口,高速IO控制器通过系统直连总线连接对应的处理器。
LeagcyIO控制单元由LeagcyIO控制器、诸多对外低速IO接口和必要的外围芯片组成,如FLASH芯片、superIO等,提供一套对外的外设接口USB\VGA\RS232\RJ45等。LeagcyIO控制器为低速总线控制器,负责挂接传统输入输出设备;因为LeagcyIO控制器通常负责系统上电时序的控制、系统中断的处理,是计算机时序、中断的控制中心,因此通常一个计算机系统通常只能有一组LeagcyIO控制器,提供分区内的时序、中断、复位、电源的管理,是一个最小分区可以独立运行和控制的基础。
本发明的方法体系结构的实现要求:
(1)计算单元和高速IO基于NUMA结构;
(2)系统存在若干个最小分区单元;
(3)整个系统具有统一的分区逻辑控制单元、可配置的电源子系统和时序复位电源控制逻辑。
系统的配置方法:
在单一分区的状态下,系统只设定一个LeagcyIO控制器使能,其他设定为Non-Leagcy状态,即使之处于关闭状态。如附图所示:
在多分区状态下,是分区对应的LeagcyIO控制器使能,同时启动分区控制逻辑,使各个分区独立配置、独立上电、独立工作。
工作流程
1)设定分区状态;
2)开启系统电源;
3)分区逻辑控制器首先检测处理器在位情况,判断存在几个处理器;
4)获得分区设定状况并通知系统管理单元;
5)根据不同的分区设定启动不同的配置程序,首先配置CPU ID 总线拓扑;
6)配置LeagcyIO控制器使能状态;
7)分区的LeagcyIO发出复位信号,开始系统上电;
8)系统上电,由系统管理单元控制按分区逐个上电开启;
9)各分区独立初始化。
除说明书所述的技术特征外,均为本专业技术人员的已知技术。
Claims (1)
1.一种并行多处理器计算机的设计方法,其特征在于设计步骤如下:
1)将计算机系统的多个处理器和IO资源进行物理层上的划分,从而将一台多处理器计算机系统划分为多个独立的多处理器系统,同样这些被划分的计算机系统也能耦合为一台完整的计算机系统,能够充分根据业务负载和业务类型,对计算机的计算资源、存储资源和IO资源进行划分和配置,从而达到系统资源的最优化配置;
2)系统中设置多个独立的时序、电源、复位、BIOS、基础输入输出设备,以独立的分区逻辑控制器代替通常的南桥集成的时序控制逻辑,统一管理、整合和分割这些资源,分区逻辑控制器是实现多套模块拼接和分割的核心逻辑单元,通过模式设定,分区控制器来确定哪些处理器单位和对于的功能模块拼接为一个分区,并按此配置引导系统,从而实现系统的多分区运行,系结构要求如下:
1)计算单元和高速IO基于NUMA结构;
2)系统存在若干个最小分区单元;
3)整个系统具有统一的分区逻辑控制单元、可配置的电源子系统和时序复位电源控制逻辑;
系统的配置方法如下:
1)在单一分区的状态下,系统只设定一个LeagcyIO控制器使能,其他设定为Non-Leagcy状态,即使之处于关闭状态;
2)在多分区状态下,是分区对应的LeagcyIO控制器使能,同时启动分区控制逻辑,使各个分区独立配置、独立上电、独立工作;
工作流程如下:
1)设定分区状态;
2)开启系统电源;
3)分区逻辑控制器首先检测处理器在位情况,判断存在几个处理器;
4)获得分区设定状况并通知系统管理单元;
5)根据不同的分区设定启动不同的配置程序,首先配置CPU ID 总线拓扑;
6)配置LeagcyIO控制器使能状态;
7)分区的LeagcyIO发出复位信号,开始系统上电;
8)系统上电,由系统管理单元控制按分区逐个上电开启;
9)各分区独立初始化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110410799.8A CN102521209B (zh) | 2011-12-12 | 2011-12-12 | 一种并行多处理器计算机的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110410799.8A CN102521209B (zh) | 2011-12-12 | 2011-12-12 | 一种并行多处理器计算机的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102521209A true CN102521209A (zh) | 2012-06-27 |
CN102521209B CN102521209B (zh) | 2015-03-11 |
Family
ID=46292138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110410799.8A Active CN102521209B (zh) | 2011-12-12 | 2011-12-12 | 一种并行多处理器计算机的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102521209B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103049505A (zh) * | 2012-12-12 | 2013-04-17 | 浪潮(北京)电子信息产业有限公司 | 一种存储引擎和基于基础引擎的存储结构 |
CN103440177A (zh) * | 2013-08-23 | 2013-12-11 | 浪潮电子信息产业股份有限公司 | 一种基于numa多物理层分区的存储控制冗余方法 |
CN104656741A (zh) * | 2015-03-13 | 2015-05-27 | 浪潮集团有限公司 | 一种基于nios II的服务器系统不同分区的时序控制方法 |
CN105446833A (zh) * | 2013-09-29 | 2016-03-30 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
US10241868B2 (en) | 2013-09-29 | 2019-03-26 | Huawei Technologies Co., Ltd. | Server control method and server control device |
CN111813562A (zh) * | 2020-04-30 | 2020-10-23 | 中科院计算所西部高等技术研究院 | 具有ooda多分区io资源池机制的服务器主机 |
CN113721989A (zh) * | 2021-07-19 | 2021-11-30 | 陆放 | 一种多处理器并行操作系统及计算机架构 |
CN116185662A (zh) * | 2023-02-14 | 2023-05-30 | 国家海洋环境预报中心 | 基于NetCDF和非阻塞通信的异步并行I/O方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI550398B (zh) * | 2015-12-28 | 2016-09-21 | 英業達股份有限公司 | 邏輯cpu的實體位置判斷系統及其方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1244028A2 (en) * | 2001-03-20 | 2002-09-25 | Sap Ag | Method, computer program product and computer system for a single database system to support multiple application systems |
US20040143729A1 (en) * | 2000-04-29 | 2004-07-22 | Bouchier Paul H. | System and method for managing a computer system having a plurality of partitions |
US20070113229A1 (en) * | 2005-11-16 | 2007-05-17 | Alcatel | Thread aware distributed software system for a multi-processor |
CN101526934A (zh) * | 2009-04-21 | 2009-09-09 | 浪潮电子信息产业股份有限公司 | 一种gpu与cpu复合处理器的组建方法 |
US20090249330A1 (en) * | 2008-03-31 | 2009-10-01 | Abercrombie David K | Method and apparatus for hypervisor security code |
CN201444298U (zh) * | 2009-07-29 | 2010-04-28 | 浪潮电子信息产业股份有限公司 | 一种多核处理器与二级缓存之间的通讯模块 |
US20100271375A1 (en) * | 2003-08-18 | 2010-10-28 | Nvidia Corporation | Adaptive load balancing in a multi processor graphics processing system |
CN102053948A (zh) * | 2009-11-04 | 2011-05-11 | 国际商业机器公司 | 在单指令多数据多核处理器架构上转置矩阵的方法和系统 |
CN102053945A (zh) * | 2009-11-09 | 2011-05-11 | 中国科学院过程工程研究所 | 一种面向多尺度离散模拟的并行计算系统 |
-
2011
- 2011-12-12 CN CN201110410799.8A patent/CN102521209B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040143729A1 (en) * | 2000-04-29 | 2004-07-22 | Bouchier Paul H. | System and method for managing a computer system having a plurality of partitions |
EP1244028A2 (en) * | 2001-03-20 | 2002-09-25 | Sap Ag | Method, computer program product and computer system for a single database system to support multiple application systems |
US20100271375A1 (en) * | 2003-08-18 | 2010-10-28 | Nvidia Corporation | Adaptive load balancing in a multi processor graphics processing system |
US20070113229A1 (en) * | 2005-11-16 | 2007-05-17 | Alcatel | Thread aware distributed software system for a multi-processor |
US20090249330A1 (en) * | 2008-03-31 | 2009-10-01 | Abercrombie David K | Method and apparatus for hypervisor security code |
CN101526934A (zh) * | 2009-04-21 | 2009-09-09 | 浪潮电子信息产业股份有限公司 | 一种gpu与cpu复合处理器的组建方法 |
CN201444298U (zh) * | 2009-07-29 | 2010-04-28 | 浪潮电子信息产业股份有限公司 | 一种多核处理器与二级缓存之间的通讯模块 |
CN102053948A (zh) * | 2009-11-04 | 2011-05-11 | 国际商业机器公司 | 在单指令多数据多核处理器架构上转置矩阵的方法和系统 |
CN102053945A (zh) * | 2009-11-09 | 2011-05-11 | 中国科学院过程工程研究所 | 一种面向多尺度离散模拟的并行计算系统 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103049505B (zh) * | 2012-12-12 | 2015-07-15 | 浪潮(北京)电子信息产业有限公司 | 一种存储引擎装置和基于基础引擎的存储结构装置 |
CN103049505A (zh) * | 2012-12-12 | 2013-04-17 | 浪潮(北京)电子信息产业有限公司 | 一种存储引擎和基于基础引擎的存储结构 |
CN103440177A (zh) * | 2013-08-23 | 2013-12-11 | 浪潮电子信息产业股份有限公司 | 一种基于numa多物理层分区的存储控制冗余方法 |
US10241868B2 (en) | 2013-09-29 | 2019-03-26 | Huawei Technologies Co., Ltd. | Server control method and server control device |
CN105446833A (zh) * | 2013-09-29 | 2016-03-30 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
CN105446833B (zh) * | 2013-09-29 | 2020-04-14 | 华为技术有限公司 | 服务器的控制方法和服务器的控制设备 |
CN104656741B (zh) * | 2015-03-13 | 2017-05-31 | 浪潮集团有限公司 | 一种基于nios II的服务器系统不同分区的时序控制方法 |
CN104656741A (zh) * | 2015-03-13 | 2015-05-27 | 浪潮集团有限公司 | 一种基于nios II的服务器系统不同分区的时序控制方法 |
CN111813562A (zh) * | 2020-04-30 | 2020-10-23 | 中科院计算所西部高等技术研究院 | 具有ooda多分区io资源池机制的服务器主机 |
CN111813562B (zh) * | 2020-04-30 | 2023-09-26 | 中科院计算所西部高等技术研究院 | 具有ooda多分区io资源池机制的服务器主机 |
CN113721989A (zh) * | 2021-07-19 | 2021-11-30 | 陆放 | 一种多处理器并行操作系统及计算机架构 |
CN116185662A (zh) * | 2023-02-14 | 2023-05-30 | 国家海洋环境预报中心 | 基于NetCDF和非阻塞通信的异步并行I/O方法 |
CN116185662B (zh) * | 2023-02-14 | 2023-11-17 | 国家海洋环境预报中心 | 基于NetCDF和非阻塞通信的异步并行I/O方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102521209B (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102521209B (zh) | 一种并行多处理器计算机的设计方法 | |
CN102955675B (zh) | 用于改进数据中心中的资源使用效率的方法及装置 | |
JP6031196B2 (ja) | 分散データストレージ・処理システムのためのチューニング | |
US20070032920A1 (en) | System for controlling unmanned vehicles | |
US9547882B2 (en) | Shared memory eigensolver | |
US9268684B2 (en) | Populating localized fast bulk storage in a multi-node computer system | |
CN103645954A (zh) | 一种基于异构多核体系的cpu调度方法、装置和系统 | |
CN102289402A (zh) | 一种基于物理多分区计算机体系结构的监控管理方法 | |
US10831539B2 (en) | Hardware thread switching for scheduling policy in a processor | |
WO2011160947A1 (en) | Transparently increasing power savings in a power management environment | |
US10534742B2 (en) | Hot-plug of devices in virtualized computer systems | |
CN105492989A (zh) | 用于时钟门控控制的早唤醒-警告 | |
JP2016173811A (ja) | ハードウェアベースのデバイス間リソース共有 | |
US9509562B2 (en) | Method of providing a dynamic node service and device using the same | |
US10521260B2 (en) | Workload management system and process | |
CN104657198A (zh) | Numa架构系统在虚拟机环境中的访存优化方法及系统 | |
WO2011054642A1 (en) | Expanding memory size | |
US20150067385A1 (en) | Information processing system and method for processing failure | |
CN104115153A (zh) | 进入安全系统环境的定向唤醒 | |
CN102521102A (zh) | 一种基于numa的物理多分区计算机系统的监控管理方法 | |
US11487585B1 (en) | Dynamic load balancing and configuration management for heterogeneous compute accelerators in a data center | |
WO2013165349A1 (en) | Processor providing multiple system images | |
CN101639814B (zh) | 面向多核平台和网络化操作系统的输入输出系统及方法 | |
US9092205B2 (en) | Non-interrupting performance tuning using runtime reset | |
CN102279713A (zh) | 一种物理多分区计算机体系结构的分区逻辑控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |