CN201335847Y

CN201335847Y - 用以检测电子芯片的改良式探针座

Info

Publication number: CN201335847Y
Application number: CNU2008201550278U
Authority: CN
Inventors: 李冠兴; 高合助
Original assignee: HUANXU ELECTRONICS CO Ltd; Universal Scientific Industrial Co Ltd
Current assignee: Huanxu Electronics Co., Ltd.
Priority date: 2008-11-07
Filing date: 2008-11-07
Publication date: 2009-10-28
Anticipated expiration: 2018-11-07

Abstract

一种用以检测电子芯片的改良式探针座，该探针座包括有：一载板本体以及一设置于该载板本体内的导电性散热垫，当进行电性测试时，一电子芯片嵌入于该载板本体内，而该导电性散热垫代替探针与该电子芯片的中央接地焊垫电性连接，通过该导电性散热垫，该电子芯片与该载板本体电性连接，进而开始电性测试。本实用新型提出另一种用以检测电子芯片的改良式探针座，使用该探针座时，可以真空吸附的方式让该电子芯片结合于探针座内，以降低电子芯片损坏的几率；此外，降低成本，且更容易维护。

Description

用以检测电子芯片的改良式探针座

技术领域

本实用新型涉及一种检测设备，特别是涉及一种用以检测电子电路芯片的探针座结构改良。

背景技术

目前，处理半导体晶圆包含过程为在半导体晶圆内和表面形成大量组件，由此构成一集成电路(IC)芯片，而集成电路芯片在封装成芯片封装体之后，实际上工程师通常会使用电性测试装置进行芯片封装体的电性测试，以剔除不良的芯片封装体，确保芯片封装体的出货质量，同时，通过电性测试的数据资料来发现制造过程上的问题，以提高生产良率。

对于高阶或高成本的集成电路芯片的封装体，为了确保芯片封装体在安装至计算机系统以后能与系统配合而正常运作，通常会进行必要的电性测试，如图1A所示，图1A为目前电性检测所使用的探针座的结构示意图，该探针座为一设有容置空间11a的座体1a，其中该容置空间11a内设有多个探针2a，通过该容置空间11a容置一待测物3a，更具体而言，该待测物3a为具有接地焊垫31a的电子芯片，而且当该待测物3a完全插入该容置空间11a后，该待测物3a的接地焊垫31a与该多个探针2a电性连接(如图1B所示)，随后开始进行电性测试。

然而，目前所使用的探针座对于待测物3a的接地焊垫31a只使用少数探针2a来进行电性连接或根本就直接省略不使用探针2a，其原因如下：

1、所使用的探针2a数量太多，容易造成制作成本上升，同时，当进行探针2a的维修或更换，常会耗费工程师大量的时间，故维护成本提高。

2、使用探针2a接地效果差，且探针2a数量太多会导致散热效果不佳，进而影响电性测试的稳定性及测试结果。

3、探针2a数量太多使得加总起来的应力会太大，如此相对施加于待测物3a的应力就会变强，增加待测物3a损坏机率。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术的缺陷，提供一种用以检测电子芯片的改良式探针座，当电子芯片插入至于探针座进行检测时，能降低施加于电子芯片的应力，以避免电子芯片损坏。

本实用新型要解决的另一技术问题在于提供一种用以检测电子芯片的改良式探针座，其能增加电子芯片散热的效率，避免检测时因高温而损坏电子芯片，且同时提高检测的稳定性。

本实用新型要解决的又一技术问题在于提供一种用以检测电子芯片的改良式探针座，当进行该探针座维护工作时，工程师可以很容易快速的进行维修与养护，节省维护成本与时间。

为了解决上述技术问题，本实用新型提供一种用以检测电子芯片的改良式探针座，该探针座用以电性测试一具有中央接地焊垫的电子芯片，特点在于，该探针座结构包括有：

一载板本体，其凹设有一测试空间，且该测试空间内的载板本体上设置有多个探针，而该电子芯片嵌入于该测试空间内并与该多个探针电性连接；以及

至少一导电性散热垫，其设置于该测试空间内的载板本体上，并对应于该电子芯片的中央接地焊垫，且所述的导电性散热电垫与该电子芯片的中央接地焊垫彼此互相电性连接。

较佳地，该电子芯片为使用表面黏着技术的芯片。

较佳地，该电子芯片为基板数组矩阵封装或球栅数组接脚形式的芯片。

较佳地，该多个探针沿设于该测试空间的周围，且该多个探针对应该电子芯片的接脚。

本实用新型另提供一种用以检测电子芯片的改良式探针座，该探针座用以电性测试一具有中央接地焊垫的电子芯片，特点在于，该探针座结构包括有：

一载板本体，其凹设有一测试空间，且该测试空间内的载板本体设置有多个探针，而该电子芯片嵌入于该测试空间内并与该多个探针电性连接；

至少一挖空部，其位于该测试空间内，且贯穿该载板本体；以及

至少一导电性散热垫，其设置于该测试空间内的载板本体上，并靠近该挖空部，且所述的导电性散热垫对应于该电子芯片的中央接地焊垫并且彼此互相电性连接。

较佳地，该电子芯片为使用表面黏着技术的芯片。

较佳地，该挖空部的形状可为细长沟槽形状、圆形空洞形状或为不规则形状。

较佳地，该电子芯片嵌入于该测试空间的方式是通过该挖空部以真空吸引方式，将该电子芯片吸入于该测试空间内。

因此，通过本实用新型用以检测电子芯片的改良式探针座提供如下述有益效果：

1、进行电性检测时，通过本实用新型的导电性散热垫的设计，该导电性散热垫是以面形式接触于电子芯片的中央接地焊垫，故能大幅地提升测试稳定性，同时，由于导电性散热垫为软性材质，因此能有效减少对电子芯片的应力，避免造成电子芯片损坏；再者，以成本较低的导电性散热垫来取代探针，不仅制作成本变低，且更容易维护。

2、本实用新型的挖空部的设计，使得电子芯片在探针座进行测试时，该电子芯片的散热速度更快速，进而避免温度过高而影响监测数据或烧毁电子芯片；另外，通过该挖空部，可通过真空吸引方式将电子芯片吸入于探针座内，由此取代现有夹具下压的方式，以避免电子芯片被夹具的压力毁损。

为了能更进一步了解本实用新型为达成既定目的所采取的技术、方法及功效，请参考以下有关本实用新型的详细说明与附图，由此得到更深入的了解本实用新型的目的、特征与特点，然而，附图仅提供参考与说明用，并非用来对本实用新型加以限制。

附图说明

图1A为现有的探针座的立体结构示意图。

图1B为现有的探针座的使用状态示意图。

图2A为本实用新型的探针座的立体结构示意图。

图2B为本实用新型的探针座的另一角度立体结构示意图。

图3为本实用新型的探针座的使用状态示意图。

图4A为本实用新型的第二实施例的立体结构示意图。

图4B为本实用新型的第三实施例的立体结构示意图。

图5A为本实用新型的第二实施例的使用状态示意图。

图5B为本实用新型的第二实施例的另一使用状态示意图。

(主要组件符号说明)

(现有)

1a座体

11a容置空间

2a探针

3a待测物

31a接地焊垫

(本实用新型)

1探针座

11载板本体

111测试空间

112探针

12导电性散热垫

13挖空部

2电子芯片

21中央接地焊垫

22接脚

3热电偶

具体实施方式

下面结合附图给出本实用新型较佳实施例，以详细说明本实用新型的技术方案。

请参考图2A所示，本实用新型提供一种用以检测电子芯片的改良式探针座，该探针座1为应用于电性检测一具有中央接地焊垫21的电子芯片2，其中该电子芯片2为使用表面黏着技术(Surface-Mount Technology，SMT)的芯片，且该电子芯片2周围设置的接脚22为基板数组矩阵封装(Land GridArray，LGA)或球栅数组(Ball Grid Array，BGA)接脚形式。

请参考图2B所示，并配合图2A，该探针座1的结构包括有一载板本体11以及一导电性散热垫12，该载板本体11具有一测试空间111与多个探针112，其中该测试空间111为该载板本体11凹设的空间，且该测试空间111的外观形状对应于该电子芯片2的外观形状，用该测试空间111来容置该电子芯片2，而该多个探针112设置于该载板本体11上，更具体而言，该多个探针112位于该测试空间111内且沿设于该测试空间111的周围，通过该多个探针112对应该电子芯片2周围的接脚22，使得该电子芯片2插入于该测试空间111时，该电子芯片2的接脚22可与该多个探针112彼此电性连接。

由于本实用新型的导电性散热垫12是用以与该电子芯片2的中央接地焊垫21电性连接，故该导电性散热垫12也设置在该载板本体11的测试空间111内，其中该导电性散热垫12为软性材料并具有弹性，且同时能进行导电，因此当该电子芯片2嵌入于该测试空间111时，该导电性散热垫12可以提供缓冲的功能，且由于该导电性散热垫12是以面形式接触在电子芯片2的中央接地焊垫21，因为接触面积大，故能有效降低施加在该电子芯片2的应力，以避免该电子芯片2损坏。

必须说明的是，该导电性散热垫12的数量不限定，其可依据使用需求而设置一个、二个、三个、四个或更多个，在本实施例中，该导电性散热垫12为一个；另外，由于该导电性散热垫12只要能与该电子芯片2的中央接地焊垫21电性连接即可，因此该导电性散热垫12的外观形状并不固定，其可对应该电子芯片2的中央接地焊垫21的外观形状，或是以不规则形状呈现，而在本实施例中，该导电性散热垫12的外观形状为对应该电子芯片2的中央接地焊垫21的外观形状。

请参考图3所示，图3为说明该电子芯片2与该载板本体11的电性连接示意图。当进行电性测试时，下压该电子芯片2至该载板本体11中，使该电子芯片2完全嵌入于该测试空间111内，此时，该电子芯片2周围的接脚22电性连接于该测试空间111内的多个探针112，而该电子芯片2的中央接地焊垫21则电性连接该导电性散热垫12，通过该多个探针112与该导电性散热垫12，该电子芯片2与该载板本体11电性连接，而开始进行电性测试，提供工程师该电子芯片2的电性测试数据。

请参考图4A所示，图4A为本实用新型的另一实施例，本实施例与前一实施例不同之处在于挖空部13的设置，该挖空部13为贯穿于该载板本体11且位于该测试空间111内，其中该挖空部13的形状不固定，其是依据使用需求而定，可为细长沟槽形状(如图4A所示)、圆形空洞形状(如图4B所示)或为不规则形状；另外，该挖空部13的数量亦不固定，其可为一个、二个、三个、四个或多个，在本实施例中，该挖空部13为贯穿该载板本体11并以十字方式排列的二细长沟槽，而且邻近该挖空部13的载板本体11设有该导电性散热垫12。

详细说明的是，该挖空部13的设置是用以加速该电子芯片2散热的速度，同时，工程师也可通过该挖空部13将热电偶(图中未示)连接至该电子芯片2，由此来测量该电子芯片2的温度；此外，通过该挖空部13的设计，工程师可通过真空吸附的方式将该电子芯片2吸附嵌入于该测试空间111内，使该电子芯片2周围的接脚22电性连接于该多个探针112，而该电子芯片2的中央接地焊垫21则电性连接该导电性散热垫12，通过真空吸附的方式来取代传统夹具下压的方式，以避免该电子芯片2因夹具下压所产生的压力造成损坏。

因此，本实施例与前一实施例的不同之处在于该挖空部13的设置，故本实施例中的探针座1的其它结构(如：载板本体11、导电性散热垫12、测试空间111与探针112)与彼此之间的连接关系不再累赘说明。

请参考图5A所示，当进行电性测试时，可通过该挖空部13以真空吸附的方式吸引该电子芯片2，使该电子芯片2完全嵌入于该测试空间111内，此时，该电子芯片2周围的接脚22电性连接于该多个探针112，而该电子芯片2的中央接地焊垫21则电性连接该导电性散热垫12，由此通过该多个探针112与该导电性散热垫12，该电子芯片2与该载板本体11电性连接，而开始进行电性测试，以提供工程师该电子芯片2的电性测试数据。另外，如图5B所示，工程师可通过该挖空部13将热电偶3连接至该电子芯片2，由此来监控该电子芯片2的温度变化。

综上所述，本实用新型用以检测电子芯片的改良式探针座具有以下特点：

1、电子芯片2的中央接地焊垫21不再与点接触形式的探针电性连接，取而代之的是通过导电性散热垫12以面接触形式与载板本体11电性连接，故能增加电性测试稳定性。

2、通过本实用新型的导电性散热垫12，使得导热与导电性效果更佳，以避免电子芯片2发热而温度升高，导致电性测试结果有误差。

3、本实用新型以软性材质的导电性散热垫12取代现有的探针112，让该导电性散热垫12提供缓冲的功能，而大幅降低电子芯片2所受的应力，避免造成电子芯片2损坏。

4、本实用新型的导电性散热垫12可以容易地设置于探针座1内，且导电性散热垫12的制作成本相对现有的探针112更低。

5、通过本实用新型的挖空部13的设计，电子芯片2的散热速度更加快速，以避免温度过高而影响监测数据，或烧毁电子芯片2。

6、通过本实用新型的挖空部13的设计，可通过真空吸引方式取代夹具下压的方式来让电子芯片2电性接触探针112与导电性散热垫12，如此避免电子芯片2被过大的夹具压力毁损。

7、通过本实用新型的挖空部13的设计，工程师可以将热偶3接触电子芯片2，以监控电子芯片2的温度。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅为举例说明，在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改。因此，本实用新型的保护范围由所附权利要求书限定。

Claims

1、一种用以检测电子芯片的改良式探针座，该探针座用以电性测试一具中央接地焊垫的电子芯片，特征在于，该探针座结构包括：

2、如权利要求1所述的用以检测电子芯片的改良式探针座，其特征在于，该电子芯片为使用表面黏着技术的芯片。

3、如权利要求2所述的用以检测电子芯片的改良式探针座，其特征在于，该电子芯片为基板数组矩阵封装或球栅数组接脚形式的芯片。

4、如权利要求1所述的用以检测电子芯片的改良式探针座，其特征在于，该多个探针沿设于该测试空间的周围，且该多个探针对应该电子芯片的接脚。

5、一种用以检测电子芯片的改良式探针座，该探针座用以电性测试一具中央接地焊垫的电子芯片，特征在于，该探针座结构包括：

6、权利要求5所述的用以检测电子芯片的改良式探针座，其特征在于，该电子芯片为使用表面黏着技术的芯片。

7、如权利要求6所述的用以检测电子芯片的改良式探针座，其特征在于，该电子芯片为基板数组矩阵封装或球栅数组接脚形式的芯片。

8、如权利要求5所述的用以检测电子芯片的改良式探针座，其特征在于，该多个探针沿设于该测试空间的周围，且该多个探针对应该电子芯片的接脚。

9、如权利要求5所述的用以检测电子芯片的改良式探针座，其特征在于，该挖空部的形状为细长沟槽形状、圆形空洞形状或为不规则形状。

10、如权利要求5所述的用以检测电子芯片的改良式探针座，其特征在于，该电子芯片嵌入于该测试空间的方式是通过该挖空部以真空吸引方式，将该电子芯片吸入于该测试空间内。