CN201233727Y - 一种基于ram器件的高速率存储设备 - Google Patents

Abstract

本实用新型提供了一种基于RAM器件的高速率存储设备，其特征在于，包括高速接口控制器、存储控制器和RAM器件；高速接口控制器一端连接存储控制器，另一端通过连接器与外部的高速接口设备相连；存储控制器的一端接高速接口控制器，另一端接RAM器件，高速接口控制器的接口为PCI/PCIe/PCI－X/CPCI/InfiniBand/RapidIO接口。采用高速接口和RAM是为了实现2.5Gbps以上读写速率，采用电子器件保证了机械振动、冲击等应力环境条件下的存储可靠性，并且设备内部采用具有容错控制的处理器，可对损伤的数据进行恢复，实现容错功能。本实用新型应用于极高读写速率和高可靠性要求的计算机系统。

Description

一种基于RAM器件的高速率存储设备

技术领域

本实用新型属于涉及到数据存储设备领域，涉及一种基于RAM器件的高速率存储设备，其形态上可以是电子盘、存储卡或存储模块等。

背景技术

高速传感器、图形图像数据、大规模网络访问等系统中使用的存储设备，如硬盘、磁盘阵列、磁带机等设备，随着人类社会对计算机工具使用要求的提高，需要存储设备提供越来越高的读写速率，同时对计算机依赖程度的提高也要求数据存储的高可靠性。对于在移动运输平台上使用的计算机系统的存储设备，如火车、轮船、飞机、汽车、大型机械设备等平台上的计算机系统，目前均采用的机械式硬盘，不能承受这些安装平台上的振动、冲击等机械应力的破坏作用，具有可靠性的隐患。综上所述，随着存储设备的广泛和深入应用，人们迫切要求所使用的存储设备具有更高的可靠性、更高的读写数率以及更好的防抖性能。

实用新型内容

本实用新型所要解决的技术问题是，提供一种基于RAM器件的高速率存储设备。

本实用新型为解决上述技术问题所采用的技术方案是：

一种基于RAM器件的高速率存储设备，其特征在于，包括高速接口控制器、存储控制器和RAM器件；高速接口控制器一端连接存储控制器，另一端通过连接器与外部的高速接口设备相连；存储控制器的一端接高速接口控制器，另一端接RAM器件。所述的高速接口控制器的接口为PCI/PCIe/PCI-X/CPCI/InfiniBand/RapidIO接口。

所述的存储控制器包括DMA控制单元、容错处理单元和/或RAM控制单元。所述的容错处理单元为CRC、ECC或XOR算法控制单元。

该基于RAM器件的高速率存储设备还包括配置存储器，该配置存储器连接存储控制器。

有益效果：

本实用新型通过采用高速接口(如InfiniBand或RapidIO接口)是为了实现2Gbps或以上的存储设备读写速率，采用电子器件保证了机械振动、冲击等应力环境条件下的存储数据可靠性，采用了容错控制的中央处理器，可通过一定的软件程序实时监测物理存储区位并对损伤的数据进行恢复，实现容错功能。容量可以根据需要进行灵活设计。主要应用于高读写速率、高可靠性要求的计算机系统，也可解决对存储容量有特殊要求的应用问题。

(1)极高读写速率。

一方面，PCI/PCIe/PCI-X/CPCI/InfiniBand/RapidIO等高速接口具有速率高，数据传输距离远，抗干扰强的特点，性能优于常用的IDE、SATA、SCSI等电气接口，是目前最新的速率最快的通信接口。传输速率也在快速发展，已经形成了2.5G、5G、10G等高速率标准和器件产品。单端口的存储设备最高持续读速率或者写速率理论上可达500MB/s以上，满足高速率读写操作任务的需要，而普通机械硬盘的持续读写速率一般在80MB/s以内；另一方面，采用RAM存储器件，其读写速率比机械硬盘存储体高1000倍以上，比Flash存储体高50倍以上。再通过网络的扩展，可以实现更多设备的同时读写工作，满足极高读写速率存数设备的使用。

(2)有效消除振动造成的影响，在振动、冲击环境下具有高可靠性：采用RAM电子器件，采用焊接的方式紧固在PCB板上，在振动冲击环境下的可靠性远高于机械式硬盘存储设备，满足恶劣的环境下的计算机使用要求。

(3)容错控制，可靠性提高。通过采用CRC、ECC或XOR等容错控制算法，可以对错误的数据进行修复，实现了容错功能，保证了数据的可靠性和可信性。

用于提高数据存储可靠性的算法有循环冗余校验算法(CRC算法)、ECC、XOR等均为现有成熟技术。

循环冗余校验CRC(Cyclic Redundancy Check)是由分组线性码的分支而来，其主要应用是二元码组。编码简单且误判概率很低，在通信系统中得到了广泛的应用。循环冗余校验(CRC)是根据如网络数据包或者计算机文件块这样的数据生成少数固定数目数据位的一种散列函数。校验和用来检测数据传输或者存储后可能出现的错误。CRC在传输或者储存之前计算出来并且附加到数据后面，然后接收方进行检验确定数据是否发生变化。由于易于用二进制的电脑硬件实现、容易进行数学分析并且尤其善于检测传输通道噪声引起的错误，所以CRC得到了广泛使用。

(4)网络化存储：通过采用网络传输方式，利用交换设备或者中继设备，可以实现更大距离的异地存储、异地备份，有利于大型系统的展开布置和远程容灾备份。

附图说明

图1是本实用新型实施例1的逻辑框图。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步说明。

实施例1：

本实用新型较佳实施例1设备结构如图1所示，该例为本实用新型的典型设计，容量设计为64GB，通过扩展可以方便的实现更大容量。

高速接口控制器(10)，可选择的型号、速率很多，如Intel、TI、摩托罗拉、Qlogic等公司的系列化芯片套片产品。

存储控制器(20)选用FPGA处理器。该类处理器容量大、速率高且接口丰富，可以满足各种特定功能逻辑单元的设计需要，如DMA、容错处理和RAM控制等。

配置Flash存放FPGA的控制程序，DDRRAM为控制程序运行的提供空间并且用于数据缓存。

存储器件控制器(30)采用较大规模的FPGA器件VIRTEX5系列产品。RAM器件(40)可采用Intel公司、三星公司(samsung)公司的大容量高速率存储芯片，可以实现64GB的容量。通过增加该芯片的数量可以实现更大容量。

连接器、电源、晶振等要素是电子产品基本的组成部分，从略。

Claims (5)

1.一种基于RAM器件的高速率存储设备，其特征在于，包括高速接口控制器、存储控制器和RAM器件；高速接口控制器一端连接存储控制器，另一端通过连接器与外部的高速接口设备相连；存储控制器的一端接高速接口控制器，另一端接RAM器件。

2.如权利有要求1所述的一种基于RAM器件的高速率存储设备，其特征在于，所述的高速接口控制器的接口为PCI/PCIe/PCI-X/CPCI/InfiniBand/RapidIO接口。

3.如权利有要求1所述的一种基于RAM器件的高速率存储设备，其特征在于，所述的存储控制器包括DMA控制单元、容错处理单元和/或RAM控制单元。

4.如权利有要求1～3任一项所述的一种基于RAM器件的高速率存储设备，其特征在于，还包括配置存储器，该配置存储器连接存储控制器。

5.如权利有要求3所述的一种基于RAM器件的高速率存储设备，其特征在于，所述的容错处理单元为CRC、ECC或XOR算法控制单元。

Images