CN201229762Y - 内置驱动芯片的联体数码管设备 - Google Patents

Abstract

本实用新型涉及一种内置驱动芯片的联体数码管设备，该设备属于光电显示器件领域。该设备应用于光电显示器件领域，通过对驱动芯片和联体数码管的整合来减少连线、外围设备器件、引脚，使设备抗干扰能力增强，降低综合造价成本，更能以大规模商业化的价格实现。

Description

内置驱动芯片的联体数码管设备

技术领域

本实用新型涉及一种内置驱动芯片的联体数码管设备，该设备属于光电显示器件领域。

背景技术

由于数码管、发光管、光柱使用灵活多样，其造价成本低廉从而被广泛应用于各种智能显示仪器上面，比如节能环保、集成电路、通信、数字音视频、新型元器件、汽车电子等领域，市场十分广阔。

数码管、发光管、光柱等联体光电体的使用离不开驱动芯片，以往对于驱动芯片和联体数码管通常采用相互独立的连接方式，这就造成了驱动芯片封装成本高，设备之间的连线增多，也增加设备的引脚。现将驱动芯片以裸片的形式和联体数码管若设置在一个电路基板上，则可以减少连线、外围设备器件、引脚，还可以使设备抗干扰能力增强，缩小设备体积，降低综合造价成本。

技术内容

技术问题：本实用新型的目的是提供一种内置驱动芯片的联体数码管设备，该设备应用于光电显示器件领域，通过对驱动芯片和联体数码管的整合来减少连线、外围设备器件、引脚，从而使设备抗干扰能力增强，降低综合造价成本。

技术方案：本实用新型公开一种内置驱动芯片的联体数码管设备，该设备包括驱动芯片对外设有电源引脚VCC、接地引脚GND、串行信号接口，在设备内部联体数码管中单体数码管的各相同段引脚SEG相互之间并联后分别对应接驱动芯片的段引脚SEG，驱动芯片的字引脚DIG分别对应接联体数码管中单体数码管的字引脚DIG。

该设备可以是在电路基板上设置驱动芯片、联体数码管，驱动芯片对外设有电源引脚VCC、接地引脚GND、串行信号接口，在设备内部联体数码管中单体数码管的各相同段引脚SEG相互之间并联后分别对应接驱动芯片的段引脚SEG，驱动芯片的字引脚DIG分别对应接联体数码管中单体数码管的字引脚DIG。

上述联体数码管中至少包含一个单体数码管，驱动芯片中段引脚SEG的数目和联体数码管中单体数码管段引脚SEG的数目相等，驱动芯片中字引脚DIG的数目不少于联体数码管中单体数码管的数量。联体数码管中单体数码管都有一个公共端即字引脚DIG为共阴极性或共阳极性。

驱动芯片的串行信号接口为串行数据RXD引脚，或者驱动芯片的串行信号接口由时钟信号SCL引脚、数据信号SDA引脚组成的两线串行信号接口，或者驱动芯片的串行信号接口由时钟信号CLK引脚、数据信号DAT引脚、加载信号STB引脚组成的三线串行信号接口，或者驱动芯片的串行信号接口由时钟信号CLK引脚、数据信号DAT引脚、片选使能信号CS引脚组成的三线串行信号接口。驱动芯片的VCC引脚接3.3伏或5伏电压。

每个单体数码管都是由八个发光管组成的七段加小数点结构。联体数码管中的单体数码管通常一字排列组成，或者每个单体数码管由十七个发光管组成为十六段加小数点的米字型结构。显示驱动方式为动态扫描驱动。

一线串行接口方案中，RXD用于串行数据。

两线串行接口方案中，SDA用于串行数据输入和输出，SCL用于提供串行时钟。

三线串行接口方案中，CLK用于提供串行时钟，DAT用于提供串行数据，STB用于加载串行数据。

另一种三线串行接口方案中，CLK用于提供串行时钟，DAT用于提供串行数据，CS用于片选使能。

有益效果：本实用新型设备可以应用于节能环保、集成电路、通信、数字音视频、新型元器件、汽车电子等领域，有十分广阔的市场前景。该内置驱动芯片的联体数码管设备通过整体优化组合来减少连线、外围设备器件、引脚，还可以使设备抗干扰能力增强，缩小设备体积，不需要对驱动芯片进行封装，降低综合造价成本，使用方便，更能以大规模商业化的价格实现。

附图说明

图1为本实用新型示意图。

图2为本实用新型实施例一的连接框图。

图3为本实用新型实施例二的连接框图。

图4为本实用新型实施例三的连接框图。

图5为本实用新型实施例四的连接框图。

具体实施方式

下面是本实用新型的具体实施例来进一步描述：

本实用新型内置驱动芯片的联体数码管设备包括电路基板上设置驱动芯片、联体数码管，驱动芯片对外设有电源引脚VCC、接地引脚GND、串行信号接口S，在设备内部联体数码管中单体数码管的各相同段引脚SEG相互之间并联后分别对应接驱动芯片的段引脚SEG，驱动芯片的字引脚DIG分别对应接联体数码管中单体数码管的字引脚DIG。

上述联体数码管中至少包含一个单体数码管，驱动芯片中段引脚SEG的数目和联体数码管中单体数码管段引脚SEG的数目相等，驱动芯片中字引脚DIG的数目和联体数码管中单体数码管的数量相等。联体数码管中单体数码管都有一个公共端即字引脚DIG为共阴极性或共阳极性。

驱动芯片的串行信号接口S为串行数据时钟RXD引脚，或者驱动芯片的串行信号接口S由时钟信号SCL引脚、数据信号SDA引脚组成的两线串行信号接口，或者驱动芯片的串行信号接口S由时钟信号CLK引脚、数据信号DAT引脚、加载信号STB引脚组成的三线串行信号接口，或者驱动芯片的串行信号接口S由时钟信号CLK引脚、数据信号DAT引脚、片选使能信号CS引脚组成的三线串行信号接口。驱动芯片的VCC引脚接3.3伏或5伏电压。每个单体数码管都是由8个发光管组成的7段加小数点结构。联体数码管中的单体数码管一字排列组成。显示驱动方式为动态扫描驱动。

实施例一

在图2中，驱动芯片通过RXD引脚可以与外部设备连接。电容C1为220uf和C2为0.1uf布置于驱动芯片的3.3V电源VCC引脚附近，用于电源退耦，减少驱动大电流产生的干扰。驱动芯片可以直接动态驱动2个共阴单体数码管，各单体数码管的公共阴极分别由驱动芯片的DIG0～DIG1引脚进行驱动。

实施例二

在两线串行接口方案图3中，CH455芯片通过2线串行接口SDA、SCL引脚可以与外部设备连接。电容C1为220uf和C2为0.1uf布置于CH455的3.3V电源VCC引脚附近，用于电源退耦，减少驱动大电流产生的干扰。CH455芯片可以直接动态驱动2个共阳单体数码管，各单体数码管的公共阳极分别由CH455芯片的DIG0～DIG1引脚进行驱动。

实施例三

在三线串行接口方案图4中，驱动芯片通过3线串行接口STB、DAT、CLK引脚可以与外部设备连接。电容C1为220uf和C2为0.1uf布置于驱动芯片的5V电源VCC引脚附近，用于电源退耦，减少驱动大电流产生的干扰。驱动芯片可以直接动态驱动4个共阴单体数码管，各单体数码管的公共阴极分别由驱动芯片的DIG0～DIG3引脚进行驱动。

实施例四

在另一种三线串行接口方案图5中，驱动芯片通过3线串行接口CS、DAT、CLK引脚可以与外部设备连接。电容C1为220uf和C2为0.1uf布置于驱动芯片的5V电源VCC引脚附近，用于电源退耦，减少驱动大电流产生的干扰。驱动芯片可以直接动态驱动4个共阳单体数码管，各单体数码管的公共阳极分别由驱动芯片的DIG0～DIG3引脚进行驱动。

Claims (5)

1.一种内置驱动芯片的联体数码管设备，该设备包括其特征在于驱动芯片(1)对外设有电源引脚VCC、接地引脚GND、串行信号接口(S)，在设备内部联体数码管(2)中单体数码管的各相同段引脚SEG相互之间并联后分别对应接驱动芯片(1)的段引脚SEG，驱动芯片(1)的字引脚DIG分别对应接联体数码管(2)中单体数码管的字引脚DIG。

2.如权利要求1所述的内置驱动芯片的联体数码管设备，其特征在于联体数码管(2)中至少包含一个单体数码管，驱动芯片(1)中段引脚SEG的数目和联体数码管(2)中单体数码管段引脚SEG的数目相等，驱动芯片(1)中字引脚DIG的数目不少于联体数码管(2)中单体数码管的数量。

3.如权利要求1所述的内置驱动芯片的联体数码管设备，其特征在于联体数码管(2)中单体数码管都有一个公共端即字引脚DIG为共阴极性或共阳极性。

4.如权利要求1所述的内置驱动芯片的联体数码管设备，其特征在于驱动芯片(1)的串行信号接口(S)为串行数据RXD引脚，或者驱动芯片(1)的串行信号接口(S)由时钟信号SCL引脚、数据信号SDA引脚组成的两线串行信号接口，或者驱动芯片(1)的串行信号接口(S)由时钟信号CLK引脚、数据信号DAT引脚、加载信号STB引脚组成的三线串行信号接口，或者驱动芯片(1)的串行信号接口(S)由时钟信号CLK引脚、数据信号DAT引脚、片选使能信号CS引脚组成的三线串行信号接口。

5.如权利要求1所述的内置驱动芯片的数码管设备，其特征在于联体数码管(2)中单体数码管以直线形式排列，每个单体数码管由八个发光管组成为七段加小数点结构，或者每个单体数码管由十七个发光管组成为十六段加小数点结构。

Images