CN201204173Y - 抗突波保险丝 - Google Patents

Abstract

本实用新型公开了一种抗突波保险丝，包括绝缘基板及形成于该基板两端的端电极，此外，还包括导接于该两端电极间的保险丝部件，以及与该保险丝部件串联衔接于该二端电极间且电阻值大于该保险丝部件的电阻部件。藉由本实用新型的结构，可使保险丝部件确实发挥保护电路的效能，却不至于遭受瞬间突波所熔毁。

Description

抗突波保险丝

技术领域

本实用新型涉及一种保险丝，具体涉及一种抗突波保险丝。

背景技术

保险丝为电路中常见过电流保护组件型态之一，其利用一定熔点的金属作为基体，连接位于两端的电路接点，当通过保险丝的电流过大时，保险丝将因高电阻发热，至一定温度熔断而形成断路，藉以预防过载电流流通至其它电路组件；保险丝在不同应用环境中，以不同型态存在。

目前电路板上的电路组件，大多属于表面黏着装置，具有平坦上表面供负压吸嘴吸取，搬移至电路板上的预定位置，并对位至压印有焊锡的接垫位置，最后由回焊机统一焊接定位，完成预定设计的电路。

如图1所示，作为表面黏着装置的芯片型保险丝1包括一片基板12，且在基板12两端形成有供焊接至接垫的端电极14，端电极14间的基板12上形成有金属熔断部16，一旦因通过电流过大发热超过熔断部16的熔点，则在熔断部16中央的颈部将熔断而形成断路，芯片型保险丝1因此失去效能，而保护同一回路中的其它电路组件(图中未标示)不致因电流过大而受损。

倘若将保险丝应用于例如一部计算机中，于开启计算机的瞬间，将产生电力系统负载切换所产生的突波(Switching Surge)；原始设计时，保险丝系供预防电路过载，但如此的突波可能导致保险丝直接损毁，有违配置该保险丝的用意，不可不重视此问题。

如图2所示，量测突波对一常见芯片型保险丝的影响，图中横向X轴为时间，单位宽度为0.2毫秒，曲线22为电压对时间的曲线，Y轴每单位高度代表5.0伏特；当X轴在箭头处时，曲线22的Y轴数值开始大幅升高，表示电流开始流过该保险丝。此时，流过保险丝的电流与时间曲线24中可见，当电流开始流经保险丝、产生突波时，瞬间最大电流超过22安培，此曲线24的X轴单位宽度仍为0.2毫秒，Y轴的每单位高度则代表5.0安培。故此突波的发生，可能已超过保险丝的预定负荷，使保险丝不耐突波的大电流而意外熔毁。

稍具经验的电路设计工程师了解突波可能造成的危害，大多选择稍高负荷的保险丝，或另行配置其它过电流保护组件，但如此作法徒增成本、且耗用电路板有限空间；多耗用一个电路组件，亦表示多出两个焊点，误用电阻更可能影响电路压降，且保险丝的选用应仍以保护电路为主，而非对抗突波。

因此，若能提供一种有效保护保险丝，且使保险丝能在预期状态下适时熔断以保护同回路相关组件，又可有效配合电路板配置，应为最佳解决方案。

实用新型内容

本实用新型所要解决的技术问题是提供一种有效发挥保险丝预期效能，并预防保险丝遭遇突波而意外熔断的抗突波保险丝。本实用新型可视配置环境调整电阻值，不影响电路压降且适当搭配电阻部件与保险丝部件运作；本实用新型还可缩减SMD对象使用数量，直接节省印刷电路板或基板空间，减低电路工程师设计困扰。

为了解决上述技术问题，本实用新型提出的抗突波保险丝，包括绝缘基板及形成于该基板两端的端电极，此外，还包括导接于该两端电极间的保险丝部件，以及与该保险丝部件串联衔接于该二端电极间且电阻值大于该保险丝部件的电阻部件。

藉由本实用新型，利用适当电阻值的电阻部件与保险丝部件串联，可有效保护保险丝部件，却完全不影响保险丝部件效能；一旦遭遇突波，电阻部件可确实做为保险丝的护盾，使运用本实用新型的相关基板、电子装置皆可更稳定可靠，本实用新型确实可提升技术领域中相关技术，使SMD电路对象选用更加灵活。

附图说明

图1是常见的芯片型保险丝的外观立体示意图；

图2是常见的芯片型保险丝遭遇突波的电压/时间与电流/时间示意图；

图3是本实用新型第一实施例的外观立体示意图；

图4是本实用新型第一实施例的等效电路图；

图5是本实用新型第二实施例局部分解的外观立体示意图；

图6是本实用新型抗突波保险丝遭遇突波的电压/时间与电流/时间示意图。

其中：1为芯片型保险丝；12为基板；16为金属熔断部；22-28为曲线；3、3’为抗突波保险丝；4、4’为绝缘基板；5、5’、14为端电极；6、6’为保险丝部件；7、7’为电阻部件；8’为电阻值微调修饰部；9’为保护层；R为电阻；Fuse为保险丝。

具体实施方式

下面结合附图和具体实施例，进一步阐述本实用新型。这些实施例应理解为仅用于说明本实用新型而不用于限制本实用新型的保护范围。在阅读了本实用新型记载的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等效变化和修饰同样落入本实用新型权利要求书所限定的范围。

如图3所示，本实用新型第一较佳实施例提供的抗突波保险丝3包含绝缘基板4、形成于基板4两端可供SMT焊接的端电极5、导接于端电极5之间的保险丝部件6、以及与保险丝部件6以串联方式衔接于两端电极5间的电阻部件7，且电阻部件7的电阻值大于前述保险丝部件6的电阻值；例如，一般芯片型保险丝的内阻为10mΩ-3Ω，本实施例采用内阻值0.25Ω的保险丝部件6，串联衔接的电阻部件7则可选择内阻值为10Ω。

因电阻部件7的内阻值大于保险丝部件6的内阻值，藉此组合，可使抗突波保险丝3遭遇突波时，利用电阻部件7阻挠突波电流的峰值，直接减少突波对保险丝部件6及整体抗突波保险丝3造成的影响，且保险丝部件6仍能于预定温度范围熔断，避免过载电流影响其它电路组件(图中未标示)。

图4为本实施例的等效电路图，以电路符号表示本实施例提供的抗突波保险丝接续的状态，图中R为电阻，Fuse为保险丝，两者以串联模式连接。

如图5所示，本实用新型第二较佳实施例提供的抗突波保险丝，依相同原则稍加变化，抗突波保险丝3’中除与第一实施例相仿的基本构件如绝缘基板4’、端电极5’、保险丝部件6’外，可采经雷射加工的电阻部件7’，使电阻部件7’具有电阻值微调修饰部8’，利用薄膜修整技术，精确修饰电阻部件7’实际阻值，以因应各种环境的电路设计。为保护保险丝部件6’、电阻部件7’与电阻值微调修饰部8’，抗突波保险丝3’更具有大致包覆前三者的保护层9’；为更清楚说明本实施例的结构，图5中将保护层9’自基板4’上分解开。

将第二实施例的抗突波保险丝和背景技术中所述的常见的芯片型保险丝进行相同的检测，获得如图6所示的电压对时间曲线26，X轴同样表示时间，且为更清楚呈现曲线26，此处选择每单位宽度代表1毫秒，Y轴则表示电压，每单位高度仍代表5.0伏特。相对应的电流对时间曲线28，在相同时间间隔下，可明确发现，即使将Y轴的单位高度代表的电流量，扩张为每单位高度仅代表1.00安培，但突波发生时，最大峰值电流已被限制在3安培以下，且突波的能量被分布至较长的5毫秒中，相较背景技术中所述的常见的芯片型保险丝的电流峰值动辄20安培以上，防止保险丝组件被误烧毁的效用非常显著。

本实用新型前述实施例中，保险丝部件6、6’虽采用图标的造型，实际应用时可不在此限，选用保险丝部件时，更可视材料特性例如温度系数趋近零或正温度系数的材料构成，端视使用需求而定。如第一与第二实施例，抗突波保险丝3、3’不仅以实际测试验证，显见可采单一型态配置于电路板上，无需再搭配其它过电流保护组件，自然腾出电路板的空间、减少焊接接点与节省不必要成本。

依照上述各实施例说明，无需限定保险丝的造型，仅需搭配适当电阻值的电阻部件与保险丝部件串联，利用本实用新型抗突波保险丝，即可达到使保险丝确实保护电路安全，却不受突波影响而损毁；在成本几未增加状态下，更有效精简电路板的配置空间，并减少接点数量。

Claims (5)

1.一种抗突波保险丝，包括绝缘基板及形成于该基板两端的端电极，其特征是，还包括导接于该两端电极间的保险丝部件，以及与该保险丝部件串联衔接于该二端电极间且电阻值大于该保险丝部件的电阻部件。

2.根据权利要求1所述的抗突波保险丝，其特征是，该电阻部件形成有电阻值微调修饰部。

3.根据权利要求1所述的抗突波保险丝，其特征是，还包括大致覆盖该保险丝部件及该电阻部件的保护层。

4.根据权利要求1或2或3所述的抗突波保险丝，其特征是，该保险丝部件由温度系数趋近零材料制成。

5.根据权利要求1或2或3所述的抗突波保险丝，其特征是，该保险丝部件由正温度系数材料制成。

Images