CN201142785Y - 差分对兼容电路板 - Google Patents
差分对兼容电路板 Download PDFInfo
- Publication number
- CN201142785Y CN201142785Y CN 200720190821 CN200720190821U CN201142785Y CN 201142785 Y CN201142785 Y CN 201142785Y CN 200720190821 CN200720190821 CN 200720190821 CN 200720190821 U CN200720190821 U CN 200720190821U CN 201142785 Y CN201142785 Y CN 201142785Y
- Authority
- CN
- China
- Prior art keywords
- circuit
- pad
- differential pair
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本实用新型涉及一种差分对兼容电路板,包括:公共电路、第一分电路和第二分电路;并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与所述第一分电路的差分对线连接;并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与所述第二分电路的差分对线连接;所述公共电路的差分对线与所述第一焊盘对的公共连接端连接,并通过过孔与所述第二焊盘对的公共连接端连接。本实用新型利用印刷电路板二个表层信号层和过孔连接公共电路与二个分电路的差分对信号,实现公共电路与二个分电路的差分对兼容的同时,不需要占用印刷电路板的内层信号层,提高差分对信号的耦合性,明显节约了印刷电路板的布板空间。
Description
技术领域
本实用新型涉及一种电路板,特别是一种差分对兼容的电路板。
背景技术
在通信系统中,传输信号的板内互连基本上是通过印刷电路板(printcircuit board,PCB)上的铜线进行连接。在系统的研发初期,系统功能因性能和成本的差异往往有多种实现电路。如果每种实现电路都制作一块PCB,这样既浪费时间,成本也高。因此为了减少成本和缩短研发周期,多种电路在PCB上同时实现,这种多电路的同时实现就是兼容设计。
图1为现有技术采用铜线连接的电路图。如图1所示,现有技术中,多电路实现兼容的设计是在PCB上,采用铜线对要选通的电路进行简单地连接,即:公共电路300与第一分电路100和第二分电路200之间采用铜线直接连接。当选通第一分电路100时,期望的信号传输路径是公共电路300到第一分电路100,这时从分叉点到第二分电路200之间的连线就是在信号传输线路中出现的短截线,通常,短截线越长会导致信号质量越差。而采用铜线连接的方式,在PCB制备完成后不易更改信号的传输线路,无法去掉多余的短截线。因此,该方式只适用于PCB线路上传输的是低速信号的情形,当信号速率达到几百兆甚至更高时,多电路兼容设计带来的短截线(即:尾桩)将会给传输信号质量带来严重影响。
差分对是由两根传输信号幅度相同,相位相反的信号线一起布线形成的,两根信号线越靠近效果越好。组成一组差分对的两根信号线中,定义其中一根信号线为正线,标记为“+”,另一根信号线为负线,标记为“-”;正线和负线的传输信号幅度相同,相位相反。由于差分对的抗干扰能力强、电压幅度低等特点,非常适合高速信号的传输,因此差分对的兼容设计非常重要。
图2为现有技术PCB的分层结构示意图。如图2所示,PCB一般是包括表面信号层(分为顶层信号层400和底层信号层500)、内层信号层600、介质层700(由绝缘材料组成)、过孔800等。过孔800通常是用于信号层切换的电气通路,其内壁附有铜,具有导通性,顶层信号层400的铜线和底层信号层铜线500就通过过孔800连接起来;而不需要与过孔800连接的层面(如内层信号层600),其铜线(或铜皮)则与过孔800保持一定距离。
为了消除传输高速信号时,多电路兼容设计带来的尾桩对信号质量的影响,目前比较通用的方法是采用电阻或者电容将多个分电路相互隔离。图3为现有技术采用电阻连接的电路图。如图3所示,公共电路300与第一分电路100和第二分电路200采用电阻相互隔离。当使用第一分电路100时,断开电阻R3和R4,且R3和R4越靠近分叉点,留下的尾桩将越短,第一分电路100的信号质量也越好。同理,采用第二分电路200时可以断开R1和R2。因此,在采用差分对进行多电路兼容设计时,关键的问题是如何在PCB中布置起隔离作用的电阻,使得既达到消除尾桩的目的,又易于实现。
实际工艺中,电子元件引脚与位于PCB表面的焊盘焊接后,电子元件就与PCB的电路铜线连接起来了。每个电阻或电容需要通过两个焊盘焊接在PCB上。在PCB同一表层信号层上,分别选取两个不同电阻或电容的其中一个焊盘,并重叠放置,如果焊盘是正方形,两个焊盘就会完全重叠。在PCB制作完成后,两个重叠焊盘合二为一。
图4为现有技术PCB顶层信号层上焊盘重叠的示意图。如图4所示,与第一分电路100的一组差分对线连接的电阻焊盘对和与第二分电路200的一组差分对线连接的电阻焊盘对均布设在PCB的顶层信号层上。其中,第一子焊盘对A100的一个焊盘和第三子焊盘对B100的一个焊盘重叠,第二子焊盘对A200的一个焊盘和第四子焊盘对B200的一个焊盘重叠,当选通第一分电路100时,期望的信号流向为公共电路300到第一分电路100,这时可以分别在第一子焊盘对A100和第二子焊盘对A200的二个焊盘上均焊接电阻,连通第一分电路100的铜线;第三子焊盘对B100和第四子焊盘对B200的二个焊盘上均不焊接电阻。同理,选通第二分电路200时,第三子焊盘对B100和第四子焊盘对B200的二个焊盘上均焊接电阻,连通第二分电路200的铜线,第一子焊盘对A100和第二子焊盘对A200的二个焊盘上均不焊接电阻。
参照图2-4所示,公共电路300的差分对铜线和第一分电路100的差分对铜线与第一子焊盘对A100和第二子焊盘对A200连接,占据了PCB的顶层信号层。连接第二分电路200差分对“+”线和“-”线的第三子焊盘对B100和第四子焊盘对B200的焊盘分布在公共电路300的差分对铜线和第一分电路100的差分对铜线的两侧。由于差分对的“+”线和“-”线必须在一起布线,且“+”线和“-”线布线长度必须相同,因此连接第二分电路200的差分对的“+”线不能在顶层信号层绕过公共电路300的差分对铜线或第一分电路100的差分对铜线与“-”线走在一起,只能是“+”线和“-”线都利用过孔800转到PCB的内层信号层后再一起布线,然后再通过过孔800转到顶层信号层分别与第三子焊盘对B100和第四子焊盘对B200的焊盘连接(如图4虚线所示),这样需利用PCB的顶层信号层和一个内层信号层来实现一组差分对的兼容。
如欲实现两组差分对兼容,可在上述技术方案的基础上,在顶层信号层上增加布设另一重叠焊盘的焊盘对。由于目前电路模块周围的配置电阻和电容已经很多,如果将焊盘对都布设在PCB的同一表面信号层,会使电路模块占用的区域明显增加,导致布板空间更加紧张。
此外,如欲实现两组差分对兼容,还可在PCB的顶层信号层和底层信号层均布设重叠焊盘的焊盘对。在PCB的底层信号层布设重叠焊盘对,则需要使用底层信号层和另一个内层信号层完成走线,从而实现两组差分对兼容。所以,该技术方案布线时,需占用PCB的4个信号层,即:顶层信号层、底层信号层和2个内层信号层。
因此,现有技术的缺陷在于:现有的在PCB表层信号层上布设重叠焊盘的电路板存在着占用太多PCB空间,差分对线需绕过一定距离才能彼此靠紧同时布线,从而影响差分对耦合性的缺陷;特别是针对多组差分对进行兼容设计时,该缺陷显得尤为明显。因此,在PCB表层信号层上布设重叠焊盘的电路板不能满足PCB上高密度的差分对兼容设计的需要。要实现多组差分对兼容时,需充分同时利用二个表面信号层,尽量压缩电路模块需要的布板空间。
实用新型内容
本实用新型的目的是提供一种差分对兼容电路板,以实现一组或多组差分对兼容的同时,提高差分对的耦合性,节约印刷电路板的布板空间。
为了实现上述目的,本实用新型提供了一种差分对兼容电路板,包括:
公共电路、第一分电路和第二分电路;
并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与所述第一分电路的差分对线连接;
并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与所述第二分电路的差分对线连接;
所述公共电路的差分对线与所述第一焊盘对的公共连接端连接,并通过过孔与所述第二焊盘对的公共连接端连接。
本实用新型提出了一种差分对兼容设计电路板,充分利用印刷电路板二个表层信号层(顶层信号层和底层信号层)和过孔连接公共电路与二个分电路的差分对线,实现了公共电路与二个分电路的差分对兼容的同时,不需要占用印刷电路板的内层信号层;此外,由于同时利用PCB顶层信号层和底层信号层分别布设焊盘对,差分对线不需绕过一定距离,就可实现在布线过程中彼此靠紧同时布线,有利于提高差分对之间的耦合性;进一步地,由于本实用新型是同时利用两个表面信号层布设焊盘对,因此压缩了布板空间,尤其是在印刷电路板上实现高密度的多组差分对兼容时,明显节约了印刷电路板的布板空间。
下面通过附图和实施例,对本实用新型的技术模块做进一步地详细描述。
附图说明
图1为现有技术采用铜线连接的电路图;
图2为现有技术PCB的分层结构示意图;
图3为现有技术采用电阻连接的电路图;
图4为现有技术PCB顶层信号层上焊盘重叠的示意图;
图5为本实用新型第一实施例的电路图;
图6为本实用新型第一实施例的顶层信号层上焊盘布设示意图;
图7为本实用新型第一实施例的底层信号层上焊盘布设示意图;
图8为本实用新型第一实施例差分对线正线的连接示意图;
图9为本实用新型第二实施例的电路图;
图10为本实用新型第三实施例的电路图;
图11为本实用新型第三实施例的顶层信号层上焊盘布设示意图;
图12为本实用新型第三实施例的底层信号层上焊盘布设示意图;
图13为本实用新型第四实施例的电路图。
具体实施方式
本实用新型利用PCB上下二个表面信号层都可以焊接元器件的特点,提供了一种差分对兼容电路板,包括:
公共电路、第一分电路和第二分电路;
并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与第一分电路的差分对线连接;
并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与第二分电路的差分对线连接;
公共电路的差分对线与第一焊盘对的公共连接端连接,并通过过孔与第二焊盘对的公共连接端连接。
本实用新型中的焊盘对具体为:每组焊盘对包括并排布设在相同表层信号层上的二个子焊盘对,其中,一个子焊盘对包括该焊盘对的分支连接端的第一端以及公共连接端的第一端;另一个子焊盘对包括该焊盘对的分支连接端的第二端以及公共连接端的第二端。
当选通某一分电路的某一支路时,可在该支路对应的一组差分对信号连接的焊盘对的二个子焊盘对上,分别焊接一个零欧姆电阻或选通电容,实现该组差分对线与公共电路上对应的差分对线的连接。
本实用新型充分利用PCB二个表层信号层(顶层信号层和底层信号层)和过孔连接公共电路和二个分电路,实现了公共电路和二个分电路的差分对兼容的同时,不需要利用PCB的内层信号层,因此节约了PCB的布板空间;此外,由于同时利用PCB顶层信号层和底层信号层分别布设焊盘对,差分对线不需绕过一定距离,就可实现在布线过程中彼此靠紧同时布线,有利于提高差分对之间的耦合性。
实施例一
图5为本实用新型第一实施例的电路图。如图5所示,本实施例包括:作为分电路的第一接收电路1和第二接收电路2,以及作为公共电路的驱动电路3,驱动电路3的一组差分对线与第一接收电路1和第二接收电路2的对应的差分对线分别通过电阻R隔离。关键是如何布设电阻R的焊盘,使得消除尾桩的同时,可以更加节约PCB布板空间。
图6为本实用新型第一实施例的顶层信号层上焊盘布设示意图。如图6所示,
布设在PCB顶层信号层上的一组第一焊盘对,包括并排布设在PCB的顶层信号层上的二个子焊盘对,一个子焊盘对包括该第一焊盘对的分支连接端的正线端A1i+以及公共连接端的正线端A1o+;另一子焊盘对包括该第一焊盘对的分支连接端的负线端A2i-以及公共连接端的负线端A2o-。
图7为本实用新型第一实施例的底层信号层上焊盘布设示意图。如图7所示,布设在PCB底层信号层上的一组第二焊盘对,该第二焊盘对位于布设在顶层信号层上焊盘对的正下方,包括并排布设在PCB的底层信号层上的二个子焊盘对,一个子焊盘对包括该第二焊盘对的分支连接端的正线端B1i+以及公共连接端的正线端B1o+;另一个子焊盘对包括该第二焊盘对的分支连接端的负线端B2i-以及公共连接端的负线端B2o-。
参见图6和图7所示:并排布设在PCB的顶层信号层上的第一焊盘对的分支连接端的正线端A1i+和负线端A2i-分别与第一接收电路1的一组差分对线的正线(+)和负线(-)连接;
并排布设在PCB的底层信号层上的第二焊盘对的分支连接端的正线端B1i+和负线端B2i-分别与第二接收电路2的一组差分对线的正线(+)和负线(-)连接;
驱动电路3的一组差分对线中的正线(+)和负线(-)分别与顶层信号层的第一焊盘对的公共连接端的正线端A1o+和负线端A2o-连接,并分别通过过孔9与底层信号层的第二焊盘对的公共连接端的正线端B1o+和负线端B2o-连接。
当要选通第一接收电路1时,期望的信号流向是驱动电路3到第一接收电路1,可在顶层信号层的二个子焊盘对上分别焊接一个零欧姆电阻或选通电容,而底层信号层的二个子焊盘对空置,即不焊接零欧姆电阻或选通电容,从而实现驱动电路3连接第一接收电路1,而断开第二接收电路2;同理,当要选通第二接收电路2时,期望的信号流向是驱动电路3到第二接收电路2,可在底层信号层的二个子焊盘对上分别焊接一个零欧姆电阻或选通电容,而顶层信号层的二个子焊盘对空置,即不焊接零欧姆电阻或选通电容,从而实现驱动电路3连接第二接收电路2,而断开第一接收电路1。
图8为本实用新型第一实施例差分对线正线的连接示意图。如图8所示,驱动电路的差分对线中的正线端4通过PCB顶层信号层的铜线5与顶层信号层第一焊盘对的公共连接端的正线端A1o+连接,并通过过孔9与PCB的底层信号层上的铜线14连接,底层信号层上的铜线14与底层信号层上第二焊盘对的公共连接端的正线端B1o+连接;进一步地,顶层信号层上的第一焊盘对的分支连接端的正线端A1i+与第一接收电路的一组差分对线中的正线端8连接,底层信号层上的第二焊盘对的分支连接端的正线端B1i+与第二接收电路的一组差分对线中的正线端13连接。
这样,驱动电路的差分对线中的正线端4就均与布设在顶层信号层的第一焊盘对公共连接端的正线端A1o+和底层信号层的第二焊盘对的公共连接端的正线端B1o+连接。
当在顶层信号层上的第一焊盘对的分支连接端的正线端A1i+和公共连接端的正线端A1o+之间通过焊接零欧姆电阻或选通电容等方式连接时,驱动电路的差分对线中的正线端4就实现了与第一接收电路的差分对线的正线端8连接。同理,当在底层信号层的第二焊盘对的分支连接端的正线端B1i+和第二焊盘对的公共连接端的正线端B1o+之间通过焊接零欧姆电阻或选通电容等方式连接时,驱动电路的差分对线的正线端4就实现了与第二接收电路的差分对线的正线端13连接。
焊盘对的公共连接端的焊盘外沿到过孔之间存在着一定的距离,该距离越小,信号尾桩越小,对信号的影响也越小。为了减小信号尾桩的影响,在电路板制备过程中,可将该距离控制在小于1.27mm范围内。由于过孔高度通常为2.032mm,因此,此时仅剩下小于3.302mm的信号尾桩还与驱动电路连接,但该长度的尾桩对速率小于10Gbps(目前数据通信行业最大的信号速率一般小于3.75Gbps)的信号无影响,即:消除了尾桩的影响。
本实施例,同时利用PCB二个表层信号层(顶层信号层和底层信号层)和过孔,实现了二个接收电路与一个驱动电路的一组差分对的兼容,不需要利用PCB的内层信号层,因此压缩并节约了PCB的布板空间;此外,由于同时利用PCB顶层信号层和底层信号层分别布设焊盘对,差分对线不需绕过一定距离,就可实现在布线过程中彼此靠紧同时布线,有利于提高差分对之间的耦合性;进一步地,通过控制焊盘对的公共连接端的焊盘外沿到过孔之间的距离和过孔高度,可减小信号尾桩,消除尾桩对差分对信号的影响。
实施例二
图9为本实用新型第二实施例的电路图。如图9所示,本实施例将第一驱动电路10和第二驱动电路20分别作为第一分电路和第二分电路,将接收电路30作为公共电路,虽然兼容的电路图与实施例一有所区别,但实现第一驱动电路10、第二驱动电路20和接收电路30的差分对兼容设计时,其焊盘布设方式和选通接收电路30和第一驱动电路10或第二驱动电路20的连接方式,与上述实施例相同,能够实现二个驱动电路与一个接收电路的一组差分对的兼容,不再赘述。
实施例三
图10为本实用新型第三实施例的电路图。如图10所示,本实施例与实施例一的区别在于:
分别作为第一分电路和第二分电路的第一接收电路1和第二接收电路2分别包括二组差分对信号,作为公共电路的驱动电路3包括二组差分对信号。
图11为本实用新型第三实施例的顶层信号层上焊盘布设示意图。如图11所示,顶层信号层布设二组并排的第一焊盘对,其中,顶层信号层的第一组第一焊盘对的分支连接端的正线端A1i+和负线端A2i-分别与第一接收电路1的第一组差分对线的正线和负线连接;顶层信号层的第二组第一焊盘对的分支连接端的正线端A3i+和负线端A4i-分别与第一接收电路1的第二组差分对线的正线和负线连接。
图12为本实用新型第三实施例的底层信号层上焊盘布设示意图。如图12所示,底层信号层的对应位置上布设有二组并排的第二焊盘对,其中,底层信号层的第一组第二焊盘对的分支连接端的正线端B1i+和负线端B2i-分别与第二接收电路2的第一组差分对线的正线和负线连接;底层信号层的第二组第二焊盘对的分支连接端的正线端B3i+和负线端B4i-分别与第二接收电路2的第二组差分对线的正线和负线连接。
参见图11和图12,驱动电路3的第一组的差分对线中的正线(+)和负线(-)分别与顶层信号层的第一组第一焊盘对的公共连接端的正线端A1o+和负线端A2o-连接,并分别通过过孔9与底层信号层的第一组第二焊盘对的公共连接端的正线端B1o+和负线端B2o-连接;驱动电路3的第二组差分对线中的正线(+)和负线(-)分别与顶层信号层的第二组第一焊盘对的公共连接端的正线端A3o+和负线端A4o-连接,并分别通过过孔9与底层信号层的第二组第二焊盘对的公共连接端的正线端B3o+和负线端B4o-连接。
本实施例中,如果欲实现第一接收电路1、第二接收电路2和驱动电路3的某一组差分对兼容时,可在欲选通的差分对线连接的子焊盘对上分别焊接上零欧姆电阻或选通电容,其方法与本实用新型实施例一相同,不再赘述。
当第一接收电路1、第二接收电路2和驱动电路3均包括三组甚至多组差分对时,只需在电路板的顶层信号层和底层信号层上,分别并排布设上对应的三组甚至多组焊盘对,其焊盘布设方式和电路选通方式与一组差分对线的焊盘布设方式和电路选通方式相同,不再赘述。
本实施例,利用PCB二个表层信号层(顶层信号层和底层信号层)和过孔,实现了二个接收电路与一个驱动电路的多组差分对的兼容,不需要利用PCB的内层信号层,压缩并节约了PCB的布板空间;此外,由于同时利用PCB顶层信号层和底层信号层分别布设焊盘对,差分对线不需绕过一定距离,就可实现在布线过程中彼此靠紧同时布线,有利于提高差分对之间的耦合性;进一步地,通过控制焊盘对的公共连接端的焊盘外沿到过孔之间的距离和过孔高度,可减小信号尾桩,消除尾桩对差分对信号的影响。
实施例四
图13为本实用新型第四实施例的电路图。如图13所示,将第一驱动电路10和第二驱动电路20分别作为第一分电路和第二分电路,将接收电路30作为公共电路,虽然电路图与实施例二有所区别,但实现第一驱动电路10、第二驱动电路20和接收电路30的多组差分对兼容设计时,其焊盘布设方式和选通接收电路30和第一驱动电路10或第二驱动电路20的方式与上述实施例相同,能够实现二个驱动电路与一个接收电路的多组差分对的兼容,不再赘述。
最后应说明的是:以上实施例仅用以说明本实用新型的技术模块,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术模块进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术模块的本质脱离本实用新型实施例技术模块的精神和范围。
Claims (6)
1.一种差分对兼容电路板,其特征在于,包括:
公共电路、第一分电路和第二分电路;
并排布设在印刷电路板的第一表层信号层上的第一焊盘对的分支连接端与所述第一分电路的差分对线连接;
并排布设在印刷电路板的第二表层信号层上的第二焊盘对的分支连接端与所述第二分电路的差分对线连接;
所述公共电路的差分对线与所述第一焊盘对的公共连接端连接,并通过过孔与所述第二焊盘对的公共连接端连接。
2.根据权利要求1所述的差分对兼容电路板,其特征在于,所述第一焊盘对和第二焊盘对的公共连接端均包括正线端和负线端,所述公共电路的差分对线中的正线和负线分别与所述第一焊盘对的公共连接端的正线端和负线端连接,并通过过孔分别与所述第二焊盘对的公共连接端的正线端和负线端连接。
3.根据权利要求1所述的差分对兼容电路板,其特征在于,所述第一分电路和第二分电路均具有多组所述差分对线,多组所述差分对线分别与多组所述第一焊盘对和第二焊盘对的分支连接端连接;所述公共电路具有多组所述差分对线与多组所述第一焊盘对的公共连接端连接,并通过过孔与多组所述第二焊盘对的公共连接端连接。
4.根据权利要求1-3所述的任一差分对兼容电路板,其特征在于,所述公共电路为驱动电路,所述第一分电路和第二分电路分别为第一接收电路和第二接收电路。
5.根据权利要求1-3所述的任一差分对兼容电路板,其特征在于,所述公共电路为接收电路,所述第一分电路和第二分电路分别为第一驱动电路和第二驱动电路。
6.根据权利要求1-3所述的任一差分对兼容电路板,其特征在于,所述第一焊盘对和第二焊盘对的所述公共连接端的焊盘外沿到所述过孔的距离小于1.27mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200720190821 CN201142785Y (zh) | 2007-12-14 | 2007-12-14 | 差分对兼容电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200720190821 CN201142785Y (zh) | 2007-12-14 | 2007-12-14 | 差分对兼容电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201142785Y true CN201142785Y (zh) | 2008-10-29 |
Family
ID=40070493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200720190821 Expired - Lifetime CN201142785Y (zh) | 2007-12-14 | 2007-12-14 | 差分对兼容电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201142785Y (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107729277A (zh) * | 2017-09-29 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种多功能复用高速信号co‑lay走线结构及走线方法 |
CN108429047A (zh) * | 2018-03-15 | 2018-08-21 | 青岛海信电器股份有限公司 | 一种信号传输装置以及应用于其的信号兼容设计方法 |
CN112804813A (zh) * | 2020-12-31 | 2021-05-14 | 西安易朴通讯技术有限公司 | 一种高速信号走线结构及服务器 |
-
2007
- 2007-12-14 CN CN 200720190821 patent/CN201142785Y/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107729277A (zh) * | 2017-09-29 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种多功能复用高速信号co‑lay走线结构及走线方法 |
CN108429047A (zh) * | 2018-03-15 | 2018-08-21 | 青岛海信电器股份有限公司 | 一种信号传输装置以及应用于其的信号兼容设计方法 |
CN112804813A (zh) * | 2020-12-31 | 2021-05-14 | 西安易朴通讯技术有限公司 | 一种高速信号走线结构及服务器 |
CN112804813B (zh) * | 2020-12-31 | 2022-03-01 | 西安易朴通讯技术有限公司 | 一种高速信号走线结构及服务器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201699722U (zh) | 拼接式背板 | |
CN101877932B (zh) | 一种双面插背板及槽位连接器 | |
CN201142785Y (zh) | 差分对兼容电路板 | |
CN1957463A (zh) | 引线接合互连的双倍密度方法 | |
TWI438961B (zh) | 信號分配結構與用以分配信號之方法 | |
CN100550880C (zh) | 通信设备的中间背板 | |
CN203519041U (zh) | 连接器自动检测机装置 | |
CN100591194C (zh) | 差分对兼容电路板 | |
CN201426156Y (zh) | 一种双面插背板及背板 | |
CN100471365C (zh) | 一种印刷电路板的布线方法及印刷电路板 | |
CN201393344Y (zh) | 一种双面插背板及槽位连接器 | |
CN209460285U (zh) | 一种基于芯片测试的插座 | |
CN210272740U (zh) | 一种最高可支持10g差分信号传输的板对板连接电路 | |
CN102523682A (zh) | 一种电路板组件及电子装置 | |
CN108733610A (zh) | 一种交换板及刀片服务器 | |
CN209355013U (zh) | 一种三条导线制成的led灯串 | |
CN100359809C (zh) | 一种差分互连电路 | |
CN217546406U (zh) | 一种方便调整线序的线路板 | |
CN219513466U (zh) | 网口兼容结构及pcb板 | |
CN101707851B (zh) | 电路及数据信号互连方法 | |
CN201349308Y (zh) | 网络讯号传输六类配线架 | |
CN206292352U (zh) | 堆栈式测试接口板件 | |
CN216414672U (zh) | 一种pcb板上电阻二选一的重合焊盘结构 | |
CN112821103B (zh) | 一种实现两个qsfp-dd模块之间最短电连接的接口平台 | |
CN201629473U (zh) | 电连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Effective date of abandoning: 20071214 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |