CN201035571Y - 一种串行外设接口 - Google Patents
一种串行外设接口 Download PDFInfo
- Publication number
- CN201035571Y CN201035571Y CNU2007201039201U CN200720103920U CN201035571Y CN 201035571 Y CN201035571 Y CN 201035571Y CN U2007201039201 U CNU2007201039201 U CN U2007201039201U CN 200720103920 U CN200720103920 U CN 200720103920U CN 201035571 Y CN201035571 Y CN 201035571Y
- Authority
- CN
- China
- Prior art keywords
- pin
- data
- transmission
- spi
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型公开了一种串行外设接口，涉及设备接口领域，以确保开始收发数据的信号可通知到外部设备。本实用新型的串行外设接口，位于处理芯片上，包括：收发数据的管脚、传输中断信号的管脚、传输时钟信号的管脚，以及传输片选信号的管脚；其中，传输中断信号的管脚，用于在收发数据的管脚做好收发数据的准备时，向外部设备发出中断信号。由于采用单独的物理管脚传输所述中断信号，以通知外部设备本端已准备好收发数据，所以无需在命令层调配同一管脚传输不同用途的信号，避免出现传输错误，进而确保开始收发数据的信号可通知到外部设备。
Description
技术领域
本实用新型涉及设备接口，特别是涉及一种串行外设接口。
背景技术
串行外设接口SPI(Serial Peripheral Interface)总线系统是一种同步串行外设接口，允许主机与各种从机以串行方式进行通信、数据交换。SPI系统有单线模式和双线模式之分，以双线模式使用居多，支持I2C或者UART配置端口。参见图1所示，基于SPI双线模式，主机HOST(即SPI设备)与从机SLAVE(例如：PDA等)之间主要使用4个管脚传输信号：串行时钟管脚(SPICLK)、主机输入/从机输出数据管脚SPISO、主机输出/从机输入数据管脚SPISI和低电平有效的从机片选管脚SPICS。
但是，当从机侧数据准备好之后，基于现有单、双线SPI模式，没有相关物理管脚发出信号，通知主机开始收发数据。所以数据传输的连续性较差；在命令层调配同一管脚传输不同用途的信号有一定的复杂度；而且在命令层调配同一管脚传输不同用途的信号可能会出现传输错误，导致从机无法启动。
进一步，现有单、双线SPI模式的数据吞吐量较小，不能满足大流量数据传输的需求。
实用新型内容
本实用新型提供一种串行外设接口，以确保开始收发数据的信号可通知到外部设备。
本实用新型的串行外设接口，位于处理芯片上，包括：收发数据的管脚、传输时钟信号的管脚，以及传输片选信号的管脚；还包括：传输中断信号的管脚，用于在收发数据的管脚做好收发数据的准备时，向外部设备发出中断信号。
其中，所述收发数据的管脚，用于接收外部设备发来的命令信号；以及与外部设备之间进行数据交互。所述传输时钟信号的管脚，用于接收外部设备发来的时钟信号。所述传输片选信号的管脚，用于接收外部设备发来的片选信号。
所述串行外设接口SPI为单线SPI或双线SPI。或者，
所述串行外设接口包括4个用于双向收发数据的管脚；或者所述串行外设接口包括4个用于收发数据的管脚，其中两个管脚用于接收数据，其余两个管脚用于发送数据。
本实用新型有益效果如下：
本实用新型的串行外设接口提供了传输中断信号的管脚，用于在收发数据的管脚做好收发数据的准备时，向外部设备(主机)发出中断信号，以通知外部设备本端已做好收发数据的准备。
由于采用单独的物理管脚传输所述中断信号，所以数据传输的连续性较好；无需在命令层调配同一管脚传输不同用途的信号，所以降低了设计命令层的复杂度；由于无需在命令层调配同一管脚传输不同用途的信号，所以不会出现传输错误，导致从机无法启动的情况。
进一步，本实用新型的串行外设接口还提供了4个用于双向收发数据的管脚，或4个用于收发数据的管脚，其中两个管脚用于接收数据，其余两个管脚用于发送数据。所以提高了数据吞吐量。在本实用新型的串行外设接口下，数据率提高到54Mbit/s，比双线SPI模式的数据率提高了3倍。
附图说明
图1为现有双线SPI模式下主机与从机的连接示意图；
图2为本实用新型实施例一中，各管脚所在处理芯片的示意图；
图3为本实用新型实施例二中，各管脚所在处理芯片的示意图；
图4为本实用新型实施例三中，各管脚所在处理芯片的示意图；
图5为本实用新型实施例四中，各管脚所在处理芯片的示意图。
具体实施方式
为了确保开始收发数据的信号可通知到外部设备，本实用新型提供一种串行外设接口SPI，该SPI位于处理芯片上，该SPI包括：收发数据的管脚、传输中断信号的管脚、传输时钟信号的管脚，以及传输片选信号的管脚。
其中，传输中断信号的管脚，用于在收发数据的管脚做好收发数据的准备时，向外部设备发出中断信号。
其中，收发数据的管脚，用于接收外部设备发来的命令信号；以及与外部设备之间进行数据交互。
传输时钟信号的管脚，用于接收外部设备发来的时钟信号。
传输片选信号的管脚，用于接收外部设备发来的片选信号。
所述串行外设接口可为SPI为单线SPI或双线SPI。也可为本实用新型提供的4线SPI，即所述串行外设接口包括4个用于双向收发数据的管脚，或者所述串行外设接口包括4个用于收发数据的管脚，其中两个管脚用于接收数据，其余两个管脚用于发送数据。
以下通过三个实施例具体描述。
实施例一、基于单线SPI，包括传输中断信号的管脚，参见图2所示，在第一处理芯片1上包括：传输时钟信号的CLK管脚11、传输双向数据的D10管脚13、传输中断信号的D1管脚14，以及传输片选信号的D3管脚16。
所述第一处理芯片1位于从机SLAVE中，该从机与主机HOST交互时，上述各管脚的逻辑关系如下：
传输中断信号的D1管脚14在传输双向数据的D10管脚13做好收发数据的准备时，向外部设备(HOST)发出中断信号。
HOST收到传输中断信号的D1管脚14发来的中断信号后，会发出时钟信号、片选信号和命令信号。
传输时钟信号的CLK管脚11、传输片选信号的D3管脚16，以及传输双向数据的D10管脚13分别接收HOST发来的时钟信号、片选信号和命令信号。
SLAVE收到时钟信号、片选信号和命令信号后，传输双向数据的D10管脚13开始与HOST进行数据收发。
本实施例中，增加传输中断信号的D1管脚14后，可在传输双向数据的D10管脚13做好收发数据的准备时，向外部设备(HOST)发出中断信号，以通知外部设备本从机已准备好收发数据，从而确保开始收发数据的信号(中断信号)可通知到外部设备。
实施例二、基于双线SPI，包括传输中断信号的管脚，参见图3所示，在第二处理芯片2上包括：传输时钟信号的CLK管脚21、用于数据输入的D25管脚22、用于数据输出的D20管脚23、传输中断信号的D1管脚24，以及传输片选信号的D3管脚26。
所述第二处理芯片2位于从机SLAVE中，该从机与主机HOST交互时，上述各管脚的逻辑关系如下：
传输中断信号的D1管脚24在用于数据输入的D25管脚22和用于数据输出的D20管脚23做好收发数据的准备时，向外部设备(HOST)发出中断信号。
HOST收到传输中断信号的D1管脚24发来的中断信号后，会发出时钟信号、片选信号和命令信号。
传输时钟信号的CLK管脚21、传输片选信号的D3管脚26，以及用于数据输入的D25管脚22分别接收HOST发来的时钟信号、片选信号和命令信号。
SLAVE收到时钟信号、片选信号和命令信号后，用于数据输出的D20管脚23开始向HOST发送数据。
本实施例中，增加传输中断信号的D1管脚24后，可在收、发数据的管脚22、23做好收、发数据的准备时，向外部设备(HOST)发出中断信号，以通知外部设备本从机已准备好收发数据，从而确保开始收发数据的信号(中断信号)可通知到外部设备。
实施例三、SPI包括4个双向传输数据的管脚，还包括传输中断信号的管脚，参见图4所示，在第三处理芯片3上包括：传输时钟信号的CLK管脚31、传输第4路数据的D35管脚32、传输第1路数据的D30管脚33、传输第2路数据的D31管脚34、传输第3路数据的D32管脚35、传输片选信号的D3管脚36，以及传输中断信号的D4管脚37。
所述第三处理芯片3位于从机SLAVE中，本实施例中定义D30管脚33、D31管脚34、D32管脚35及D35管脚32，均用于双向传输数据。该从机与主机HOST交互时，上述各管脚的逻辑关系如下：
传输中断信号的D4管脚37在传输第4路数据的D35管脚32、传输第1路数据的D30管脚33、传输第2路数据的D31管脚34，以及传输第3路数据的D32管脚35做好收发数据的准备时，向外部设备(HOST)发出中断信号。
HOST收到传输中断信号的D4管脚37发来的中断信号后，会发出时钟信号、片选信号和命令信号。
传输时钟信号的CLK管脚31、传输片选信号的D3管脚36，以及双向传输数据的管脚(即D30管脚33、D31管脚34、D32管脚35和D35管脚32)分别接收HOST发来的时钟信号、片选信号和命令信号。
SLAVE收到时钟信号、片选信号和命令信号后，D30管脚33、D31管脚34、D32管脚35和D35管脚32并行向HOST发送数据。
本实施例中，相对于单线SPI模式增加了3个双向传输数据的管脚，所以提高了数据吞吐量。以及增加传输中断信号的D4管脚37后，可在收发数据的管脚32、33、34和35做好收发数据的准备时，向外部设备(HOST)发出中断信号，以通知外部设备本从机已准备好收发数据，从而确保开始收发数据的信号(中断信号)可通知到外部设备。
实施例四、SPI包括4个单向传输数据的管脚，还包括传输中断信号的管脚，参见图5所示，在第四处理芯片4上包括：传输时钟信号的CLK管脚41、传输第4路数据的D45管脚42、传输第1路数据的D40管脚43、传输第2路数据的D41管脚44、传输第3路数据的D42管脚45、传输片选信号的D3管脚46，以及传输中断信号的D4管脚47。
所述第四处理芯片4位于从机SLAVE中，本实施例中定义D40管脚43和D41管脚44用于接收数据，D42管脚45和D45管脚42中用于发送数据。该从机与主机HOST交互时，上述各管脚的逻辑关系如下：
传输中断信号的D4管脚47在传输第4路数据的D45管脚42、传输第1路数据的D40管脚43、传输第2路数据的D41管脚44，以及传输第3路数据的D42管脚45做好收发数据的准备时，向外部设备(HOST)发出中断信号。
HOST收到传输中断信号的D4管脚47发来的中断信号后，会发出时钟信号、片选信号和命令信号。
传输时钟信号的CLK管脚41、传输片选信号的D3管脚46，分别接收HOST发来的时钟信号、片选信号。用于接收数据的D40管脚43和D41管脚44接收HOST发来的命令信号。
SLAVE收到时钟信号、片选信号和命令信号后，D42管脚45和D45管脚42并行向HOST发送数据。
本实施例中，相对于双线SPI模式增加了1个接收数据的管脚，增加了1发送数据的管脚，所以提高了数据吞吐量。以及增加传输中断信号的D4管脚47后，可在收发数据的管脚42、43、44和45做好收发数据的准备时，向外部设备(HOST)发出中断信号，以通知外部设备本从机已准备好收发数据，从而确保开始收发数据的信号(中断信号)可通知到外部设备。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (5)
1.一种串行外设接口，位于处理芯片上，包括：收发数据的管脚、传输时钟信号的管脚，以及传输片选信号的管脚；其特征在于，还包括：
传输中断信号的管脚，用于在收发数据的管脚做好收发数据的准备时，向外部设备发出中断信号。
2.如权利要求1所述的接口，其特征在于，
所述收发数据的管脚，用于接收外部设备发来的命令信号；以及与外部设备之间进行数据交互；
所述传输时钟信号的管脚，用于接收外部设备发来的时钟信号；
所述传输片选信号的管脚，用于接收外部设备发来的片选信号。
3.如权利要求1或2所述的接口，其特征在于，所述串行外设接口SPI为单线SPI或双线SPI。
4.如权利要求1或2所述的接口，其特征在于，所述串行外设接口包括4个用于双向收发数据的管脚。
5.如权利要求1或2所述的接口，其特征在于，所述串行外设接口包括4个用于收发数据的管脚，其中两个管脚用于接收数据，其余两个管脚用于发送数据。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201039201U CN201035571Y (zh) | 2007-03-22 | 2007-03-22 | 一种串行外设接口 |
| US12/025,458 US20080235411A1 (en) | 2007-03-22 | 2008-02-04 | Peripheral Interface, Receiving Apparatus and Data Communication Method Using the Same |
| KR1020080026464A KR20080086405A (ko) | 2007-03-22 | 2008-03-21 | 주변장치용 인터페이스, 수신장치 및 이의 데이터 통신방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007201039201U CN201035571Y (zh) | 2007-03-22 | 2007-03-22 | 一种串行外设接口 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201035571Y true CN201035571Y (zh) | 2008-03-12 |
Family
ID=39196462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007201039201U Expired - Lifetime CN201035571Y (zh) | 2007-03-22 | 2007-03-22 | 一种串行外设接口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201035571Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101848559A (zh) * | 2010-05-13 | 2010-09-29 | 中兴通讯股份有限公司 | 信息传输的实现系统和智能卡 |
-
2007
- 2007-03-22 CN CNU2007201039201U patent/CN201035571Y/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101848559A (zh) * | 2010-05-13 | 2010-09-29 | 中兴通讯股份有限公司 | 信息传输的实现系统和智能卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| CN101981553A (zh) | 非对称通用串行总线通信 | |
| CN201604665U (zh) | 一种列控中心通信接口设备 | |
| US10218492B2 (en) | Clock and data recovery for pulse based multi-wire link | |
| CN102088386A (zh) | 一种电路系统主从互联模块的串行总线 | |
| WO2012024803A1 (en) | Usb to i2c and spi bridge | |
| CN103838700A (zh) | 电平复用控制串行通信装置及其通信方法 | |
| CN101820460A (zh) | 实现spi接口的模块 | |
| CN102023947B (zh) | Ieee1394总线与高速智能统一总线的直接接口方法 | |
| CN101937413A (zh) | 一种i2c总线的通信方法 | |
| CN201035571Y (zh) | 一种串行外设接口 | |
| CN200980110Y (zh) | Rs232与rs485混合接口电路 | |
| CN102929830A (zh) | 一种软件模拟快速通信协议 | |
| CN103034604A (zh) | Usb和多种串口的转换设备及其实现方法 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN102110070B (zh) | 一种提高串行外围设备接口传输效率的实现方法 | |
| CN201188204Y (zh) | 一种9针式rs232通信供电串口 | |
| CN200944235Y (zh) | 数字信号处理器同步串口与异步串行设备的接口装置 | |
| CN208477514U (zh) | 一种智能温控器的spi转uart的模拟电路 | |
| CN202353544U (zh) | 输入输出扩展电路及数字信号处理器系统 | |
| CN201638205U (zh) | Usb接口和rs-232接口的数据传输电路 | |
| CN103414487B (zh) | 基于cpci总线的短波信道机管控装置 | |
| CN102023948B (zh) | Usb3.0总线与高速智能统一总线的直接接口方法 | |
| CN102169471B (zh) | Arinc629总线与高速智能统一总线的直接接口方法 | |
| CN102023946B (zh) | Usb1.1总线与高速智能统一总线的接口方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: BEIJING INNOFIDEI TECHNOLOGY CO., LTD. Free format text: FORMER NAME: BEIJING CHUANGYI SHITONG TECHNOLOGY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 100084, 2303A, room 23, building A, Tsinghua Science and technology building, No. 1, Zhongguancun East Road, Haidian District, Beijing, China Patentee after: Innofidei Technology Co., Ltd. Address before: 100084, 2303A, room 23, building A, Tsinghua Science and technology building, No. 1, Zhongguancun East Road, Haidian District, Beijing, China Patentee before: Innofidei Technology Co., Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150928 Address after: 100080, Beijing, Zhongguancun Haidian District Street 11, 100 million world wealth center, block A, 12 Patentee after: BEIJING BOXIN SHITONG TECHNOLOGY CO., LTD. Address before: 100084, 2303A, room 23, building A, Tsinghua Science and technology building, No. 1, Zhongguancun East Road, Haidian District, Beijing, China Patentee before: Innofidei Technology Co., Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080312 |