CN1998079B - 模块集成集成电路 - Google Patents

模块集成集成电路 Download PDF

Info

Publication number
CN1998079B
CN1998079B CN2005800180342A CN200580018034A CN1998079B CN 1998079 B CN1998079 B CN 1998079B CN 2005800180342 A CN2005800180342 A CN 2005800180342A CN 200580018034 A CN200580018034 A CN 200580018034A CN 1998079 B CN1998079 B CN 1998079B
Authority
CN
China
Prior art keywords
circuit
signal
signal conditioning
semiconductor crystal
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800180342A
Other languages
English (en)
Other versions
CN1998079A (zh
Inventor
J·H·德比谢尔
艾伦·J·A·特雷纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sige Semiconductors Inc
Original Assignee
Sige Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35463130&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1998079(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sige Semiconductors Inc filed Critical Sige Semiconductors Inc
Publication of CN1998079A publication Critical patent/CN1998079A/zh
Application granted granted Critical
Publication of CN1998079B publication Critical patent/CN1998079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子装置，包括第一信号调节电路，第一信号调节电路由第一部分、第二部分和第三部分形成。这些部分中的每一者的信号调节功能是由其中形成所述部分的预定类型集成半导体晶粒来实现的。因而提供两个不同的半导体晶粒使得容易地在其中集成所述第一到第三信号调节部分。在所述两个不同的半导体晶粒之间提供导线连接以便在所述不同的第一到第三部分之间形成电路路径。在所述两个不同的半导体晶粒之间使用的信号路由提供用于完成具有第一信号调节功能的所述第一信号调节电路。举例来说，例如级间匹配电路的电路与功率放大器电路安置在不同的半导体晶粒上。

Description

模块集成集成电路
技术领域
本发明涉及RF前端电路领域，且更明确地说，涉及在小型模块中实施的多标准RF前端电路领域。
背景技术
通常，无线产品领域的制造商希望将无线电媒体接口电路实施到例如PCMCIA卡或道尔芯片等的无线电终端中，所述无线电终端通常必须在两个或两个以上无线电标准的环境下运行，但任何一次根据一个标准运行。这些无线电标准是(例如)所属领域的技术人员众所周知的被统一称作为IEEE 802的标准，此标准通常可分为许多单独的无线电标准，包括5.8GHz下的一个标准(已知为802.11a)和2.45GHz下的两个标准(已知为802.11b和802.11g)。
按照这些无线电标准，制造商常对建构将能够在802.11a、b和g标准下(但任何一次仅一个特定的标准有效)进行操作的无线电终端感兴趣。因此，制造商对获得合并接收和发射元件的前端模块感兴趣，其中所述接收和发射元件例如是针对终端或卡必须涉及的所有标准的低噪音放大器(LNA)、功率放大器(PA)、阻抗匹配组件和RF开关。因而向他们提供在其无线电终端设计方面的灵活性。
遗憾的是，PA和例如LNA的其它组件是高度特殊的组件，其具有一般不与其它无线电频带重叠的规格。因而，5.8GHz的PA一般不适合使用2.4GHz PA。因此，例如将不同组件LNA和PA并入到模块中以便适应不同的无线电标准。另外，许多例如PA和LNA这样的高性能RF组件具有相对较低的辅助电路集成度。举例来说，用于控制和最优化PA操作的电压调节电路、温度调节电路、控制电路和其它电路通常不和PA一起集成到相同的晶粒上，而是作为离散组件位于单独的半导体衬底上，位于围绕PA晶粒的模块内。大多数模块设计者都很了解，向模块添加更多的组件会增加成本、减少优良率和耐用度，同时导致模块尺寸上的增加。当额外的电路用于例如RF开关、LNA和PA的每一有源式RF组件时，这个效应较为复杂。
SiGe BiCMOS技术上的新近进步已允许高性能RF组件渐高的集成度。举例来说，实施在SiGe BICMOS技术中的针对802.11b/g标准的高性能2.45GHz PA可合并电压和温度调节电路以及控制电路中显现的各种功率最优化和控制机制。IC设计人员非常了解所述高集成度的益处，所述益处包括减小模块尺寸、减少成本、缩短组装时间和增加优良率及模块寿命。另外，尤其对于PA，可使用集成到PA芯片中的电压驻波比(VSWR)感测电路和PA输出功率感测电路改进PA在承受对天线的失配条件方面的稳固性。在此特定实例中，高VSWR的确定可能导致控制信号的产生以减小功率输出并进而保护一个或一个以上PA增益级以防止其出现过压状态。显然，将此类型的辅助电路集成到PA中具有在模块尺寸具有最小增加的情况下增加PA性能和稳固性的潜力。对于LNA来说，偏置点控制电路的集成是比较重要的。
然而，SiGe BiCMOS技术在工业中的用途目前是受限的。举例来说，对于5.8GHz PA来说，仅少数制造商在利用SiGe，却有若干终端用户在利用GaAs或基于Ⅲ-V族的技术。然而，基于GaAs的技术提供每级更高的增益和5.8GHz下RF信号路径中更低的损耗。然而，基于GaAs的技术常常不适合用于与基于GaAs的RF组件一起使用的辅助电路的集成。由于在基于GaAs的技术中缺乏合适的基础器件，所以电压调节(例如)可能不会集成到基于GaAs的PA中。因此，在模块情形下，模块设计者被迫添加这些额外的电路或晶粒以用于支持基于GaAs的组件。如先前所提到的，更多组件的添加会引起模块尺寸和成本上的不利。
因此需要提供支持许多RF标准的紧凑的RF模块。因此本发明的一个目的是提供一种紧凑的RF模块，其通过将多个电路组件集成到同一模块中以便支持许多RF标准来克服现有技术的局限性。
发明内容
根据本发明，提供一种电子装置，所述电子装置包含：第一集成电路半导体晶粒，其包含集成在所述第一集成电路半导体晶粒内且沿着第一信号路径安置的第一信号调节电路的第一部分；第二集成电路半导体晶粒，其包含集成在所述第二集成电路晶粒内且沿着第一信号路径安置的第一信号调节电路的第二部分，所述第二部分用于与第一信号调节电路的所述第一部分一起根据沿着所述第一信号路径传播的信号执行第一信号调节功能；第二信号调节电路，所述第二信号调节电路包含集成在所述第二集成电路晶粒内的所述第二信号调节电路的第一部分和所述第二信号调节电路的第二部分，用于根据沿着不同于所述第一信号路径的第二信号路径传播的信号执行第二信号调节功能；第一辅助电路，其集成在所述第一集成电路晶粒内并电耦合到所述第一信号调节电路的所述第一部分以供在所述第一信号调节电路的所述第一部分的运行期间使用；第二辅助电路，其集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分，所述第二辅助电路不用于执行所述第一或第二信号调节功能，且供所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分在其运行期间使用；和衬底，其用于支撑第一和第二集成电路半导体晶粒且用于提供到达和来自所述第一和第二集成电路半导体晶粒的电连接。
根据本发明，提供一种用于制造模块的方法，其包含：提供包含第一部分和第二部分的第一信号调节电路；在第一半导体晶粒内实施所述第一信号调节电路的所述第一部分；在第二半导体晶粒内实施所述第一信号调节电路的所述第二部分；提供包含第一部分和第二部分的第二信号调节电路；在所述第二半导体晶粒中实施所述第二信号调节电路的所述第一和第二部分；提供第一辅助电路，其集成在所述第一集成电路晶粒内并电耦合到所述第一信号调节电路的所述第一部分以供在所述第一信号调节电路的所述第一部分的运行期间使用；提供第二辅助电路，所述第二辅助电路集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分；将所述第一和第二半导体晶粒接合到共同衬底；和在所述两个半导体晶粒之间形成电连接以由所述第一信号调节电路的所述第一部分和所述第一信号调节电路的所述第二部分完成所述第一信号调节电路。
根据本发明，提供一种电子装置，所述电子装置包含：第一集成电路半导体晶粒，其包含集成在所述第一集成电路晶粒内且沿着第一信号路径安置的第一信号调节电路的第一部分，集成在所述第一集成电路晶粒内且沿着所述第一信号路径安置的第一信号调节电路的第三部分；第二集成电路半导体晶粒，其包含集成在所述第二集成电路晶粒内且沿着所述第一信号路径安置的所述第一信号调节电路的第二部分，所述第一信号调节电路的所述第二部分用于与所述第一信号调节电路的所述第一和第三部分一起根据沿着所述第一信号路径传播的信号执行第一信号调节功能；第二信号调节电路，包含集成在所述第二集成电路晶粒内的所述第二信号调节电路的第一部分和所述第二信号调节电路的第二部分，所述第二信号调节电路的第一部分和第二部分用于根据沿着不同于所述第一信号路径的第二信号路径传播的信号执行第二信号调节功能；第一辅助电路，所述第一辅助电路集成在所述第一集成电路晶粒内并电耦合到所述第一信号调节电路的所述第一部分和所述第三部分以供在所述第一信号调节电路的所述第一部分和所述第三部分的运行期间使用；第二辅助电路，所述第二辅助电路集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以供在所述第一信号调节电路的所述第二部分的运行期间使用；和衬底，其用于支撑所述第一和第二集成电路半导体晶粒且用于提供到达和来自所述第一和第二集成电路半导体晶粒的电连接。
附图说明
现将结合以下附图描述本发明的示范性实施例，附图中：
图1说明组件到模块中的现有技术集成；
图2说明本发明的第一实施例，一模块200具有集成在所述模块内的两个半导体衬底，而不是如图1中所示的三个半导体衬底；
图3说明本发明的第二实施例，其说明比本发明的第一实施例更特定的实施方案；
图4说明根据本发明的一实施例制造一电路的方法；和
图5说明本发明的第三实施例，一模块500具有集成在所述模块内的两个半导体衬底。
图6说明本发明的第四实施例，一模块600具有集成在所述模块600内的第一和第二集成电路半导体晶粒611和612。
具体实施方式
图1说明组件在模块100中的现有技术集成。安置在模块100内的是第一信号调节电路101、第二信号调节电路102和电压调节器电路103。第一信号调节电路安置在第一RF信号输入端100a与第一RF信号输出端100b之间。第二信号调节电路安置在第二RF信号输入端100c与第二RF信号输出端100d之间。从调节器电路103向第一和第二信号调节电路提供经调节的电源电压，所述调节器电路103与第一和第二信号调节电路101和102安置在不同的半导体衬底上。从电池(未图示)通过正电源电压输入端100e并通过接地端100f向调节器电路103提供电源电压。第一和第二信号调节电路也连接到接地端100f。
电压调节器电路103安置为此模块100的第三组件。通常，调节器电路103的电压调节特性不经最优化而与第一或第二信号调节电路一起操作以便节约模块100的成本。但是，综合考虑模块100规格后，允许使用单个调节器电路103来调节针对两个信号调节电路的电源电压。但是，遗憾的是，为每一信号调节电路提供单独的电压调节器会向模块100添加另一半导体衬底，从而导致模块成本的增加。
举例来说，图1中所示的模块100用于蜂窝式电话中，其中两个蜂窝频带功率放大器(PA)并入模块中作为第一和第二信号调节电路101和102。在所述模块中，电压调节电路通常为基于硅的且与两种不同类型的功率放大器模块(例如基于GaAs的PA)一起安置。通常可发现，模块尺寸是由辅助电路(例如电压调节电路103)所需的面积确定的，而不是由核心RF组件(例如PA)所需的面积确定的。
参看图1中所说明的现有技术模块，模块中包括的所有电路都安置为离散组件。遗憾的是，这导致在功能和性能增加的同时，模块逐渐更大且更昂贵。现有技术的另一缺点在于将这些大量电路和组件放置在模块100内将产生额外的组装成本和额外的组装时间。众所周知，在设计和制造模块的过程中，要求的面积与所使用的电路和组件的数目成比例增长。此外，制造误差和缺陷的可能性与设计中所需的电路和组件的数目也成比例增长。
图2说明本发明的第一实施例，模块200具有集成在所述模块内的两个半导体衬底，而不是如图1所示的三个半导体衬底。第一信号调节电路201形成于第一半导体衬底211上，第二信号调节电路202形成于第二半导体衬底212上。第一信号调节电路201安置在第一RF信号输入端200a与第一RF信号输出端200b之间。第二信号调节电路202安置在第二RF信号输入端200c与第二RF信号输出端200d之间。
另外，第一辅助电路203和第二辅助电路204安置在第一半导体衬底211上。采取第一电压调节器电路形式的第一辅助电路203用于向第一信号调节电路201提供第一经调节的电源电压。采取第二电压调节器电路形式的第二辅助电路203用于向第二信号调节电路202提供第二经调节的电源电压。来自电源(未图示)的未经调节的电源电压通过正电源电压端子200e和接地端子200f提供给第一和第二调节器电路。在此实施例中，第一和第二电压调节器电路203和204连同第一信号调节电路201一起集成到第一半导体衬底211中。安置在第一半导体晶粒211上并连接到第二辅助电路204的第一接口端211a使用第二接口端212a将第二辅助电路204连接到第二半导体晶粒。第二接口端212a连接到第二信号调节电路202。举例来说，第一信号调节电路包含一放大电路，例如PA电路或低噪音放大器(LNA)电路。
将电路组件集成到模块200中提供形成在第一半导体衬底211中且使用第一半导体工艺制造的第一集成电路。安置在第一集成电路内的是第一信号调节电路201，其用于执行第一信号调节功能，且第一辅助电路203电耦合到第一信号调节电路201，仅供第一信号调节电路201在其运行期间使用。第二辅助电路204不供第一信号调节电路201在其运行期间使用。第二集成电路202电耦合到第二辅助电路204且形成于第二半导体衬底212中并与第一集成电路211共同封装在模块200内。第二集成电路202经由第一与第二接口端211a与212a之间的连接，结合第二辅助电路204而运行，以用于执行第二信号调节功能。视情况，第二信号调节功能是与由第一信号调节电路201执行的功能类似的功能。
有利地，将电路功能集成到半导体衬底中的一个或一个以上半导体衬底中具有直接的益处。将这些辅助电路集成到已由其它核心组件中的一者占用的同一晶粒区域中，这在晶粒区域使用方面是有效的。如图2中所示，集成到模块200中允许集成RF频带没有重叠的不同信号调节电路。例如使用SiGe BiCMOS技术将第一信号调节电路201连同第一和第二电压调节器电路203和204一起集成在第一半导体衬底211内。例如使用GaAs工艺将第二信号调节电路202集成到半导体衬底212中。由于此种集成，所完成的模块200在单个封装中适应不同的无线电标准。举例来说，对于5.8GHz PA，使用第二信号调节电路202，而对于2.45GHzPA，使用第一信号调节电路201。
图3说明本发明的第二实施例，其说明本发明第一实施例的更特定的实施方案。参看图3，展示其中集成有两个半导体衬底311和312的模块300。第一信号调节电路301形成于第一半导体衬底311上，且第二信号调节电路302形成于第二半导体衬底312上。第一信号调节电路301在第一RF信号输入端300a与第一RF信号输出端300b之间并沿着第一信号路径安置。第二信号调节电路302在第二RF信号输入端300c与第二RF信号输出端300d之间并沿着第二信号路径安置。
采取第一复数个控制电路形式的第一复数个辅助电路303a到303n安置在第一半导体衬底311内。复数个303n辅助电路303a到303n中的至少一者与第一信号调节电路301的运行不相关，且用于适应形成于第二半导体衬底312上的第二信号调节电路302的需求。采取导线接合形式的复数个电连接306a到306n(例如)用于将复数个303n辅助电路中的至少一者电耦合到第二半导体衬底312以供由第二信号调节电路302使用。复数个电连接安置在第一复数个接口端与第二复数个接口端之间，其中第一复数个接口端安置在第一半导体晶粒上并连接到复数个303n辅助电路303a到303n中的至少一者。第二复数个接口端连接到第二信号调节电路302。第二信号调节电路302用于结合与其连接的复数个303n辅助电路303a到303n中的至少一者执行第二信号调节功能。第一信号调节电路301用于独立于第二信号调节电路302执行第一信号调节功能。因此，沿着第一信号路径和第二信号路径传播的RF信号彼此不会干扰，因为所述信号路径被分离在单独的半导体晶粒上。
参看图3中所示的实施例，第一信号调节电路包含第一阻抗变换电路301a，其与三个放大级301b到301d串联且与第二阻抗变换电路301e串联。安置在第二信号调节电路内的是第三阻抗变换电路302a，其与三个放大级302b到302d串联，且与第二阻抗变换电路302e串联。尽管信号调节电路安置在不同的半导体衬底上，但其执行类似的功能。在此情况下，两个信号调节电路由于用于RF放大应用而均包含PA，因此提供类似的功能。
另外，复数个功率检测器电路304a到304n也优选地集成在第一半导体衬底311内。这些功率检测器电路优选地用于检测从第一RF信号输出端300b和第二RF信号输出端300d传播的RF输出信号功率。其它电路区块(例如电路区块305)也集成在第一半导体衬底内。因为优选地使用支持复数个合适的基础器件的工艺(例如SiGe BiCMOS)制造第一半导体衬底，所以使第一和第二辅助电路容易地被集成，且所述集成用于减小模块中的空间而不添加制造在额外的半导体衬底上的额外的电路组件(这会引起模块尺寸和成本上的不利)。优选地，利用支持大规模集成的半导体工艺在其中集成更多的复数个集成电路组件。
将大多数辅助电路功能集成到半导体晶粒中的一个或一个以上半导体晶粒中具有直接的益处。将这些辅助电路集成到由核心组件中的一者使用的同一晶粒区域中，这在模块内的区域使用方面非常有效。如图2和图3中所示，集成模块中允许将RF频带没有重叠的不同的信号调节电路集成到同一模块中。
视情况，使用图2中所示的运行平台，元件205用来支撑各种半导体晶粒211和212，且视情况支撑其它电组件。运行平台205是(例如)多层叠片或甚至是基于硅的平台。运行平台205的功能是支撑半导体晶粒且为每一半导体晶粒211和212提供互连电信号和电源干线的构件。本发明的实施例适合用于模块和其中共同定位有一个以上组件的其它类型子组合件中。共同定位是指将模块组件安置得足够紧密靠近，使得使用PCB迹线、线接合或其它技术使组件彼此互连。组件常靠得足够紧密，使得从一个半导体晶粒到另一半导体晶粒的线接合是充分的。因此，这些半导体晶粒211和212放置到运行平台205上且经线接合或倒装以建立与形成运行平台205的一部分的互连迹线的电连接。通常，在放置好半导体晶粒后且在完成其间的配线时，应用模塑料(mold compound)来完成模块。
优选地，模块内仅半导体衬底中的一者经设计以合并采取有源式RF组件形式的其它信号调节电路所需的所有额外调节和最优化电路。以此方式，模块内的晶粒区域和随之的成本都最小化，且其间需要电路连接的组件的数目也最小化。此外，在不放置额外的调节电路和额外的最优化电路来更好地执行RF组件的情况下，大大促进了基于RF性能对有源式RF组件的选择。
将第一和第二信号调节电路安置在单独的衬底上有利地消除了其间的串扰问题。因此，输出信号噪音最小化。在设计模块之前，所属领域的模块设计者确定哪些信号调节电路在集成在同一半导体晶粒上时会引发问题，且因此将那些电路集成在单独的晶粒上。
图4说明用于制造一电路以减小其中的串扰的方法步骤。在步骤401中，在第一半导体晶粒内实施第一信号调节电路。在步骤402中，在第一半导体晶粒中实施第二信号调节电路的第一部分。参看步骤403，在第二半导体晶粒中实施第二信号调节电路的第二部分。其后，在步骤404中，将第一和第二晶粒接合到共同衬底，且在步骤405中，执行两个晶粒之间的线接合以构成第二信号调节电路。
图5说明本发明的第三实施例，模块500具有所述模块内集成的两个半导体衬底511和512。第一信号调节电路的第一部分501以及第一和第二辅助电路503和504集成在第一半导体衬底511上，且第一信号调节电路的第二部分505以及第二信号调节电路的第一和第二部分502和506集成在第二半导体衬底512上。第一信号调节电路的第一部分501安置在第一RF信号输入端500a与第一半导体衬底输出端511b之间，其中第一信号调节电路的第二部分505耦合在第一半导体衬底输出端511b与第一RF信号输出端500b之间。第二信号调节电路的第一部分502和第二信号调节电路的第二部分506串联安置在第二RF信号输入端500c与第二RF信号输出端500d之间。
采取第一电压调节器电路形式的第一辅助电路503用于向第一信号调节电路的第一部分501提供第一经调节电源电压。采取第二电压调节器电路形式的第二辅助电路504用于向第一信号调节电路的第二部分505和向第二信号调节电路的第一和第二部分502和506提供第二经调节电源电压。来自电源(未图示)的未经调整的电源电压通过正电源电压端子500e和接地端子500f提供给第一和第二调节器电路。
将电路组件集成到模块500中提供形成在第一半导体衬底511中且使用第一半导体工艺制造的第一集成电路。安置在第一集成电路内的是第一信号调节电路的第一部分501，其用于结合第一信号调节电路的第二部分505和分别耦合到第一信号调节电路的第一和第二部分(501和505)的第一和第二辅助电路(503和504)来执行第一信号调节功能。第二辅助电路504不提供给第一信号调节电路的第一部分501在其运行期间使用。第二集成电路502包括第二信号调节电路的第一部分502以及第一和第二信号调节电路的第二部分505和506，其中这些部分使用电耦合的第二辅助电路504进行操作，所述第二辅助电路504形成于第一半导体衬底511中且与第一集成电路511一起共同封装在模块500内。
第二集成电路502结合第二辅助电路504经由第一与第二接口端511a与512a之间的连接而运行。视情况，第二信号调节功能是与由第一信号调节电路501执行的功能类似的功能。
举例来说，第一半导体衬底511是SiGe半导体衬底，第一信号调节电路501和505是PA电路，已知当集成在硅晶片上时其具有高损耗或低质量指标。对于所属领域的技术人员众所周知的是，与集成在半绝缘GaAs衬底上的电感器相比，安置在硅衬底上的电感器由于在衬底内吸收RF能量和其它因素而导致性能降级。因此，举例来说，第二半导体衬底512是GaAs衬底，其中低损耗无源式器件集成在其中以供第一信号调节电路的第一部分501使用。举例来说，第一信号调节电路的第二部分505是阻抗匹配电路，其供与采取2.4GHz基于SiGe的PA形式的第一信号调节电路的第一部分501一起使用。第二信号调节电路的第一部分采取(例如)5GHz PA的形式。
优选地，本发明集成方案向模块设计者提供两个半导体衬底(在此情况下是硅和GaAs)的最佳属性，以便用少量模块组件实现高级性能和高度集成。当然，例如传输线、电容器和电感器供基于SiGe的晶粒使用的其它组件集成在第二半导体衬底中以便提供增加的运行效率。
优选地，将电路功能集成到半导体衬底中的一个或一个以上半导体衬底中具有直接的益处。将这些辅助电路集成到已由其它核心组件中的一者占用的同一晶粒区域中，这在晶粒区域使用方面是有效的。如图2和图5中所示，集成到模块200、500中允许集成RF频带没有重叠的不同信号调节电路。例如使用SiGe BiCMOS技术将第一信号调节电路201以及501和505连同第一和第二电压调节器电路203和204以及503和504一起集成在第一半导体衬底211、511内。例如使用GaAs工艺将第二信号调节电路202、502和506集成到半导体衬底212、512中。由于这种集成，所完成的模块200、500在单个封装中适应不同的无线电标准。举例来说，对于5.8GHz PA，第二信号调节电路202、502和506用于5.8GHz PA，而对于2.45GHz PA，使用第一信号调节电路201、501。
图6说明本发明的第四实施例，模块600具有集成在模块600内的第一和第二集成电路半导体晶粒611和612。第一信号调节电路的第一部分601a、第一信号调节电路的第三部分601b以及第一和第二辅助电路603和604集成在第一集成电路半导体晶粒611内。第一信号调节电路的第二部分605以及第二信号调节电路的第一和第二部分602和606集成在第二集成电路半导体晶粒612上。
第一信号调节电路的第一部分601a安置在第一RF信号输入端600a与电连接620b之间，所述电连接620b将第一信号调节电路的第一部分601a的输出端连接到安置在第二集成电路半导体晶粒612中的第一信号调节电路的第二部分605。第一信号调节电路的第三部分601b的输入端使用电连接602c耦合到第一信号调节电路的第二部分605的输出端，其中第一信号调节电路的第三部分601b的输出端形成RF信号输出端600b。因此，从第一RF信号输入端600a到第一RF信号输出端600b形成第一信号路径。
第二信号调节电路的第一部分602和第二信号调节电路的第二部分606串联安置在第二RF信号输入端600c与第二RF信号输出端600d之间。采取第一电压调节器电路形式的第一辅助电路603用于向第一信号调节电路的第一部分和第三部分601a和601b提供第一经调节的电源电压。采取第二电压调节器电路形式的第二辅助电路604通过电连接620a向第一信号调节电路的第二部分605和向第二信号调节电路的第一和第二部分602和606提供第二经调节的电源电压。来自电源(未图示)的未经调节的电源电压通过正电源电压端子600e和接地端子600f提供给第一和第二调节器电路。
第一信号调节电路601a、605和601b的功能是利用其安置在第一和第二集成电路半导体晶粒611和612中的部分来提供第一信号调节功能。优选地，第一信号调节电路的第二部分605是用于在第一与第三部分601a与601b(其优选地采取功率放大器电路的形式)之间执行阻抗匹配的级间匹配电路。因此，举例来说，如果第一集成电路半导体晶粒611包括硅且第二集成电路半导体晶粒612包括GaAs，那么从第一部分601a传播的信号使用电连接620b离开第一半导体衬底611以便使用第二部分605进行级间匹配。其后，一旦信号已经级间匹配，信号就离开第二集成电路半导体晶粒612且使用与第一集成电路半导体晶粒611的电连接620c沿着其传播，在第一集成电路半导体晶粒611中此信号由第三部分601b的输入端接收。
视情况，第一信号调节电路的第二部分605耦合到RF输入端600a以便直接接收RF输入信号，且用于在所述输入端与第一信号调节电路的第三部分601b之间提供阻抗匹配。
优选地，将第一信号调节电路的第二部分605集成在第二集成电路半导体晶粒612内，允许由第二集成电路半导体晶粒612内制造的上述器件实现更简单或更具成本效益的信号调节操作，其中集成在第二集成电路半导体晶粒内的该电路根据沿着第一信号路径传播的信号执行所述信号调节操作。此外，那些允许由第一集成电路半导体晶粒611内制造的器件可实现更简单或更具成本效益的信号调节操作，其中由安置在第一集成电路半导体晶粒611内的电路根据沿着第一信号路径传播的信号执行所述信号调节操作。
当执行模块设计时，信号调节电路和辅助电路以使晶粒面积最小化和减小例如噪音和串扰等其它问题的方式集成在半导体晶粒上。在现有技术中，不同的信号调节和辅助电路常安置在模块内，而不预先考虑减小模块面积和使个别的半导体晶粒使用最小化。通常，许多不同的半导体晶粒安置在模块内的衬底上，遗憾的是，这增加了制造成本且不能形成紧凑的模块尺寸。另外，使用某些半导体制造技术对于实施某一辅助电路来说更加昂贵。举例来说，考虑到与晶粒使用相关联的成本，与基于硅的技术相比，GaN和InP技术具有大得多的成本。因此，与在基于硅的技术中实施功能上类似的辅助电路相比，在InP或GaN中实施辅助电路变得明显更昂贵。
尽管本发明的实施例涉及例如功率放大器的两个或两个以上信号调节电路，但从此项技术中应该很了解且理解，使用本发明也可对于其它类型电路提供有效的操作必要或有利的辅助电路。举例来说，其它信号调节电路，可想象例如存储器缓冲器，单独使用分离的PLL类型电路和晶粒。在模块的情形下，本发明非常有用，因为其避免了在其中放置某些额外的晶粒。然而，确实需要IC设计者和模块设计者在全面审视模块目标和对于模块中各种功能电路的需求的情况下进行工作。通过本发明并且意识到某些辅助电路将和与那些辅助电路不相关的信号调节电路集成到同一半导体晶粒区域中，划分信号调节电路和辅助电路变成一项最优化任务。
尽管上述实施例涉及SiGe BiCMOS制造技术，但根据本发明也支持用于集成辅助电路的其它合适的制造技术。
进一步地，根据本发明的实施例，有利于允许基于硅的技术与不支持类似的组件集成度的例如GaAs、Inp和GaN的其它技术的整合。
在不脱离本发明的精神或范畴的情况下可构想出大量其它实施例。

Claims (26)

1.一种电子装置，其包含：
第一集成电路半导体晶粒，其包含：
集成在所述第一集成电路半导体晶粒内并沿着第一信号路径安置的第一信号调节电路的第一部分；
第二集成电路半导体晶粒，其包含：
集成在所述第二集成电路半导体晶粒内的第一信号调节电路的第二部分，所述第一信号调节电路的第二部分沿着所述第一信号路径安置，所述第二部分用于与第一信号调节电路的所述第一部分一起根据沿着所述第一信号路径传播的信号执行第一信号调节功能；
第二信号调节电路，所述第二信号调节电路包含集成在所述第二集成电路半导体晶粒内的所述第二信号调节电路的第一部分和所述第二信号调节电路的第二部分，用于根据沿着不同于所述第一信号路径的第二信号路径传播的信号执行第二信号调节功能；
第一辅助电路，其集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第一部分以供在所述第一信号调节电路的所述第一部分的运行期间使用;
第二辅助电路，其集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分，所述第二辅助电路不用于执行所述第一或第二信号调节功能，且供所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分在其运行期间使用;和
衬底，其用于支撑所述第一和第二集成电路半导体晶粒并用于提供到达和来自所述第一和第二集成电路半导体晶粒的电连接。
2.根据权利要求1所述的电子装置，其中所述第一信号调节功能和所述第二信号调节功能是相互类似的。
3.根据权利要求1所述的电子装置，其中所述第一集成电路半导体晶粒是使用第一半导体工艺制造的并利用基于硅的技术。
4.根据权利要求3所述的电子装置，其中所述第二集成电路半导体晶粒是使用第二半导体工艺制造的并利用不同于基于硅的技术。
5.根据权利要求1所述的电子装置，其中所述第一信号调节电路的所述第一部分包含至少一功率放大器电路，且其中所述第一信号调节电路的所述第一部分的功能是用于使用所述至少一功率放大器电路放大输入信号。
6.根据权利要求5所述的电子装置，其中所述第一信号调节电路的所述第二部分包含阻抗匹配电路。
7.根据权利要求1所述的电子装置，其中所述第二信号调节电路包含至少一功率放大器电路，且其中所述第二信号调节电路的所述第一部分的功能是用于使用所述至少一功率放大器电路放大输入信号。
8.根据权利要求7所述的电子装置，其中所述第二信号调节电路的所述第二部分包含阻抗匹配电路，且其中所述第二信号调节电路的所述第一部分的功能是用于使用所述至少一功率放大器电路放大输入信号。
9.根据权利要求3所述的电子装置，其中所述第一半导体工艺并不有利于制造和集成所述第一信号调节电路的所述第二部分和所述第二信号调节电路的所述第二部分中的至少一者。
10.根据权利要求4所述的电子装置，其中所述第二集成电路半导体晶粒是使用不同于用于制造所述第一集成电路半导体晶粒的半导体工艺的第二半导体工艺制造的。
11.根据权利要求1-10中任意一项权利要求所述的电子装置，其中所述第一集成电路半导体晶粒是从包含Si、SiGe、GaAs、InP和GaN中的一者的第一半导体晶片中得到的。
12.根据权利要求1-10中任意一项权利要求所述的电子装置，其中所述第二集成电路半导体晶粒是从包含Si、SiGe、GaAs、InP和GaN中的一者的第二半导体晶片中得到的。
13.根据权利要求11所述的电子装置，其中所述第一集成电路半导体晶粒是使用BiCMOS工艺制造的。
14.根据权利要求1-10中任意一项权利要求所述的电子装置，其中所述第一信号调节电路的所述第二部分包含电容器和电感器和信号传输线中的至少一者。
15.一种制造模块的方法，其包含：
提供包含第一部分和第二部分的第一信号调节电路；
在第一集成电路半导体晶粒内实施所述第一信号调节电路的所述第一部分；
在第二集成电路半导体晶粒内实施所述第一信号调节电路的所述第二部分；
提供包含第一部分和第二部分的第二信号调节电路；和
在所述第二集成电路半导体晶粒中实施所述第二信号调节电路的所述第一和第二部分；
提供第一辅助电路，其集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第一部分以供在所述第一信号调节电路的所述第一部分的运行期间使用；
提供第二辅助电路，所述第二辅助电路集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以及所述第二信号调节电路的所述第一和第二部分；
将所述第一和第二集成电路半导体晶粒结合到共同衬底；和
在所述第一和第二集成电路半导体晶粒之间形成电连接以由所述第一信号调节电路的所述第一部分和所述第一信号调节电路的所述第二部分完成所述第一信号调节电路。
16.根据权利要求15所述的方法，其中所述第一集成电路半导体晶粒包含第一信号路径的第一部分，且所述第二集成电路半导体晶粒包含所述第一信号路径的第二部分，所述第一信号路径安置在第一输入端与第一输出端之间。
17.根据权利要求16所述的方法，其中所述第二集成电路半导体晶粒包含不同于所述第一信号路径的所述第二部分并与其几乎RF隔离的第二信号路径。
18.根据权利要求15或16所述的方法，其中所述第一集成电路半导体晶粒并不有利于在其中实施所述第一信号调节电路的所述第二部分。
19.根据权利要求15或16所述的方法，其中与在所述第一集成电路半导体晶粒内实施所述第一信号调节电路的所述第二部分相比，在所述第二集成电路半导体晶粒内实施所述第一信号调节电路的所述第二部分提供信号调节增加的性能。
20.根据权利要求15或16所述的方法，其中在实施所述第一信号调节电路之前包含将所述第一信号调节电路划分为所述第一部分和所述第二部分的步骤。
21.一种电子装置，其包含：
第一集成电路半导体晶粒，其包含：
集成在所述第一集成电路半导体晶粒内并沿着第一信号路径安置的第一信号调节电路的第一部分；
集成在所述第一集成电路半导体晶粒内并沿着所述第一信号路径安置的第一信号调节电路的第三部分；和
第二集成电路半导体晶粒，其包含：
集成在所述第二集成电路半导体晶粒内的第一信号调节电路的第二部分，所述第一信号调节电路的第二部分沿着所述第一信号路径安置，所述第一信号调节电路的第二部分用于与所述第一信号调节电路的所述第一部分和第三部分一起根据沿着所述第一信号路径传播的信号执行第一信号调节功能；和
第二信号调节电路，包含集成在所述第二集成电路半导体晶粒内的所述第二信号调节电路的第一部分和所述第二信号调节电路的第二部分，所述第二信号调节电路的第一部分和第二部分用于根据沿着不同于所述第一信号路径的第二信号路径传播的信号执行第二信号调节功能；
第一辅助电路，所述第一辅助电路集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第一部分和所述第三部分以供在所述第一信号调节电路的所述第一部分和所述第三部分的运行期间使用；
第二辅助电路，所述第二辅助电路集成在所述第一集成电路半导体晶粒内并电耦合到所述第一信号调节电路的所述第二部分以供在所述第一信号调节电路的所述第二部分的运行期间使用；
衬底，其用于支撑所述第一和第二集成电路半导体晶粒并用于提供到达和来自所述第一和第二集成电路半导体晶粒的电连接。
22.根据权利要求21所述的电子装置，其包含：
第一RF信号输入端，其与所述第一信号调节电路的所述第一部分的输入端耦合以便接收第一RF输入信号；和
第一RF信号输出端，其与所述第一信号调节电路的所述第三部分的输出端耦合以便提供第一RF输出信号，
其中所述第一信号路径安置在所述第一RF信号输入端与所述第一RF信号输出端之间，
耦合电路，包含：
第一电连接，其安置在所述第一信号调节电路的所述第一部分的输出端与所述第一信号调节电路的所述第二部分的输入端之间；和
第二电连接，其安置在所述第一信号调节电路的所述第二部分的输出端与所述第一信号调节电路的所述第三部分的输入端之间。
23.根据权利要求21所述的电子装置，其包含：
第一RF信号输入端，其与所述第一信号调节电路的所述第二部分的输入端耦合以便接收第一RF输入信号；和
第一RF信号输出端，其与所述第一信号调节电路的所述第三部分的输出端耦合以便提供第一RF输出信号，
其中所述第一信号路径安置在所述第一RF信号输入端与所述第一RF信号输出端之间，
耦合电路，包含：
第二电连接，其安置在所述第一信号调节电路的所述第二部分的输出端与所述第一信号调节电路的所述第三部分的输入端之间。
24.根据权利要求21到23中任意一项权利要求所述的电子装置，其中所述第一集成电路半导体晶粒是从包含Si、SiGe、GaAs、InP和GaN中的一者的第一半导体晶片中得到的。
25.根据权利要求24所述的电子装置，其中所述第二集成电路半导体晶粒是从包含Si、SiGe、GaAs、InP和GaN中的另一者的第二半导体晶片中得到的。
26.根据权利要求21到23中任意一项权利要求所述的电子装置，其中所述第一信号调节电路的所述第二部分包含级间匹配电路。
CN2005800180342A 2004-06-02 2005-05-27 模块集成集成电路 Active CN1998079B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/857,938 US7409200B2 (en) 2003-10-08 2004-06-02 Module integration integrated circuits
US10/857,938 2004-06-02
PCT/CA2005/000779 WO2005119773A1 (en) 2004-06-02 2005-05-27 Module integration integrated circuits

Publications (2)

Publication Number Publication Date
CN1998079A CN1998079A (zh) 2007-07-11
CN1998079B true CN1998079B (zh) 2011-04-27

Family

ID=35463130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800180342A Active CN1998079B (zh) 2004-06-02 2005-05-27 模块集成集成电路

Country Status (4)

Country Link
US (1) US7409200B2 (zh)
EP (1) EP1774590B1 (zh)
CN (1) CN1998079B (zh)
WO (1) WO2005119773A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7912499B2 (en) * 2005-03-31 2011-03-22 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
US8467827B2 (en) * 2005-03-31 2013-06-18 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
WO2007009482A1 (en) * 2005-07-18 2007-01-25 Freescale Semiconductor, Inc. Switch arrangement, integrated circuit, activation system
US20070259639A1 (en) * 2006-05-02 2007-11-08 Sige Semiconductor Inc. Multi-standard module integration
US20110090722A1 (en) * 2008-06-16 2011-04-21 Nxp B.V. Voltage converter
US8874051B2 (en) * 2010-12-03 2014-10-28 Skyworks Solutions, Inc. Systems and methods for power control in a multiple standard mobile transmitter
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
KR101944337B1 (ko) 2012-06-14 2019-02-01 스카이워크스 솔루션즈, 인코포레이티드 공정 보상된 hbt 전력 증폭기 바이어스 회로 및 방법
EP3567629A3 (en) 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
US10177838B2 (en) * 2014-09-30 2019-01-08 Skyworks Solutions, Inc. Shared integrated DC-DC supply regulator
EP3480945A1 (en) * 2017-11-06 2019-05-08 NXP USA, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US11411552B2 (en) 2019-08-08 2022-08-09 Skyworks Solutions, Inc. Multiplexer with acoustic wave filter including resonators on a plurality of die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004317A (en) * 1990-01-03 1991-04-02 International Business Machines Corp. Wire bond connection system with cancellation of mutual coupling
US5209122A (en) * 1991-11-20 1993-05-11 Delco Electronics Corporation Pressurer sensor and method for assembly of same
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5444187A (en) * 1994-10-26 1995-08-22 Baier & Baier, Inc. Method of surface mounting radio frequency components and the components
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
CN1388584A (zh) * 2001-05-25 2003-01-01 日本电气株式会社 半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983089A (en) * 1994-09-26 1999-11-09 Endgate Corporation Slotline-mounted flip chip
JP3707888B2 (ja) * 1996-02-01 2005-10-19 株式会社日立製作所 半導体回路
US5774017A (en) 1996-06-03 1998-06-30 Anadigics, Inc. Multiple-band amplifier
US6075995A (en) * 1998-01-30 2000-06-13 Conexant Systems, Inc. Amplifier module with two power amplifiers for dual band cellular phones
JPH11261351A (ja) * 1998-03-09 1999-09-24 Matsushita Electric Ind Co Ltd 電力増幅器ｍｍｉｃ
JP2001298123A (ja) 2000-04-17 2001-10-26 Hitachi Ltd 高周波用配線基板
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP3570359B2 (ja) * 2000-08-24 2004-09-29 三菱電機株式会社 高周波モジュール
US6683512B2 (en) * 2001-06-21 2004-01-27 Kyocera Corporation High frequency module having a laminate board with a plurality of dielectric layers
US7035595B1 (en) 2002-01-10 2006-04-25 Berkana Wireless, Inc. Configurable wireless interface
JP2003258192A (ja) 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
EP1385304B1 (en) 2002-07-22 2011-05-18 Broadcom Corporation Multiple high-speed bit stream interface circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004317A (en) * 1990-01-03 1991-04-02 International Business Machines Corp. Wire bond connection system with cancellation of mutual coupling
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5209122A (en) * 1991-11-20 1993-05-11 Delco Electronics Corporation Pressurer sensor and method for assembly of same
US5444187A (en) * 1994-10-26 1995-08-22 Baier & Baier, Inc. Method of surface mounting radio frequency components and the components
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
CN1388584A (zh) * 2001-05-25 2003-01-01 日本电气株式会社 半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1388584 A,全文.

Also Published As

Publication number Publication date
EP1774590A1 (en) 2007-04-18
EP1774590A4 (en) 2010-01-20
US20050079851A1 (en) 2005-04-14
US7409200B2 (en) 2008-08-05
EP1774590B1 (en) 2020-02-12
WO2005119773A1 (en) 2005-12-15
CN1998079A (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
CN1998079B (zh) 模块集成集成电路
US9374045B2 (en) Signal path termination
US10141901B2 (en) Flip-chip amplifier with termination circuit
CN110622412B (zh) 用于功率放大器的偏置切换的装置和方法
US8797103B2 (en) Apparatus and methods for capacitive load reduction
US9859853B2 (en) Output matching of power amplifiers
KR101767718B1 (ko) 전력 증폭기들에 대한 장치 및 방법
KR101584042B1 (ko) 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
US6304748B1 (en) Transmitter circuitry for a cellular phone
US9166531B2 (en) Semiconductor integrated circuit device and high-frequency power amplifier module
CN101313475A (zh) 可编程的无线电收发机
CN105743452A (zh) 功率放大器的共发共基开关
WO2013016575A2 (en) Low variation current multiplier
WO2014050721A2 (ja) 増幅装置および増幅装置を搭載した無線通信装置
US8279010B2 (en) Radio frequency power amplifier
CN100541798C (zh) 模块集成集成电路
US20070259639A1 (en) Multi-standard module integration
CN117595811A (zh) 射频功率放大电路、通信终端及电子设备
CN114976550A (zh) 带有可切换电感器的智能双向耦合器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant