CN1996770A - 一种用户终端小区初始搜索中实现码片级精确同步的方法 - Google Patents

Abstract

本发明提出一种低信噪比、强多径、大频偏条件下实现码片级精确同步的方法。ICS过程在完成帧同步的基础上，按照本发明同步方法继续处理，不但能成功实现chip级精确同步(0chip偏差)，准确判断SYNC_DL的ID，同时，还能够将较大的初始频偏调整到一个较小的范围内。ICS过程后续操作中的频率调整、控制复帧同步、BCH读取等均需要chip级精确同步，同时，实际频偏越小后续操作所受的影响也越小，因此，本方法有效减轻了后续操作的负担。

Description

一种用户终端小区初始搜索中实现码片级精确同步的方法

技术领域

本发明涉及到TD-SCDMA无线移动通信系统(简称为TD-SCDMA系统)中用户终端小区初始搜索时实现码片级精确同步的方法。

背景技术

TD-SCDMA系统中的小区初始搜索(通常称为小区初搜，或者简称为ICS)是指移动通信用户终端(简称为UE)开机或处于移动状态时必须尽快搜索到一个合适的小区并快速接入(通常称为登录)，以便使用网络提供的服务的过程。UE只有在登录到小区后，才能获得邻近小区的信息及本小区的详细信息，并进一步监听网络上的寻呼或发起呼叫建立连接。

在ICS中，UE搜索到一个小区，并检测其所发射的下行导频时隙(也称为下行同步时隙，简称为DwPTS，由32码片的保护时隙和64码片的下行同步码组成)，建立下行同步，包括帧同步和码片(简称为chip)级同步，获得小区扰码和基本中间码，控制复帧同步，然后读取广播信道(简称为BCH)信息。另外，当小区基站与UE间存在的频率偏差大于0.1ppm时，ICS过程还需要进行额外的频率调整，以保证BCH信息的正确读取。

在TD-SCDMA系统的帧结构中，下行同步码段(简称为SYNC_DL)的数据以全功率发射，而左、右两个保护时隙码段(简称为GP)以零功率发送。因此，在没有干扰的情况下，与左、右两面的GP码段相比SYNC_DL码段的功率值是“峰”值。如果计算左、右两面GP码段码片的功率值之和与SYNC_DL码段码片的功率值之和的比值，则该比值将趋于零。现有技术正是利用这一特点，建立功率特征窗实现DwPTS的帧同步。功率特征窗方法的优点是实现简单，运算量低，且对初始频率的偏移不敏感。

所谓帧同步，指实现小区基站与UE的符号(简称为symbol)级同步，要求小区基站与UE间的同步误差控制在±16chip以内。ICS过程实现帧同步以后，则要实现DwPTS的chip级同步，并确定待接入小区基站所使用的SYNC_DL的码号(简称为SYNC_ID)。

所谓chip级同步，指将小区基站与UE间的同步误差控制在±1chip内，并识别SYNC_ID。

现有技术chip级同步方法中实现chip级同步的方式是利用SYNC_DL码的良好自相关性和相互正交特性，采用匹配滤波器组或类似装置将接收信号的SYNC_DL分别与本地同步码产生器产生的32组基本SYNC_DL作相关函数计算，根据获得的各相关函数功率最大值所在的位置和对应的SYNC_ID，最终确定chip级同步点和SYNC_ID。如国际专利WO03/032512所记载的方法，首先，将接收到的多帧数据中的一帧分别与本地同步码产生器产生的32组基本SYNC_DL作相关函数计算，得到32组相关函数，记录各组相关函数中的功率最大值及其所在位置，再将下一帧数据分别与本地同步码产生器产生的32组基本SYNC_DL作相关函数计算并寻找功率最大值所在位置，依此类推，直至接收的多帧数据处理完毕，统计多帧处理结果中相关函数功率最大值出现在同一位置的次数，重复次数最多的位置和对应SYNC_ID即为chip级同步点和SYNC_ID。又如中国专利200410025790.5所记载的方法，同样计算多帧接收数据与本地同步码产生器产生的32组基本SYNC_DL的相关函数，不同的是在此方法中记录的是各组相关函数中的前1个或多个相关函数功率最大值及其所在位置，并将多帧计算处理得到的相同位置的相关函数功率最大值叠加，叠加后的相关函数功率最大值所在的位置和SYNC_ID即为chip级同步点和SYNC_ID。

但是，在实际接入过程中，由于收、发双方的频率振荡器存在误差，使得实现帧同步后接收信号的初始频率偏移(简称为初始频偏)可能高达10ppm，根据TD-SCDMA目前启用的频段(2010～2025MHz)计算，初始频偏约合20kHz。试验证明，当初始绝对频偏达到20kHz时，接收的SYNC_DL由于在各chip上叠加了一个由初始频偏引起的时变相位，使得与本地相同码号的SYNC_DL变为了完全正交(相关值为0)。在此情况下，如果仍采用现有技术同步方法利用SYNC_DL强相关性实现的chip级同步，就极易造成chip级同步点和SYNC_ID的错判。此时，可能出现的错误情况包括：(1)chip级同步偏差超过±1chip，那么即使后续步骤正确，在读取BCH信息时，由于没有实现精确同步，循环冗余校验(简称CRC)失败，无法读取信息；(2)错判chip级同步点和SYNC_ID，这会造成ICS后续步骤确定到错误的基本中间码和扰码上，导致无法实现控制复帧同步，搜索不到BCH。不论出现以上哪种情况，其结果都是导致该频点BCH搜索失败，浪费了系统资源和处理时间，ICS转到其它错误频点上继续搜索，仍然无法登录到合适小区，最终ICS过程彻底失败。试验证明，当初始绝对频偏超过10kHz时，SYNC_DL的相关性受到严重破坏，其表征chip级同步点和SYNC_ID的正确位置的相关函数功率最大值在常规环境下已经无法体现。

另外，即使在初始频偏不大的情况下，现有方法在低信噪比、强多径的环境中，需要多帧数据并设置繁琐的纠错处理方法来维持其chip级同步的正确率，而且难以保证chip级精确同步，使得在后续步骤中需要再进行chip级精确同步，增加了系统负担。如果不加入额外的chip级精确同步步骤，那么结果会与前述情况相同，ICS过程将以失败告终。

发明内容

本发明提出一种低信噪比、强多径、大频偏条件下实现chip级精确同步的方法。ICS过程在完成帧同步的基础上，按照本发明同步方法继续处理，不但能成功实现chip级精确同步(0chip偏差)，准确判断SYNC_DL的ID，同时，还能够将较大的初始频偏调整到一个较小的范围内。ICS过程后续操作中的频率调整、控制复帧同步、BCH读取等均需要chip级精确同步，同时，实际频偏越小后续操作所受的影响也越小，因此，本方法有效减轻了后续操作的负担。

本发明方法包括：步骤A.根据系统特征及系统对性能和实现复杂度的要求设置各常量取值，定义全局变量本振状态变量state和记录数组max_pwr并初始化，定义局部变量相关函数功率变量R和计数器Count；步骤B.初始化局部变量，根据帧同步位置接收多帧64chip长的SYNC_DL信号，分别计算各帧与本地同步码产生器产生的32组基本SYNC_DL码延迟为-16～16chip的相关功率值，采用相关函数功率变量R对多帧相关功率值进行对位叠加，获得32组33chip长的多帧叠加相关函数功率值。搜索其中的相关功率最大值，并采用记录数组max_pwr记录该相关功率最大值及其所在位置(包括组号及其在该组相关函数中的位置)和本振状态；步骤C.根据收、发双方使用的频率振荡器可能造成的最大初始频偏，分别进行两次本振预调整，本振预调整完成后重复步骤B，并将获得的相关功率最大值与已记录的相关功率最大值作比较，保留较大者，同时记录较大者所在的位置(包括组号及其在该组相关函数中的位置)和本振状态；步骤D.对最终保留的相关功率最大值所在位置的相应参数稍加整理，即可得出精确的chip级同步偏移量和SYNC_ID，根据同步偏移量调整同步时钟，根据最终记录的本振状态调整本振，完成chip级精确同步。

附图说明

图1是TD-SCDMA系统5ms子帧结构示意图

图2是扩频因子为16的特征窗结构示意图

图3是SYNC_DL码自相关函数延迟为0chip处的归一化相关功率值随初始频偏变化的曲线

图4是本发明同步方法的流程框图

图5是多帧相关函数功率叠加的实施例示意图

下面结合附图及实施例对本发明方法作进一步的说明。

图1为TD-SCDMA系统中5ms子帧数据结构示意图，包括400个符号共6400个chip。由图可见，在子帧数据中包含有供UE搜索并确认的DwPTS时隙，它由32chip的GP和64chip的SYNC_DL组成。

图2是扩频因子为16的特征窗结构示意图，可见在SYNC_DL码段左、右面有GP码段。

图3是SYNC_DL码自相关函数延迟为0chip处的相关功率值随初始频偏变化的曲线，图中横坐标表示初始频偏(单位kHz)，纵坐标表示归一化相关功率值。由图3可知，随着初始频偏绝对值的加大，SYNC_DL码自相关函数延迟为0chip处的相关功率值逐渐降低。当初始频偏绝对值达到20kHz时，接收的SYNC_DL由于在各chip上叠加了一个由频偏引起的时变相位，使得与本地相同码号的SYNC_DL变为了完全正交(相关值为0)。显然，在这样的情况下，现有技术利用SYNC_DL强相关性的chip级同步方法很可能造成chip级同步点和SYNC_ID的错判。

图4是本发明同步方法的流程框图。由图4可见，本发明方法的主要步骤为：

步骤A.根据系统特征及系统对性能和实现复杂度的要求设置各常量取值，定义全局变量本振状态变量state和记录数组max_pwr并初始化，定义局部变量相关函数功率变量R和计数器Count，主要包括：

A1：设置系统可能的最大初始频偏freq和相关函数功率叠加帧数N，

A2：定义全局变量记录数组max_pwr(其中第i个元素max_pwr_i，i＝1，2，3，4)和本振状态变量state，

A3：清零本振状态变量state和记录数组max_pwr，

A4：定义局部变量相关函数功率变量R(其中各元素R_i，j，i＝1，2，…32，j＝1，2，…33；第i行表示SYNC_ID＝i-1的SYNC_DL码对应的相关函数功率叠加值)和计数器Count；

步骤B.初始化局部变量，根据帧同步位置接收多帧64chip长的SYNC_DL信号，分别计算各帧与本地同步码产生器产生的32组基本SYNC_DL码延迟为-16～16chip的相关功率值，采用相关函数功率变量R对多帧相关功率值进行对位叠加，获得32组33chip长的多帧叠加相关函数功率值。搜索其中的相关功率最大值，并采用记录数组max_pwr记录该相关功率最大值及其所在位置(包括组号及其在该组相关函数中的位置)和本振状态，主要包括：

B1：清零计数器Count和相关函数功率变量R

B2：Count加1，从帧同步获得的DwPTS位置开始计数的第33chip处接收64chip长的一帧SYNC_DL数据，计算其与本地产生的32组基本SYNC_DL码延迟为-16～16chip的互相关功率值，即：

接收的SYNC_DL数据e_k，其中第k个元素e_k，k＝0，1，…，63

本地SYNC_ID＝n的基本SYNC_DL码s_n，n＝0，1，…，31，其中第k个元素s_n，k，k＝0，1，…，63

作e_k与s_n延迟为-16～16chip的复相关，输出为cor_n，其中各元素为

${\mathrm{cor}}_{n,\mathrm{\τ}}=\mathrm{\Σ}{e}_k\·s_{n,k-\mathrm{\τ}}^{*},$ τ＝-16，-15，…，0，…，15，16

B3：对位叠加于相关函数功率变量R；

cor_n对位叠加于R的第n+1行

B4：Count再加1，再次从帧同步获得的DwPTS位置开始计数的第33chip处接收64chip长的一帧SYNC_DL数据，并计算其与本地产生的32组基本SYNC_DL码延迟为-16～16chip的互相关功率值，重复执行B3，如此重复，直至Count＝N；

B5：搜索R中的功率最大值并与max_pwr₁相比较：如大于则将该最大功率值、功率最大值点在R中的位置(包括行i、列j)及此时的本振状态state依次更新max_pwr各元素中，然后，执行步骤C；如小于或等于则直接执行步骤C。

步骤C.根据收、发双方使用的频率振荡器可能造成的最大初始频偏，分别进行两次本振预调整，本振预调整完成后重复步骤B，并将获得的相关功率最大值与已记录的相关功率最大值作比较，保留较大者，同时记录较大者所在的位置(包括组号及其在该组相关函数中的位置)和本振状态，主要包括：

C1：读取当前本振状态state，本振状态state为0则执行C2，本振状态state为+1则执行C3，state为-1则执行步骤D；

C2：调整本振，调整量为freq/2，更新本振状态state为+1；执行步骤B；

C3：调整本振，调整量为-freq，更新本振状态state为-1；执行步骤B；

步骤D.对最终保留的相关功率最大值所在位置的相应参数(即相关函数功率变量R中的参数)稍加整理后，即可得出精确的chip级同步调整量和SYNC_ID，根据同步调整量调整同步时钟，根据最终记录的本振状态调整本振，完成chip级精确同步。主要包括：

D1：读取最终记录max_pwr；其中，max_pwr₂-1即为SYNC_ID，17-max_pwr₃对应实际同步偏差，max_pwr₄对应频偏较小的本振状态；

D2：DwPTS同步点调整max_pwr₃-17个chip，调整量为正表示右移，为负表示左移，最终实现chip级精确同步；本振调整(max_pwr₄+1)*freq/2，实现最终频偏控制在±freq/2范围内。

本发明方法在最大初始频偏范围不超过20kHz的情况下，通过两次本振预调整，总能得到实际频偏在可容忍范围内的情况。同时，两次本振预调整后还重复执行了相关函数功率值的计算和叠加，并进行了相关函数功率叠加最大值的比较。由图3可知，频偏越靠近0Hz，chip级同步正确位置的相关函数功率值越大。可见，相关函数功率最大值的本振状态对应的初始频偏是相对较小的。因此，获得的相关函数功率叠加最大值所在的位置准确指示了chip级精确同步信息，同时，其对应的本振状态能够将初始频偏控制在±freq/2范围内。

具体实施例1：

多帧相关函数功率叠加手段的实施例。

3GPP TS 25.102规定的case3信道环境中，信噪比-6dB，实现帧同步后的初始频偏为10kHz，DwPTS位置偏差-10chip，叠加帧数N＝3。显然在本方案中，实现精确的chip级同步需要相关函数的功率最大值出现在延迟τ＝10的位置上。

按照本发明方法实施步骤A、B1、B2、B3、B4后，正确SYNC_ID对应的各帧数据得到相关函数功率值与采用N帧叠加手段获得的相关函数功率叠加值的对比示于图5，图中：(a)、(b)、(c)三个坐标图中的横坐标表示延迟chip数τ，纵坐标表示各单帧的相关函数功率值，(d)坐标图中横坐标表示延迟chip数τ，纵坐标为相关功率叠加值，箭头所指处为实现准确的同步需要的相关函数功率最大值出现的位置。

由图5可知，各单帧相关函数功率值由于受噪声的影响，正确位置的相关函数功率值并不是最大值，而被噪声所掩盖。在此情况下，现有技术方法需要建立完备的纠错措施和繁琐的步骤才能消除噪声的影响，并且不能保证精确的chip级同步。而采用本发明方法进行相关函数功率叠加处理后，平滑噪声干扰的效果非常明显，成功地体现出了chip级同步点的正确位置。

具体实施例2：

整体方案的实施例。

3GPP TS 25.102规定的case3信道环境中，信噪比-6dB，系统可能的最大初始频偏为20kHz，实现帧同步后实际的初始频偏也为20kHz，SYNC_ID＝0(参照3GPP TS 25.223)，DwPTS位置偏差+15chip，叠加帧数N＝5。

①设置可能的最大初始频偏freq＝20kHz，本振状态变量state＝0、记录数组max_pwr＝[0 0 0 0]；

②计数器Count＝0，相关函数功率变量R，其中R_i，j＝0(i＝1，2，…32，j＝1，2，…33)；

③N帧接收数据与本地基本SYNC_DL码相关获得相关功率值对位叠加于R；

④搜索R中的功率最大值，将该功率最大值与max_pwr₁进行比较，大于则用该功率值、在R中的行i、列j及此时的本振状态state依次更新max_pwr各元素；否则，直接执行下一步；

此时的max_pwr为全0矢量，state＝0，对应的实际频偏为20kHz。搜索R中的功率最大值为max{R}＝R_2，4＝143.1196，以此位置的相关数据更新max_pwr得到max_pwr＝[143.1196，2，4，0]，然而，此时得到的处理结果判断SYNC_ID＝1，同步偏差为+13chip，显然是错误的；

⑤根据state选择执行：state＝0执行步骤⑥；state＝1执行步骤⑦、state＝-1执行步骤⑧；

⑥本振调整，调整量为freq/2，state＝1，执行步骤②及其后续步骤；

此时max_pwr＝[143.1196，2，4，0]，state＝1，本振调整量为10kHz，此时的实际频偏为30kHz。处理得到的最大功率值为max{R}＝R_23，8＝147.3452，由于147.3452＞143.1196，因此，采用此位置的相关数据更新max_pwr得到max_pwr＝[147.3452，23，8，1]。此时得到的处理结果判断SYNC_ID＝22，同步偏差为+9chip，显然也是错误的。

⑦本振调整，调整量为-freq，state＝-1，执行步骤②及其后续步骤

此时max_pwr＝[147.3452，23，8，1]，state＝-1，本振调整量为-20kHz，此时的实际频偏为10kHz。处理得到的最大功率值为max{R_i，j}＝R_1，2＝228.7740，由于228.7740＞147.3452，采用此位置的相关数据更新max_pwr得到max_pwr＝[228.7740，1，2，-1]。此时得到的处理结果判断SYNC_ID＝0，同步偏差为+15chip，结果是完全正确的。

⑧读取最终结果max_pwr；SYNC_ID＝max_pwr₂-1；DwPTS同步点调整[max_pwr₃-17]chip；本振调整[max_pwr₄+1]*freq/2

最终的max_pwr＝[228.7740，1，2，-1]。判断SYNC_ID＝0；DwPTS同步点调整-15chip，即左移15chip；本振调整0Hz，即保持目前的本振状态，对应实际频偏10kHz。可见，最终结果完全正确。

由以上实施例可以看到，本发明在低信噪比、强多径环境、大频偏的情况下，成功实现了chip级精确同步，正确的判断了chip级同步点和SYNC_ID，同时还通过本振调整将实际频偏控制到了一个较小的范围。

本发明特别适合在初始频偏较大的情况下实现chip级精确同步。当终端使用的频率振荡器精度较高时，本发明的步骤C为可选步骤，实施步骤C能够将实际频偏进一步控制到更低的范围。

显然，结合本发明方法增大接收信号的过采样率，可进一步提高同步精度。另外，采用本发明方法，以多帧叠加后的相关函数功率峰均比代替相关函数功率值作为比较依据，同样能够准确地实现chip级精确同步。再有，将各本振状态state时获得的相关函数功率最大值与其它SYNC_ID获得的相关函数功率最大值的均值之比作为判决依据，与设置的门限相比更能够及时发现错误。

本领域的普通技术人员显然清楚并且理解，本发明方法所举的以上实施例仅用于说明本发明方法，而并不用于限制本发明方法。虽然通过实施例有效描述了本发明，本领域普通技术人员知道，本发明存在许多变化而不脱离本发明的精神。在不背离本发明方法的精神及其实质的情况下，本领域技术人员当可根据本发明方法做出各种相应的改变或变形，但这些相应的改变或变形均属于本发明方法的权利要求保护范围。

Claims (7)

1、一种用户终端小区初始搜索时实现码片级精确同步的方法，采用匹配滤波器组或类似装置将接收信号的SYNC_DL分别与本地同步码产生器产生的32组基本SYNC_DL作相关函数计算，根据获得的各相关函数功率最大值所在的位置和对应的SYNC_ID，最终确定chip级同步点和SYNC_ID，其特征在于：步骤A.根据系统特征及系统对性能和实现复杂度的要求设置各常量取值，定义全局变量并初始化，定义局部变量，步骤B.初始化局部变量，根据帧同步位置接收多帧64chip长的SYNC_DL信号，分别计算各帧与本地同步码产生器产生的32组基本SYNC_DL码延迟为-16～16chip的相关功率值，经多帧对位叠加后，获得32组33chip长的多帧叠加相关函数功率值，搜索各组中相关功率最大值，记录该相关功率最大值及其所在位置(包括组号及其在该组相关函数中的位置)和本振状态，步骤C.根据收、发双方使用的频率振荡器可能造成的最大初始频偏，分别进行两次本振预调整，本振预调整完成后重复步骤B，并将获得的相关功率最大值与已记录的相关功率最大值作比较，保留较大者，同时记录较大者所在的位置(包括组号及其在该组相关函数中的位置)和本振状态；步骤D.对最终保留的相关功率最大值所在位置的相关参数稍加整理，即可得出精确的chip级同步偏移量和SYNC_ID，根据同步偏移量调整同步时钟，根据最终记录的本振状态调整本振，完成chip级精确同步。

2、根据权利要求1所述同步方法，其特征在于步骤A.所设置的常量取值包括系统可能的最大初始频偏freq和相关函数功率叠加帧数N，所定义的全局变量包括本振状态变量state和记录数组max_pwr(其中第i个元素max_pwr_i，i＝1，2，3，4)，所定义的局部变量包括相关函数功率变量R(其中各元素R_i，j，i＝1，2，…32，j＝1，2，…33；第i行表示SYNC_ID＝i-l的SYNC_DL码对应的相关函数功率叠加值)和计数器Count，所初始化的全局变量包括清零本振状态变量state和记录数组max_pwr。

3、根据权利要求1所述同步方法，其特征在于步骤B.所初始化的局部变量包括清零相关函数功率变量R和计数器Count。

4、根据权利要求1所述同步方法，其特征在于步骤B.中采用相关函数功率变量R对各帧与本地同步码产生器产生的32组基本SYNC_DL码延迟为-16～16chip的互相关功率值进行多帧对位叠加，采用记录数组max_pwr记录R中的相关功率最大值及其相应参数。

5、根据权利要求1所述同步方法，其特征在于步骤C.中采用本振状态变量state指示两次本振预调整，两次本振预调整的调整量分别为freq/2和-freq，且在本振调整后重复执行步骤B.。

6、根据权利要求1所述同步方法，其特征在于步骤D.中读取的max_pwr结果中，max_pwr₂-1即为SYNC_ID，17-max_pwr₃对应实际同步偏差，max_pwr₄对应频偏较小的本振状态。

7、根据权利要求1所述同步方法，其特征在于步骤D.中DwPTS同步点调整max_pwr₃-17个chip，调整量为正表示右移，为负表示左移，最终实现chip级精确同步，本振调整(max_pwr₄+1)*freq/2，实现最终频偏控制在±freq/2范围内。

Images