CN1979460A - 多处理器系统的处理器配置架构 - Google Patents

Abstract

一种多处理器系统，包括有第一电路板、第二电路板与适配卡。第一和第二电路板上分别具有多个处理器、多个总线与多个连接器，并且适配卡能同时与第一和第二电路板上的连接器相连接，以使第一电路板上的处理器，可通过第一电路板上的总线与连接器、适配卡、第二电路板上的连接器与总线，连接至第二电路板上的处理器。

Description

多处理器系统的处理器配置架构

【技术领域】

本发明是关于一种数据处理系统，特别是一种多处理器系统的处理器配置架构。

【背景技术】

供商业应用程序使用的数据处理系统已经有极快速度的进展。起初，数据处理系统仅为单一处理器的系统架构，但随着科技的进步，以及数据处理能力和操作速度上的需求增加，现在的数据处理系统已发展至更复杂的多处理器的系统架构。

系统中处理器的数目与运算性能成正比，然而用以安置处理器的主机板与安置主机板的机箱尺寸有限，并且随着微小化、多功能等趋势，势必主机板和机箱的尺寸均会尽量缩小，然而系统所需的处理效能要强大。但为了使系统的效能维持于较佳的状态下，各个部件的数量要配置得当，因而如何于有限的空间下，设置较多数量的处理器一直以来都备受探讨。

传统上，多处理器系统多是采平面式配置多个处理器，然而受限于主机板的尺寸大小，因此能设置的处理器数量并不多。而后，为了更有效的运用空间，发展出处理器适配卡，将处理器设置于处理器适配卡上，而处理器适配卡再垂直插置入主机板上的连接器插槽中。这种多处理器计算机系统架构的好处是扩充便利性高，在连接器足够的情况下，使用者可以依需求来组装双处理器、四处理器甚至八处理器系统，与刀锋服务器的高弹性雷同。

图1即揭露一种应用处理器适配卡的八处理器计算机系统。主机板10上设置了四个连接器41、42、43、44，供插设四张处理器适配卡21、22、23、24，而处理器适配卡21、22、23、24上则分别具有双处理器31、32、33、34。如先前所提到的，这种架构的扩充性高，当仅安装处理器适配卡21时，即为一双处理器系统；仅安装处理器适配卡21、22时，即为四处理器系统。

但这种架构的核心问题，在于当位于不同处理器适配卡上的两个处理器要沟通时，必须要透过连接器来达成，而连接器却会降低信号完整性；另外，控制计算机周边装置的桥接芯片组，如南桥或北桥芯片，需要与处理器频繁的通讯，也会遭遇同样的问题。由于处理器间的信号传输对多处理器系统而言是极其重要的，因此在多处理器计算机系统中，使用过多的连接器于处理器间、或处理器与芯片组间的联系，反而会影响系统的整体性能。

【发明内容】

本发明的主要目的在于提供一种多处理器系统的处理器配置架构，借以解决现有技术所揭露的问题。

因此，为达上述目的，本发明所揭露的多处理器系统的处理器配置架构，包括第一电路板、第二电路板以及至少一适配卡。第一电路板包括至少一第一连接器、多个第一处理器与多个第一内部总线，其中这些第一内部总线供这些第一处理器彼此间的选择性连接，并供这些第一处理器得以选择性连接至第一连接器；第二电路板包括至少一第二连接器、多个第二处理器与多个第二内部总线，其中这些第二内部总线供第二处理器的以选择性彼此相互连接，并供第二处理器得以选择性连接至第二连接器；以及适配卡包含至少一第一管脚接口、至少一第二管脚接口以及至少一第三内部总线，其中第三内部总线用以连接第一管脚接口与第二管脚接口，并且第一管脚接口供连接第一连接器，而第二管脚接口则供连接第二连接器；其中，至少一第一处理器可透过第一内部总线、第一连接器、适配卡、第二连接器以及第二内部总线，而与至少一第二处理器相互连接。

另一个方面，在本发明提供一种适配卡，用以连接一第一电路板与一第二电路板，其包含至少一第一管脚接口、至少一第二管脚接口与至少一内部总线。第一管脚接口用以连接位于该第一电路板上的至少一第一连接器；第二管脚接口则用以连接位于该第二电路板上的至少一第二连接器；以及内部总线连接该第一管脚接口与该第二管脚接口。

在本发明的另一个方面为提供一种连接器，位于一电路板上，供以连接一适配卡，包含一壳体与复数管脚。壳体顶端具有一插槽，底端则固定于该电路板上；复数管脚则位于该插槽内，与该电路板的电路电性连接，并供可插拔的电性连接该适配卡；其中，该插槽的实体架构符合PCI-Express规格，这些管脚的定义符合高速传输(HyperTransport)规格。

【附图说明】

图1现有技术的多处理器系统的概要架构图。

图2为根据本发明第一实施例的多处理器系统的处理器配置架构的概要架构图。

图3A为根据本发明第二实施例的多处理器系统的处理器配置架构的概要架构图。

图3B为根据本发明第三实施例的多处理器系统的处理器配置架构的概要架构图。

图4为根据本发明的多处理器系统的处理器配置架构下多处理器间连结的一实施例的示意图。

图5为根据本发明的多处理器系统的处理器配置架构下多处理器间连结的另一实施例的示意图。

图6为根据本发明的多处理器系统的处理器配置架构下多处理器间连结的另一实施例的示意图。

图7为根据本发明的适配卡的一实例的概要架构图。

图8A为根据本发明第四实施例的多处理器系统的处理器配置架构的概要架构图。

图8B为在图8A中的导引件与连接器结合的剖面示意图。

图9为根据本发明第五实施例的多处理器系统的处理器配置架构的概要架构图。

图10为在图9中的承载板的一实例的的概要架构图。

【具体实施方式】

参照图2，为根据本发明一实施例的多处理器系统的处理器配置架构，主要包括有一第一电路板100、一第二电路板200以及与具有二个管脚接口(未标示)的一适配卡300。

第一电路板100和第二电路板200均为单层或多层印刷电路板，二者约呈上下平行配置，其上分别具有数个第一、第二处理器110、210。实务上，这些处理器可分别安装于电路板上的接受器，例如：中央处理器插槽(CPU socket)(图中未显示)。

再者，第一电路板100和第二电路板200上分别设置有第一连接器120和第二连接器220，以致使适配卡300可透过其上的两个连接接口，而分别与第一和第二连接器120、220相连结，进而将第一电路板100和第二电路板200相互连结。第一连接器120和第二连接器220皆具有壳体(未标示)，其顶端具有插槽(未标示)，底端则固定于第一电路板100或第二电路板200上；上述插槽内尚有复数管脚，与第一电路板100或第二电路板200的电路电性连接，并供可插拔式的电性连接适配卡(即，适配卡300的一种变化型式)进行连结。适配卡300可以大致垂直的方式与第一电路板100和第二电路板200相互连结。于此，可以高速传输(HyperTransport；HT)规格定义适配卡的两个连接接口，换言之，第一和第二连接器的管脚定义(Pin Definition)亦需符合HT规格。于此，第一连接器120和第二连接器220顶端的插槽形式可为PCI-Express插槽，或其它具有足够管脚数量供定义HT规格的插槽接口。

于此，第一电路板100、第二电路板200以及适配卡300均配置有多个第一内部总线和多个第二内部总线(图中未显示)，以将设置于第一和第二电路板100、200上的第一和第二处理器110、210相互连结。换句话说，第一电路板100与第二电路板200上的各个处理器可分别透过内部总线，而与同一电路板上的另一处理器形成通讯；而第一电路板100上的第一处理器110要与第二电路板200的第二处理器210沟通，则需透过适配卡300上的第三内部总线(图中未显示)。这些内部总线可为HT规格的总线，或者其它任何使用在处理器间通讯的总线类型。

第一电路板100和第二电路板200间亦可透过多个适配卡300来连接。请参阅图3A，第一电路板100设置有二个第一连接器120，以分别与两个适配卡300底侧的连接端结合，而第二电路板200则设置有二个第二连接器220，以分别与两个适配卡300顶侧的连接端结合。

于第二实施例中，请参阅图3B，单一适配卡300于顶、底侧分别具有两个连接端，以分别连接二个第一连接器120和二个第二连接器220，而将第一电路板100和第二电路板200相互连结。

根据本发明的多处理器配置架构是呈现双层式架构，且适用于多种不同的处理器连接方式。参照图4，本例简单说明第一电路板100和第二电路板200上处理器的连接方式，该第三实施例中第一电路板100上具有四个第一处理器1100、1101、1102、1103，而第二电路板200上亦具有四个第二处理器2100、2101、2102、2103。

第一电路板100上的第一处理器1100、1101、1102、1103借由第一内部总线130、131、132、133而彼此相连；其中，第一内部总线130连接第一处理器1100、1101，第一内部总线131连接第一处理器1100、1102；第一内部总线132连接第一处理器1101、1103；第一内部总线133连接第一处理器1102、1103。此外，经由适配卡300上的二个第三内部总线330、331，而使第一处理器1102、1103分别连接至第二电路板200上的第二处理器2100、2101。

第二电路板200上的第二处理器2100、2101、2102、2103亦借由第二内部总线230、231、232、233而彼此相连；换句话说，第二内部总线230连接第一处理器2100、2101，第二内部总线231连接第一处理器2100、2102，第二内部总线232连接第一处理器2101、2103，第二内部总线233连接第一处理器2102、2103。于此，前述各处理器可为一中央处理器(central processing unit；CPU)；各个总线均具有一特定频宽，以达成各个处理器通讯。其中，第一处理器1100连接有一外部总线140，而透过该外部总线140可与应用系统的其它装置通讯。上述内、外部总线可为HT总线，或者其它任何使用在处理器间通讯的总线类型；任一处理器与连接器之间的连接，亦可以上述内部总线达成。

再者，为了提升处理器间的通讯速度，以供指令执行速度，这些处理器亦可采用交错连接的方式，以缩短各个处理器至外部总线的通讯路由，如图5、6所示。同一主机板上的交错连接，可以多层线路布局技术予以实现，不同主机板上者则分别调整两主机板上的线路布局而达成。参照图5，第二电路板200上，第二处理器2100透过第二内部总线240连接至第二处理器2103，第二处理器2101透过第二内部总线241连接至第二处理器2102；此外，第二处理器2100、2101、2102、2103之间分别透过第二内部总线231、233、232而依序相连。参照图6，适配卡300上经过第三内部总线330、332、333，连接第一电路板100和第二电路板200上的处理器。

请参阅图7，显示根据本发明一实施例的适配卡300。可为一高速传输卡，其以高速传输技术(HyperTransport technology)所制作而成；其上的内部总线规格即为高速传输总线。适配卡300上具有第一管脚接口301、第二管脚接口302与多条连接线路303；第一管脚接口301与第二管脚接口302分别包含多个接地管脚(pin)、多个输入管脚和多个输出管脚(图中均未显示)所组成，其管脚定义(Pin Definition)符合HT规格，而连接线路303实质上可形成一或多个第三内部总线(例如：高速总线)，即用以形成连接第一、第二管脚接口301、302的各管脚的线路布局。前述输入管脚中包括有信息高速传输输入管脚、频率高速传输输入管脚、控制信号高速传输输入管脚、除错(debug)信息输入管脚以及逻辑测试输入管脚；其中，信息高速传输输入管脚用以输入命令/地址/数据等信息，频率高速传输输入管脚用以输入频率，控制信号高速传输输入管脚用以输入控制信号，除错信息输入管脚用以输入诸如除错要求、除错准备等信息，而逻辑测试输入管脚可用以输入测试信息，如联合测试协会(Joint TestAction Group；JTAG)信息。并且，输出管脚中则包括有控制信号高速传输输出管脚、信息高速传输输出管脚、频率高速传输输出管脚、除错信息输出管脚、逻辑测试输出管脚以及频率输出管脚；其中，控制信号高速传输输出管脚用以输出控制信号，信息高速传输输出管脚用以输出命令/地址/数据等信息，频率高速传输输出管脚用以输出频率，除错信息输出管脚用以输出诸如除错要求、除错准备等信息，逻辑测试输出管脚可用以输出测试信息，如联合测试协会信息，而该频率输出管脚用以输出处理器的频率给处理器所属的主板上其它部件。最后，一个或多个固定孔304可供辅助的固定件加以固定，提升适配卡300与第一、第二连接器120、220的连接强度。

对应于使用HT规格的适配卡300，第一、第二连接器120、220亦需使用相同技术，亦即其插槽内的管脚定义需符合HT规格。在本发明的一实施例中，可采用较为普遍的PCI-Express接收器(插槽)作为第一和第二连接器120、220，二者与适配卡300的管脚定义即需彼此对应，并符合HT规格，唯第一、第二连接器120、220与适配卡300的实体架构(Physical Structure)皆需符合PCI-Express规格。

再者，如图8A、8B所示，为提升安装便利性与精准性，第一和第二连接器120、220分别可设置一导引件122、222，以辅助适配卡300可稳固且轻易地与第一和第二连接器120、220连结。导引件122、222为具有罩状的盖体(图中未显示)，其底侧具有开口A可套盖于第一或第二连接器120、220上，而顶侧的导引槽B呈漏斗状与开口A相通，位置上对应于第一、第二连接器120、220的插槽123、223，以便于导引适配卡300轻易的插入导引件122、222中，进而插入第一、第二连接器120、220的插槽123、223中。

再者，如图9所示，为减少适配卡300所承受的应力，可使用一承载板400来承载第二电路板200，并且该承载板400的侧边可具有一个或多个固定件410，以将该承载板400固定于其它装置如机壳上，不让第二电路板200的重量由适配卡300或第一电路板100分担；其中，配合第二电路板200下方的第二连接器220，可在承载板400设计有一个或多个孔洞420，以显露出第二连接器220使其亦可与适配卡300连结，也就是说，承载板400具有与第二电路板200下方的第二连接器220相对应的一个或多个孔洞420。举例来说，当该多处理器系统的处理器配置架构设置于一机壳内时，则可利用该固定件410将承载板400固定于机壳上，以支撑第二电路板200，进而减少适配卡300所需承受的应力。此外，当多处理器系统的处理器配置架构存在有多个第二电路板200时，亦可搭配使用多个承载板400来分别承载一、第二电路板100、200。

并且，该承载板400承载第二电路板的另一表面上设有一个或多个支撑件430，设置于孔洞420旁，用以加强适配卡300的强度，如图10所示；举例来说，当适配卡300与自承载板400的孔洞420内显露出第二连接器200连结时，可利用插销固定图10支撑件430上的定位孔431与对应的图7适配卡300上的固定孔304，将适配卡300固定于支撑件430上，借以增强适配卡300的固定强度。

综合上述，借由上述的实现多处理器的系统架构，可提供一大型系统，即具有多个接受器以连接多个处理器的数据处理系统。其中，每一处理器中具有一路由逻辑单元，其包含有支持自一处理器至另一处理器的通讯路由所需的逻辑，借以控制处理器间的通讯。并且，采用这种系统架构能够顺利实现多个处理器的系统，同时可表现出多个处理器的整体性能。

Claims (21)

1、一种多处理器系统，包括有：

一第一电路板，包括：

至少一第一连接器；

复数个第一处理器；以及

复数个第一内部总线，选择性用以将这些第一处理器中的至少二个该第一处理器彼此连接，以及用以将至少一该第一处理器连接至该第一连接器；

一第二电路板，包括：

至少一第二连接器；

复数个第二处理器；以及

复数个第二内部总线，选择性用以将这些第二处理器中的至少二个该第二处理器彼此连接，以及用以将这些第二处理器中的至少一个该第二处理器连接至该第二连接器；以及

至少一适配卡，包含：

至少一第一管脚接口，用以连接该第一连接器；

至少一第二管脚接口，用以连接该第二连接器；以及

至少一第三内部总线，分别用以连接该第一管脚接口与该第二管脚接口；

其中，至少一个该第一处理器透过该第一内部总线、该第一连接器、该适配卡、该第二连接器与该第二内部总线，而与至少一该第二处理器连接。

2、如权利要求1所述的多处理器系统，其特征在于：该第一内部总线、该第一连接器、该第二内部总线、该第二连接器、该第一管脚接口、该第二管脚接口与该第三内部总线符合高速传输(HyperTransport；HT)规格。

3、如权利要求1所述的多处理器系统，其特征在于：该第一连接器与该第一管脚接口的实体架构符合PCI-Express规格，且该第一连接器和该第一管脚接口的管脚定义(Pin Definition)符合高速传输规格。

4、如权利要求1所述的多处理器系统，其特征在于：该第一连接器包含：

一壳体，其顶端具有一插槽，且该插槽的实体架构符合PCI-Express规格，底端则用以固定于该第一电路板上；以及

复数管脚，设置于该插槽内，用以与该第一电路板的电路电性连接，以及用以可插拔式电性连接该第一管脚接口，其中这些管脚的管脚定义符合高速传输规格。

5、如权利要求1所述的多处理器系统，其特征在于：该第二连接器与该第二管脚接口的实体架构符合PCI-Express规格，且该第二连接器与该第二管脚接口的管脚定义符合高速传输规格。

6、如权利要求1所述的多处理器系统，其特征在于：该第二连接器包含：

一壳体，其顶端具有一插槽，且该插槽的实体架构符合PCI-Express规格，底端则用以固定于该第一电路板上；以及

复数管脚，设置于该插槽内，用以与该第一电路板的电路电性连接，以及用以可插拔式电性连接该第一管脚接口，其中这些管脚的管脚定义符合高速传输规格。

7、如权利要求1所述的多处理器系统，其特征在于：该第一电路板上具有四个该第一处理器，该第二电路板上具有四个该第二处理器。

8、如权利要求1所述的多处理器系统，其特征在于：该多处理器系统还包括一承载板，用以承载该第二电路板，其中该承载板具有至少一孔洞对应于该第二连接器，以显露出该第二连接器。

9、如权利要求8所述的多处理器系统，其特征在于：该承载板还包括至少一固定件，以供固定该承载板于容置该多处理器系统的一机壳上。

10、如权利要求9所述的多处理器系统，其特征在于：该承载板还包括至少一支撑件，固定在该承载板上且邻近该孔洞之处，用以固着该适配卡。

11、如权利要求1所述的多处理器系统，其特征在于：该多处理器系统还包含至少一导引件，具有一盖体，其中该盖体的底侧具有一开口，用以套盖于该第一连接器和该第二连接器其中一个上，以及该盖体的顶侧具有一导引槽，呈漏斗状且与该开口相通，以导引该适配卡插入至该第一连接器和该第二连接器其中一个内。

12、如权利要求1所述的多处理器系统，其特征在于：该第一电路板还包括有：

一外部总线，连接至少一个该第一处理器，以执行这些第一处理器对外通讯的接收和传送。

13、如权利要求12所述的多处理器系统，其特征在于：该外部总线为一高速传输总线。

14、如权利要求1所述的多处理器系统，其特征在于：这些第一处理器与这些第二处理器为中央处理器。

15、一种适配卡，用以连接一第一电路板与一第二电路板，其中该第一和第二电路板上分别具有至少一第一连接器和至少一第二连接器，该适配卡包含：

至少一第一管脚接口，用以连接该第一连接器；

至少一第二管脚接口，用以连接该第二连接器；以及

至少一内部总线，用以连接该第一管脚接口与该第二管脚接口。

16、如权利要求15所述的适配卡，其特征在于：该第一管脚接口、该第二管脚接口与该内部总线符合高速传输规格。

17、如权利要求15所述的适配卡，其特征在于：该第一管脚接口与该第二管脚接口的实体架构符合PCI-Express规格，且该第一与该第二管脚接口的管脚定义符合高速传输规格。

18、如权利要求15所述的适配卡，其特征在于：该适配卡还包括复数个处理器分别设置在该第一电路板与该第二电路板上，且分别电性连结至该第一和该第二连接器。

19、一种连接器，位于一电路板上，供以连接一适配卡，包含：

一壳体，其顶端具有一插槽，且该插槽的实体架构符合PCI-Express规格，底端则用以固定于该第一电路板上；以及

复数管脚，设置于该插槽内，用以与该第一电路板的电路电性连接，以及用以可插拔式电性连接该第一管脚接口，其中这些管脚的管脚定义符合高速传输规格。

20、如权利要求19所述的连接器，其特征在于：该连接器更包含一导引件，具有一盖体，其中该盖体的底侧具有一开口，用以套盖于该连接器上，以及该盖体的顶侧具有一导引槽，呈漏斗状、与该开口相通，且位置上对应于该连接器的插槽，以导引该适配卡插入至该插槽内。

21、如权利要求19所述的连接器，其特征在于：该电路板上设有复数处理器电性连结至该连接器。

Images