KR20120097127A - 메인 보드 및 이를 포함하는 데이터 처리 시스템 - Google Patents

메인 보드 및 이를 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20120097127A
KR20120097127A KR1020110016500A KR20110016500A KR20120097127A KR 20120097127 A KR20120097127 A KR 20120097127A KR 1020110016500 A KR1020110016500 A KR 1020110016500A KR 20110016500 A KR20110016500 A KR 20110016500A KR 20120097127 A KR20120097127 A KR 20120097127A
Authority
KR
South Korea
Prior art keywords
memory
main board
pcb
memory socket
socket
Prior art date
Application number
KR1020110016500A
Other languages
English (en)
Inventor
조정현
성명희
김경선
서승진
이정준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110016500A priority Critical patent/KR20120097127A/ko
Priority to US13/240,439 priority patent/US20120218703A1/en
Publication of KR20120097127A publication Critical patent/KR20120097127A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Abstract

메인 보드가 개시된다. 상기 메인 보드는 상기 메인 보드에 탈착되는 PCB(Printed Circuit Board) 및 각각이 상기 PCB 위에 탈착되는 제1 메모리 소켓 및 제2 메모리 소켓을 포함하고, 상기 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 전기적으로 연결한다.

Description

메인 보드 및 이를 포함하는 데이터 처리 시스템{MAIN BOARD AND DATA PROCESSING SYSTEM HAVING THE SAME}
본 발명의 개념에 따른 실시 예는 메인 보드에 관한 것으로, 특히 메모리 모듈(memory module)을 삽입하기 위한 메모리 소켓(memory socket)의 데이터 신호 특성을 개선한 메인 보드 및 이를 포함하는 데이터 처리 시스템에 관한 것이다.
컴퓨터 시스템의 메인 보드(main board)에는, CPU(Central Processing Unit)를 장착하기 위한 CPU 소켓, 및 복수의 시스템 메모리들 각각을 장착하기 위한 복수의 메모리 소켓들 각각이 장착된다. 상기 컴퓨터 시스템의 성능 개선을 위하여 상기 메인 보드는 시스템 메모리를 확장할 수 있는 복수의 메모리 소켓들을 포함한다.
상기 복수의 메모리 소켓들 모두에 메모리 모듈이 장착되지 않으면, 메모리 모듈이 장착되지 않은 메모리 소켓에 연결된 데이터 신호선들에는 반사파 (reflextion wave)가 발생할 것이다. 상기 반사파는 고속으로 동작하는 상기 시스템 메모리의 신호 특성을 열화시키는 원인이 될 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 메모리 모듈이 삽입되지 않은 메모리 소켓에 연결된 데이터 신호선에서 발생하는 반사파를 방지하는 메인 보드, 및 이를 포함하는 데이터 처리 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 메인 보드는 상기 메인 보드에 탈착되는 PCB (Printed Circuit Board) 및 각각이 상기 PCB 위에 탈착되는 제1 메모리 소켓 및 제2 메모리 소켓을 포함하고, 상기 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 전기적으로 연결한다.
상기 PCB의 상부에는 상기 제1 메모리 소켓 및 상기 제2 메모리 소켓을 연결하는 복수의 신호선들이 라우팅(routing)된다.
상기 제1 메모리 소켓 및 상기 제2 메모리 소켓 각각은 상기 복수의 신호선들 각각에 연결되기 위한 각각의 탄성 스토퍼들을 포함한다.
상기 제1 메모리 소켓의 상기 복수의 탄성 스토퍼들 각각은 상기 메인 보드에 전기적으로 연결된다.
상기 PCB는 씬(Thin) PCB 또는 플렉시블(flexible) PCB이다.
상기 제2 메모리 소켓은 상기 제1 메모리 소켓 위에 적층되고, 상기 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 휘어서 연결한다.
본 발명의 실시 예에 따른 메인 보드는 상기 메인 보드에 탈착되며, 제1 메모리 소켓이 탈착되기 위한 제1 PCB, 및 상기 제1 PCB의 적어도 일부 영역 위에 중첩(overlapping)되게 탈착되며, 제2 메모리 소켓이 탈착되기 위한 제2 PCB를 포함한다.
상기 제1 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 전기적으로 연결한다. 상기 제2 메모리 소켓은 상기 중첩되는 영역 위에 장착된다.
상기 제1 메모리 소켓 및 상기 제2 메모리 소켓 각각에는 상기 메인 보드와 교차되는 방향으로 제1 메모리 모듈 및 제2 메모리 모듈 각각이 삽입된다.
본 발명의 실시 예에 따른 메인 보드는 메모리 모듈이 장착되지 않은 메모리 소켓으로 인하여 발생하는 반사파를 방지하는 효과가 있다.
또한, 본 발명에 따른 메인 보드는 메모리 소켓 수를 필요한 만큼만 장착함으로써 비용을 절감하는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 시스템을 도시한 블록도이다.
도 2a 및 도 2b는 도 1에 도시된 메모리 모듈, 메모리 소켓 및 메인 보드를 상세히 도시한 개념도이다.
도 3은 도 2b에 도시된 제1 메모리 소켓을 상세히 도시한 개념도이다.
도 4는 도 1에 도시된 제1 메모리 소켓 및 제2 메모리 소켓을 도시한 개념도이다.
도 5는 도 2b에 도시된 제1 메모리 소켓, 제2 메모리 소켓 및 제3 메모리 소켓을 도시한 개념도이다.
도 6은 본 발명의 다른 실시 예에 따른 메인 보드를 도시한 개념도이다.
도 7a부터 도 7c는 도 6에 도시된 메인 보드의 또 다른 실시 예들이다.
도 8은 도 1에 도시된 데이터 처리 시스템을 포함하는 메모리 시스템의 일 실시 예를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
복수의 메모리 소켓들을 포함하는 메인 보드에서 상기 복수의 메모리 소켓들 중에서 일부의 메모리 소켓에만 메모리 모듈이 삽입되면, 메모리 모듈이 삽입되지 않은 메모리 소켓에 연결된 데이터 신호선에서 반사파가 발생할 수 있다. 상기 반사파는 고속으로 동작하는 메모리 모듈의 신호 특성을 열화시키는 원인이 될 수 있다. 본 발명에 따른 메인 보드는 제1 메모리 소켓만이 상기 메인 보드에 직접적으로 연결된다. 만약, 제2 메모리 소켓을 추가로 장착하고자 한다면, 상기 메인 보드와 상기 제1 메모리 소켓 사이에 PCB(Printed Circuit Board)가 장착되고, 상기 제2 메모리 소켓은 상기 PCB를 통하여 상기 메인 보드와 전기적으로 연결된다. 상술한 본 발명의 개념에 따른 기술적 특징은 도 1 및 도 7을 참조하여 상세히 설명된다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 시스템을 도시한 블록도이다.
도 1을 참조하면, 데이터 처리 시스템(100)은 CPU(Central Processing Unit; 10), 시스템 메모리(20), 호스트 인터페이스(30), 메인 보드(main board; 40), 및 호스트(50)를 포함한다.
CPU(10)는 시스템 메모리(20)를 제어하기 위한 메모리 컨트롤러(MC)를 포함할 수 있다. 실시 예에 따라 메모리 컨트롤러(MC)는 CPU(10)의 일부로써 구현될 수 있고 CPU(10)와 독립적으로 구현될 수 있다.
시스템 메모리(20)는 CPU(10)가 억세스(access)할 데이터를 저장한다. 예컨대, 시스템 메모리(20)는 SRAM(Static Random Access Memory) 또는 DRAM(Dynamic Random Access Memory)으로 구현될 수 있다. 시스템 메모리(20)는 제1 메모리 모듈 (21)을 포함한다. 또한, 시스템 메모리(20)는 메모리 용량을 확장하기 위하여 제2 메모리 모듈(22) 및 제3 메모리 모듈(23)을 더 포함할 수 있다.
호스트 인터페이스(30)는 CPU(10)의 제어에 따라 호스트(50)와 인터페이스할 수 있다. 예컨대, 호스트 인터페이스(30)는 S-ATA(Serial Advanced Technology Attachment) 인터페이스, P-ATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 인터페이스, PCI(Peripheral Component Interconnect) 인터페이스, PCI-EXPRESS(Peripheral Component Interconnect Express) 인터페이스 또는 SAS(Serial Attached SCSI) 인터페이스로 구현될 수 있다.
메인 보드(40)는 CPU(10)를 장착하기 위한 CPU 소켓(미도시)과, 제1 메모리 모듈(21)을 장착하기 위한 제1 메모리 소켓(미도시)을 포함한다. 또한, 메인 보드(40)는 추가적으로 메모리를 확장하기 위하여 도시되지 않은 제2 메모리 소켓, 및 제3 메모리 소켓을 더 포함할 수 있다.
호스트(50)는 호스트 인터페이스(30)를 통하여 CPU(10)와 데이터 통신을 한다. 데이터 처리 시스템(100)은 하드 디스크 드라이브(Hard Disk Drive) 또는 SSD (Solid State Drive)로 구현될 수 있다.
데이터 처리 시스템(100)은 노트북 컴퓨터(Notebook Computer), PC(Personal Computer), 워크스테이션 (Workstation), 또는 서버(Server) 등으로 구현될 수 있다.
도 2a 및 도 2b는 도 1에 도시된 메모리 모듈, 메모리 소켓 및 메인 보드를 상세히 도시한 개념도이다.
도 2a는 도 1에 도시된 메인 보드의 정면도(front view)을 도시하고, 도 2b는 도 1에 도시된 메인 보드의 평면도(plan view)를 도시한다. 도 2a에서는 설명의 편의를 위하여, 제1 메모리 모듈(21)과 제1 메모리 소켓(MS1)을 동시에 도시한다.
도 1, 도2a 및 도 2b를 참조하면, 제1 메모리 모듈(21)의 전면(front surface)에는 복수의 메모리들(21-1)이 장착된다. 실시 예에 따라 복수의 메모리들로서는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 플래시 메모리(flash memory), 상변화 메모리(phase change memory), 또는 저항 메모리(resistive memory)가 제1 메모리 모듈(21)에 장착될 수 있다. 또한, 제 메모리 모듈(21)의 메모리 용량을 확장하기 위하여 제1 메모리 모듈(21)의 후면(rear surface)에는 복수의 메모리들이 더 장착될 수 있다.
제1 메모리 모듈(21)은 UDIMM(Unbuffered Dual In-line Memory Module), RDIMM(Registered Dual In-line Memory Module), LPDIMM(Low Profile Dual In-line Memory Module), LRDIMM(Load Reduced Dual In-line Memory Module), MiniDIMM(Mini Dual In-line Memory Module) 또는 SoDIMM(Small outline Dual In-line Memory Module)일 수 있다. UDIMM은 PC(Personal Computer) 용으로 사용되는 DRAM 모듈이다. RDIMM은 서버(server)와 워크스테이션 용으로 사용되는 DRAM 모듈이다. SoDIMM은 노트북 용으로 사용되는 DRAM 모듈이다.
제2 메모리 모듈(22) 및 제3 메모리 모듈(23)은 제1 메모리 모듈(21)과 동일 또는 유사한 구성을 가질 것이다. 또한, 제2 메모리 모듈(22) 및 제3 메모리 모듈(23) 각각은 UDIMM, RDIMM, 또는 SoDIMM일 수 있다.
메인 보드(40)는 CPU(10)를 장착하기 위한 CPU 소켓(CS)과, 제1 메모리 모듈 (21)을 장착하기 위한 제1 메모리 소켓(MS1)을 포함한다. 제1 메모리 소켓(MS1)에는 메인 보드(40)와 교차되는 방향으로 제1 메모리 모듈(21)이 삽입된다. 시스템 메모리(20)의 메모리 용량을 확장하기 위하여 메인 보드(40)에는 제2 메모리 모듈(22)을 장착하기 위한 제2 메모리 소켓(MS2)과 제3 메모리 모듈(23)을 장착하기 위한 제3 메모리 소켓(MS3) 중에서 적어도 하나가 장착될 수 있다.
또한, 메인 보드(40)에는 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)을 전기적으로 연결하는 제1 PCB(Printed Circuit Board;P1), 및/또는 제2 메모리 소켓(MS2)과 제3 메모리 소켓(MS3)을 전기적으로 연결하는 제2 PCB(P2)가 더 장착될 수 있다. 예컨대, 제1 PCB(P1) 및 제2 PCB(P2) 각각은 씬(thin) PCB 또는 플렉시블(flexible) PCB로 구현될 수 있다.
제1 메모리 소켓(MS1)은 제1 메모리 모듈(21)과 강력한 물리적 결합을 유지하기 위한 결합 수단, 예컨대 후크(hook;40-2)를 포함할 수 있다. 또한, 제2 메모리 소켓(MS2) 및 제3 메모리 소켓(MS3) 각각은 제2 메모리 모듈(22) 및 제3 메모리 모듈(23) 각각과 강력한 결합을 유지하기 위한 후크를 포함할 수 있다.
제1 PCB(P1)는 메인 보드(40)에 탈착될 수 있다. 또한, 제2 PCB(P2)는 메인 보드(40)에 탈착될 수 있다. 도 2b에 도시된 바와 같이, 제1 PCB(P1)와 제2 PCB(P2)는 중첩(overlapping)되게 배치될 수 있다. 중첩되는 영역(OR)에 제2 메모리 소켓(MS2)이 탈착된다. 예컨대, 제1 PCB(P1)의 일부 영역 위에 제2 PCB(P2)의 일부 영역이 겹치도록 배치될 수 있다.
메인 보드(40)는 제1 메모리 소켓(MS1), 제2 메모리 소켓(MS2), 및 제3 메모리 소켓(MS3) 각각과 결합하는 지지대(supporter;40-1)를 고정하기 위한 복수의 홀들 (holes;40-3)을 포함한다.
도 3은 도 2b에 도시된 제1 메모리 소켓을 상세히 도시한 개념도이다.
도 3을 참조하면, 메인 보드(40)에 제1 메모리 소켓(MS1)만이 설치된다. 지지대(40-1)는 메인 보드(40)의 홀(40-3)에 삽입된다. 메인 보드(40)와 제1 메모리 소켓(MS1)이 지지대(40-1)에 의하여 고정된다. 제1 메모리 모듈(21)은 제1 메모리 소켓(MS1)에 삽입된다. 제1 메모리 모듈(21)의 데이터 라인들 각각은 대응하는 탄성 스토퍼들(ES1) 각각에 연결된다. 탄성 스토퍼들(ES1) 각각은 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 전기적으로 연결된다.
메인 보드(40)는 그 내부에 전원 라인(PN), 그라운드 라인(GN), 및 복수의 신호 라인들(SN)을 포함한다. 복수의 탄성 스토퍼 연결부들(ESC) 각각은 대응하는 복수의 신호 라인들(SN) 각각에 연결된다.
도 4는 도 1에 도시된 제1 메모리 소켓 및 제2 메모리 소켓을 도시한 개념도이다.
도 4를 참조하면, 메인 보드(40)에 제1 메모리 소켓(MS1) 및 제2 메모리 소켓(MS2)이 장착된다. 메인 보드(40)에 제1 메모리 소켓(MS1)과 제2 메모리 소켓 (MS2) 각각이 각각의 지지대(40-1)에 의하여 고정된다. 제1 메모리 모듈(21)은 제1 메모리 소켓(MS1)에 삽입된다. 제1 메모리 모듈(21)의 데이터 라인들 각각은 대응하는 탄성 스토퍼들(ES1) 각각에 연결된다.
제2 메모리 모듈(22)은 제2 메모리 소켓(MS2)에 삽입된다. 제2 메모리 모듈 (22)의 데이터 라인들 각각은 대응하는 탄성 스토퍼들(ES2) 각각에 연결된다.
제1 메모리 소켓(MS)의 탄성 스토퍼(ES1)는 제1 PCB(P1)와 메인 보드(40)의 신호 라인(SN)에 연결된다. 제1 PCB(P1)의 상단에는 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)을 연결하는 복수의 신호선들(PL)이 라우팅(routing)된다. 탄성 스토퍼(ES2)는 복수의 신호선들(PL) 중에서 대응되는 신호선에 연결된다.
제1 PCB(P1)의 하부는 메인 보드(40)의 신호 라인(SN)에 연결된다. 또한, 제1 PCB(P1)의 하부는 신호 라인(SN)의 데이터가 안정적으로 전송되도록 그라운드 전압(ground voltage)으로 설정된다.
도 5는 도 2b에 도시된 제1 메모리 소켓, 제2 메모리 소켓, 및 제3 메모리 소켓을 도시한 개념도이다.
도 5를 참조하면, 메인 보드(40)에 제1 메모리 소켓(MS1), 제2 메모리 소켓 (MS2), 및 제3 메모리 소켓(MS3)이 장착된다. 메인 보드(40)에 제1 메모리 소켓 (MS1), 제2 메모리 소켓(MS2), 및 제3 메모리 소켓(MS3) 각각이 각각의 지지대(40-1)에 의하여 고정된다. 제1 메모리 모듈(21)은 제1 메모리 소켓(MS1)에 삽입된다. 제1 메모리 모듈(21)의 데이터 라인들 각각은 이에 대응하는 탄성 스토퍼들(ES1) 각각에 연결된다. 제2 메모리 모듈(22)은 제2 메모리 소켓(MS2)에 삽입된다. 제2 메모리 모듈(22)의 데이터 라인들 각각은 이에 대응하는 탄성 스토퍼들(ES2) 각각에 연결된다. 제3 메모리 모듈(23)은 제3 메모리 소켓(MS3)에 삽입된다. 제3 메모리 모듈(23)의 데이터 라인들 각각은 이에 대응하는 탄성 스토퍼들(ES3) 각각에 연결된다.
제1 메모리 소켓(MS1)의 탄성 스토퍼(ES1)는 제1 PCB(P1)와 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다. 탄성 스토퍼 연결부(ESC)는 메인 보드(40)의 신호 라인(SN)에 연결된다.
제1 PCB(P1)와 제2 PCB(P2)는 중첩되도록 탈착된다. 즉, 제1 PCB(P1)의 일부 영역 위(on)에 제2 PCB(P2)는 탈착된다.
제2 메모리 소켓(MS2)는 제1 PCB(P1)와 제2 PCB(P2)의 중첩되는 영역(OR)에 탈착된다. 제2 메모리 소켓(MS2)의 탄성 스토퍼(ES2)는 제2 PCB(P2)에 연결된다. 제2 PCB(P2)의 하단은 제1 PCB(P1)의 상단과 연결되도록 구성된다. 제3 메모리 소켓(MS3)는 제2 PCB(P2)의 중첩되지 않는 영역에 탈착된다. 제3 메모리 소켓(MS3)의 탄성 스토퍼(ES3)는 제2 PCB(P2)에 연결된다.
도 6은 본 발명의 다른 실시 예에 따른 메인 보드를 도시한 개념도이다.
도 6을 참조하면, 메인 보드(40)는 노트북과 같은 작은 크기의 메인 보드를 가정한다. 메인 보드(40)에 제1 메모리 소켓(MS1)이 설치된다. 지지대(40-1)는 메인 보드(40)의 홀에 삽입된다. 메인 보드(40)에는 제1 메모리 소켓(MS1)이 지지대(40-1)에 의하여 고정된다.
제1 메모리 모듈(21)은 메인 보드(40)와 나란한 방향으로 제1 메모리 소켓(MS1)에 삽입된다. 제1 메모리 소켓(MS1)은 SoDIMM 형태의 메모리 모듈이 장착될 것이다.
제1 메모리 모듈(21)의 데이터 라인들 각각은 이에 대응하는 탄성 스토퍼들(ES1) 각각에 연결된다. 탄성 스토퍼들(ES1) 각각은 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다. 탄성 스토퍼 연결부(ESC)는 메인 보드(40)의 신호 라인(SN)에 연결된다.
도 7a부터 도 7c는 도 6에 도시된 메인 보드의 또 다른 실시 예들이다.
도 7a를 참조하면, 제2 메모리 소켓(MS2)이 제1 메모리 소켓(MS1) 위에 같은 방향으로 적층되고, 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)이 제1 PCB(P1)에 의하여 연결된다.
제1 메모리 모듈(21)은 메인 보드(40)와 나란한 방향으로 제1 메모리 소켓(MS1)에 삽입된다. 제2 메모리 소켓(MS2)은 제1 메모리 소켓(MS1)과 같은 방향으로 삽입된다. 제1 PCB(P1)는 플렉시블 PCB이다. 제1 PCB(P1)는 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)을 휘어서 전기적으로 연결한다. 제1 메모리 소켓(MS1)의 탄성 스토퍼들(ES1) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다. 제2 메모리 소켓(MS2)의 탄성 스토퍼들(ES2) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다.
도 7b를 참조하면, 제2 메모리 소켓(MS2)이 제1 메모리 소켓(MS1) 위에 제1 메모리 소켓(MS1)과 반대 방향으로 적층되고, 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)이 제1 PCB(P1)에 의하여 연결된다.
제1 메모리 모듈(21)은 메인 보드(40)와 나란한 방향으로 제1 메모리 소켓(MS1)에 삽입된다. 제2 메모리 모듈(22)은 제1 메모리 소켓(MS1)과 반대 방향으로 구현되 제2 메모리 소켓(MS2)에 삽입된다. 제1 PCB(P1)는 플렉시블 PCB이다. 제1 PCB(P1)는 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)을 휘어서 전기적으로 연결한다. 제1 메모리 소켓(MS1)의 탄성 스토퍼들(ES1) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다. 제2 메모리 소켓(MS2)의 탄성 스토퍼들(ES2) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다.
도 7c를 참조하면, 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)이 동일한 평면위에 탈착되고, 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)이 제1 PCB(P1)에 의하여 연결된다.
제1 메모리 모듈(21)은 메인 보드(40)와 나란한 방향으로 제1 메모리 소켓(MS1)에 삽입된다. 제2 메모리 소켓(MS2)은 제1 메모리 소켓(MS1)과 반대 방향으로 삽입된다. 제1 PCB(P1)는 제1 메모리 소켓(MS1)과 제2 메모리 소켓(MS2)을 전기적으로 연결한다. 제1 메모리 소켓(MS1)의 탄성 스토퍼들(ES1) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다. 제2 메모리 소켓(MS2)의 탄성 스토퍼들(ES2) 각각은 제1 PCB(P1)를 통해서 메인 보드(40)의 탄성 스토퍼 연결부(ESC)에 연결된다.
도 8은 도 1에 도시된 데이터 처리 시스템을 포함하는 메모리 시스템의 일 실시 예를 나타낸다.
도 8를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)을 포함하는 컴퓨터 시스템(200)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC, 또는 넷-북(net-book)로 구현될 수 있다.
컴퓨터 시스템(200)은 데이터 처리 시스템(100), 메모리 장치(210)와 메모리 장치(210)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(220), 디스플레이(230) 및 입력 장치(240)를 포함한다.
데이터 처리 시스템(100)은 입력 장치(240)를 통하여 입력된 데이터에 따라 메모리 장치(210)에 저장된 데이터를 디스플레이(230)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(240)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 데이터 처리 시스템(100)은 컴퓨터 시스템(200)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(220)의 동작을 제어할 수 있다.
실시 예에 따라 메모리 장치(210)의 동작을 제어할 수 있는 메모리 컨트롤러(220)는 데이터 처리 시스템(100)의 일부로서 구현될 수 있고 또한 데이터 처리 시스템(100)과 별도의 칩으로 구현될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : CPU
20 : 시스템 메모리
21 : 제1 메모리 모듈
22 : 제2 메모리 모듈
23 : 제3 메모리 모듈
30 : 호스트 인터페이스
40 : 메인 보드
50 : 호스트
100 : 데이터 처리 시스템

Claims (10)

  1. 메인 보드에 있어서,
    상기 메인 보드에 탈착되는 PCB(Printed Circuit Board); 및
    각각이 상기 PCB 위에 탈착되는 제1 메모리 소켓 및 제2 메모리 소켓을 포함하고,
    상기 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 전기적으로 연결하는 메인 보드.
  2. 제1항에 있어서,
    상기 PCB의 상부에는 상기 제1 메모리 소켓 및 상기 제2 메모리 소켓을 연결하는 복수의 신호선들이 라우팅(routing)되는 메인 보드.
  3. 제2항에 있어서,
    상기 제1 메모리 소켓 및 상기 제2 메모리 소켓 각각은 상기 복수의 신호선들 각각에 연결되기 위한 각각의 탄성 스토퍼들을 포함하는 메인 보드.
  4. 제3항에 있어서,
    상기 제1 메모리 소켓의 상기 복수의 탄성 스토퍼들 각각은 상기 메인 보드에 전기적으로 연결되는 메인 보드.
  5. 제1항에 있어서,
    상기 PCB는 씬(Thin) PCB 또는 플렉시블(flexible) PCB인 메인 보드.
  6. 제1항에 있어서,
    상기 제2 메모리 소켓은 상기 제1 메모리 소켓 위에 적층되고,
    상기 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 휘어서 연결하는 메인 보드.
  7. 메인 보드에 있어서,
    상기 메인 보드에 탈착되며, 제1 메모리 소켓이 탈착되기 위한 제1 PCB; 및
    상기 제1 PCB의 적어도 일부 영역 위에 중첩(overlapping)되게 탈착되며, 제2 메모리 소켓이 탈착되기 위한 제2 PCB를 포함하는 메인 보드.
  8. 제7항에 있어서,
    상기 제1 PCB는 상기 제1 메모리 소켓과 상기 제2 메모리 소켓을 전기적으로 연결하는 메인 보드.
  9. 제7항에 있어서,
    상기 제2 메모리 소켓은 상기 중첩되는 영역 위에 장착되는 메인 보드.
  10. 제9항에 있어서,
    상기 제1 메모리 소켓 및 상기 제2 메모리 소켓 각각에는 상기 메인 보드와 교차되는 방향으로 제1 메모리 모듈 및 제2 메모리 모듈 각각이 삽입되는 메인 보드.
KR1020110016500A 2011-02-24 2011-02-24 메인 보드 및 이를 포함하는 데이터 처리 시스템 KR20120097127A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110016500A KR20120097127A (ko) 2011-02-24 2011-02-24 메인 보드 및 이를 포함하는 데이터 처리 시스템
US13/240,439 US20120218703A1 (en) 2011-02-24 2011-09-22 Circuit Board Assemblies and Data Processing Systems Including the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110016500A KR20120097127A (ko) 2011-02-24 2011-02-24 메인 보드 및 이를 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20120097127A true KR20120097127A (ko) 2012-09-03

Family

ID=46718865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016500A KR20120097127A (ko) 2011-02-24 2011-02-24 메인 보드 및 이를 포함하는 데이터 처리 시스템

Country Status (2)

Country Link
US (1) US20120218703A1 (ko)
KR (1) KR20120097127A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120194990A1 (en) * 2011-01-31 2012-08-02 Martin Kuster Semiconductor Arrangements
US9841791B2 (en) * 2013-12-20 2017-12-12 Rambus Inc. Circuit board assembly configuration
GB2526565B (en) 2014-05-28 2016-06-29 Ibm Assembly of printed circuit boards
US9958897B1 (en) * 2014-06-20 2018-05-01 Western Digital Technologies, Inc. Controller board having expandable memory
TWI693511B (zh) 2015-08-25 2020-05-11 美商莫仕有限公司 通信節點
CN105426333A (zh) * 2015-11-09 2016-03-23 合肥宝龙达信息技术有限公司 一种便于主板平台快速升级换代的主板结构
KR102449193B1 (ko) * 2015-12-04 2022-09-29 삼성전자주식회사 버퍼를 포함하는 메모리 패키지, 확장 가능한 메모리 모듈 및 멀티-모듈 메모리 시스템
CA169446S (en) * 2016-01-22 2017-02-21 Shenzhen Longsys Electronics Co Ltd Ssd storage module
EP3424227B1 (en) 2016-03-01 2022-04-13 Molex, LLC Communication node
CN108062145A (zh) * 2017-12-29 2018-05-22 广西萃发科技有限公司 云桌面终端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159861A (en) * 1977-12-30 1979-07-03 International Telephone And Telegraph Corporation Zero insertion force connector
US6498305B1 (en) * 1999-05-25 2002-12-24 Intel Corporation Interconnect mechanics for electromagnetic coupler
KR100355237B1 (ko) * 2000-10-16 2002-10-11 삼성전자 주식회사 모듈확장용 소켓들 및 상기 모듈확장용 소켓들을 이용하는메모리시스템
US7468884B2 (en) * 2006-10-25 2008-12-23 Dell Products L.P. Riser retention system

Also Published As

Publication number Publication date
US20120218703A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
KR20120097127A (ko) 메인 보드 및 이를 포함하는 데이터 처리 시스템
US9354675B1 (en) Server
US8498121B2 (en) Printed circuit assembly with determination of storage configuration based on installed paddle board
US7440293B2 (en) Method and apparatus for mounting a card in an information handling system
US9176915B2 (en) Data storage device carrier system
US7913027B2 (en) Configurable storage array controller
US9535468B2 (en) Server
US7272017B2 (en) Method and apparatus for coupling a plurality of cards to an information handling system
US20120159029A1 (en) Storage subsystem backplane management system
US20130128464A1 (en) Riser card
CN104182004A (zh) 服务器
JP2012503237A (ja) 不揮発性メモリモジュールを備えるマスデータストレージシステム
US8064205B2 (en) Storage devices including different sets of contacts
US9818456B1 (en) Storage module installed with multiple M.2 SSDs
US10483673B2 (en) Interposer device
US10545901B2 (en) Memory card expansion
US11710915B2 (en) System and method for stacking compression dual in-line memory module scalability
US20080186666A1 (en) Motherboard and desktop host using the same
US11321009B2 (en) System and method for compression dual in-line memory module scalability
US20220350754A1 (en) Compression attached memory module for offset stacking
US20220344309A1 (en) System and method for stacking compression attached memory modules
US11163343B1 (en) Flexible power supply unit (PSU) bay
CN104679172A (zh) 支持混合式存储设备的主板
US20240008181A1 (en) Memory module connection interface for power delivery
US20240004439A1 (en) Memory module connection interface for power delivery

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid