CN1979359A - 控制半导体器件制造过程的方法和控制系统 - Google Patents
控制半导体器件制造过程的方法和控制系统 Download PDFInfo
- Publication number
- CN1979359A CN1979359A CNA2006101486559A CN200610148655A CN1979359A CN 1979359 A CN1979359 A CN 1979359A CN A2006101486559 A CNA2006101486559 A CN A2006101486559A CN 200610148655 A CN200610148655 A CN 200610148655A CN 1979359 A CN1979359 A CN 1979359A
- Authority
- CN
- China
- Prior art keywords
- product
- processing time
- conversion factor
- cmp
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31265—Control process by combining history and real time data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31407—Machining, work, process finish time estimation, calculation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Factory Administration (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
提供了一种控制用于新应用的产品的半导体器件制造过程的方法,以及用于该过程的控制系统。根据所述控制方法的实施例,计算第一次应用到半导体器件制造过程的产品的采样处理时间。基于所计算的采样处理时间执行半导体器件制造过程。然后,将所存储的采样处理时间应用到主处理时间公式以计算主处理时间。在主处理时间的基础上能够控制半导体器件制造过程。采样处理时间可以存储在信息存储表中。
Description
相关申请的交叉引用
本申请要求于2005年11月22日向韩国知识产权局提出的韩国专利申请No.10-2005-0111998的优先权,其公开内容完整引用于此作为参考。
技术领域
本发明涉及半导体器件及其制作方法,特别涉及控制半导体器件制造过程的方法,以及用于这种过程的控制系统。
背景技术
半导体器件通过各种各样的处理来制造。例如,通过执行包括半导体材料的晶体成长、从半导体晶体制造晶圆、蚀刻、掺杂、离子注入、封装以及最后测试的顺序的处理(sequential processes)来制造半导体器件。然而,这些顺序的处理会使用不同的控制方法在不同的装置上执行。通常需要或希望精确地控制处理条件的控制系统来维持各个处理的适当状态。在大多数制造过程中,能够通过控制处理的执行时间(以下称为“处理时间”)来适当地控制处理条件。例如,由时间控制的处理可以是快速热处理、化学机械研磨(CMP)处理、覆盖处理、物理沉积处理、化学沉积处理、或旋涂处理。
在CMP处理的情况下,由CMP处理去除的材料的厚度根据处理时间而变化。传统CMP处理是通过划分为采样CMP处理和主CMP处理来执行的。采样CMP处理确定从没有形成图案(pattern)的毯状晶圆(blanket wafer)的去除速率(removal rate)(/sec,埃/秒)。根据确定的去除速率,凭经验计算对于要研磨以去除材料的实际晶圆的处理时间(即,研磨时间),然后执行采样CMP处理。
如果采样CMP处理的厚度偏差(thickness deviation)处于允许范围内,则执行主CMP处理。可以通过不断检查应用主CMP处理的批次(lots)的厚度来经由手动反馈控制处理时间。例如,如果在主CMP处理之后该批次的去除厚度大于预期厚度,则缩短处理时间,而如果小于预期厚度,则延长处理时间。在这里,该处理时间是凭经验得出的,并且该CMP处理可以被毫无困难地应用到一种产品。
在多种类型的产品的情况下(例如,在系统LSI生产线中),每种产品的图案密度(densities of patterns)彼此不同,因此处理时间也彼此不同。从而,需要凭经验收集处理时间,并对于每种产品都将处理时间制成单独的表(以下称为“处理表”(process table)),并且当特定产品被进行相应处理时,就使用存储在处理表中的处理时间。
但是,基于经验数据执行对于多种类型的产品的处理可能具有发生误差的潜在危险,或者可能会对制造者的错误高度敏感,而这会导致较差的处理分布(process distribution)。而且,在CMP处理的情况下,诸如研磨垫的易耗品(consumable article)会随着时间的流逝而功能不正常。结果,去除速率可能会减小,而这种减小的去除速率又会导致较差或不一致的处理分布。已经系统地实施了一种先进的处理控制(APC)方法以减少处理分布的程度(degree),该方法通过自动输入传统经验处理条件来计算处理时间。根据该APC方法,可以利用产品处理时间的转换因子(factor)来自动地计算处理时间。
但是,与那些通过实施APC方法的而以较少限制制造的传统或先前处理的产品形成对比的是,对于新开发的产品的制造可能会受到限制,因为由于产品的新颖性而导致没有已经建立的处理表,并且由于转换因子的使用受到约束而导致APC方法的实施中也存在困难。
发明内容
本发明的实施例提供一种通过自动计算被第一次应用到半导体器件制造过程的产品的处理条件来控制产品的半导体器件制造过程的方法,以及用于这种处理的控制系统。
根据本发明的一个方面,提供一种用于控制半导体器件制造过程的方法,包括:计算第一次应用到半导体器件制造过程的产品的采样处理时间;基于所计算的采样处理时间执行对采样的半导体器件制造过程;通过将采样处理时间应用到主处理时间公式来计算主处理时间;以及基于主处理时间控制半导体器件制造过程。所述采样处理时间可以被存储在信息存储表中,并且从该信息存储表中检索采样处理时间以用于计算主处理时间。
可以通过下列顺序操作来计算产品的采样处理时间,包括:确定与在半导体器件制造过程中使用的易耗品的消耗时间相对应的、半导体产品处理时间的转换因子的预定比率;以及将转换因子的预定比率与所应用的产品的转换因子相乘。
可以使用下面定义的主处理时间计算公式来执行主处理时间的计算:
Tn={Tn-1+En}×CFn/CFn-1 公式1
其中,“Tn”、“Tn-1”、“En”、“CFn”和“CFn-1”分别代表当前操作阶段的处理时间、先前操作阶段的处理时间、关于产品厚度的误差因子、半导体器件制造过程的当前操作阶段的转换因子、以及半导体器件制造过程的先前操作阶段的转换因子。如果第一次执行主处理(n=1),则可以将采样处理时间代入“Tn-1”,可以将转换因子CFn代入“CFn-1”,并且可以将“Tn”视为产品的初始主处理时间。在主处理的初始执行之后,代入正常的值。
通过将与在半导体器件制造过程期间产品的增加厚度或减少厚度相对应的第一转换因子与对应于所述产品的图案密度的第二转换因子相乘来计算转换因子“CFn”。
根据本发明的另一个方面,提供一种半导体器件制造过程的控制系统,包括:采样逻辑单元,用于计算第一次应用到半导体器件制造过程的产品的采样处理时间;以及主处理控制单元,用于通过将采样处理时间应用到主处理时间公式来计算主处理时间,并用于控制半导体器件制造过程。所述系统可以还包括信息存储表单元,用于从所述采样逻辑单元接收采样处理时间,并存储所接收的采样处理时间,并且,从该存储表检索采样处理时间用于计算主处理时间。
主处理控制单元可以包括主处理时间计算单元和控制外部装置的外部装置控制单元。所述控制系统可以用于新应用的产品的各种制造过程,诸如化学机械研磨(CMP)处理、沉积处理、蚀刻处理、以及清洗处理。
附图说明
通过下面结合附图对本发明示例实施例的详细描述,本发明的上述和其它特征和优点将变得更加清楚,其中:
图1是表示根据本发明实施例的控制半导体器件制造过程的方法的流程图;
图2是图示关于易耗品的消耗时间的转化因子的比率的图形(graph);
图3是图示关于由处理去除的产品厚度的转换因子1(CF1)的图形;
图4是图示关于产品图案密度的转换因子2(CF2)的图形;以及
图5是示意地图示根据本发明的实施例的半导体器件制造过程的控制系统的框图。
具体实施方式
现在将参考附图在下文中对本发明进行更全面的描述,在附图中示出了本发明的说明性的实施例。在附图中,各个区域或特性的相对尺寸为清楚起见可能被夸大。但是,本发明可以以许多不同的形式来实现,而不应当被解释为限制于这里所阐述的实施例;而是,提供这些实施例是为了使本公开变得全面和完整,并将本发明的范围全面地传达给本领域的技术人员。
如这里所用的表述“和/或”包括了一个或多个所列出的相关项目的任何一个以及所有组合。而这里所用的术语只是为了描述特定实施例的目的,而不是为了对本发明进行限制。除非在上下文中明确指出相反含义,否则这里所用的单数形式“一”、“该”和“所述”均同时包括复数形式。还应当理解,当“包括”和/或“包含”用在本说明书中时,它们指定了所声明的特征、整体、步骤、操作、元件、和/或组件的存在,但是并不排除附加的一个或多个其它特征、整体、步骤、操作、元件、组件、及其群组的存在。
图1是图示根据本发明实施例的控制半导体器件制造过程的方法的流程图。
在操作S100中,计算新应用到半导体器件制造过程的产品的采样的处理时间。在被制定为经验数据的传统产品的情况下,也执行采样处理时间的计算,以便根据诸如图案密度的特定因子来计算处理时间。特别是根据先前建立的经验数据来计算处理时间。但是,那些经验数据对于第一次在半导体制造过程中实施的产品可能不适用。因此,根据本发明的实施例,考虑通常可以被应用于所有类型产品的因子来计算处理时间。将参考图2来提供对所述计算更详细的描述。
在操作S200,通常,基于所计算的处理时间来执行对采样的处理(以下称为“采样处理”),以便确认所计算的采样的处理时间(以下称为“采样处理时间”)的误差允许范围。而且,在传统产品的情况下,通过这一操作可以校正(correct)采样处理时间的计算公式。
在操作S300,采样处理时间被存储在表中,在该表中存储了关于处理时间的信息(以下称为“信息存储表”)。在操作S400,通过将存储在信息存储表中的采样处理时间应用到主处理时间的计算公式来计算主处理时间。在操作S500,基于主处理时间执行和控制相应的制造过程(例如,基于主处理时间来控制主处理的持续时间)。随着处理的执行,不断地更新主处理时间。将参考附图及以下的计算公式更详细地描述根据本发明实施例的主处理时间的计算。而且,该描述基于作为示例处理的CMP处理。
如图2所示的图形可以被用来计算或确定采样处理时间。水平轴(例如,X轴)表示在半导体器件制造过程中使用的易耗品的消耗时间,垂直轴(例如,Y轴)表示所有类型产品公共的转换因子的比率。通常,对于传统的或先前处理或实施过的产品,处理时间的转换因子是基于先前建立的经验数据来计算的。但是,因为对于新实施的产品没有计算好的转换因子,所以需要计算最常用的转换因子,并需要计算基于或对应于在处理中使用的易耗品的消耗时间的转换因子的比率。
对于每个易耗品的消耗时间,在X-Y坐标系统中标出所有类型产品的转换因子的比率(也被称为“转换因子的预定比率”),并且所标出的转换因子的比率被制定为(formulate into)图形或公式。所述图形可以用于计算与在制造新实施的产品的过程中使用的易耗品的消耗时间相对应的、预定或已知的转换因子的比率。
特别地,图2是图示关于在铜接触线处理期间用于去除氧化层的盘(disk)的消耗时间的转换因子的比率的示意图。盘的消耗时间越短(即,盘被用于研磨的持续时间越短),则盘将提供越高的氧化层去除速率,从而处理时间越短,并且因此转换因子的比率越小。相反,如果消耗时间越长,盘的性能降低,从而导致了处理时间的延长以及更大的转换因子的比率。由于基于易耗品的消耗时间的转换因子的比率的图形能够基本上被同样地应用于所有的半导体产品,因此这个图形可以被用于第一次应用的产品。
通过将上面计算的转换因子的比率(例如,利用图2的图形)与用于新实施的产品的转换因子相乘来计算采样处理时间。通过将基于或对应于在处理期间产品的增加厚度或减少厚度的转换因子(CF1)与基于或对应于产品的图案密度的转换因子(CF2)相乘来获得用于新实施的产品的转换因子。
图3是用于计算与在处理期间产品的增加厚度或减少厚度相对应的转换因子1(CF1)的示例图形。特别地,这个图形描述了在CMP处理期间去除的产品厚度与对应于产品去除厚度的转换因子CF1之间的关系。
水平轴(例如,X轴)表示CMP处理去除的产品的厚度,并以埃为单位表示。垂直轴(例如,Y轴)表示转换因子CF1,并且没有以特定的单位来表示。这个示例的图形是通过在X-Y坐标系中标出每个去除的产品厚度以及与去除的产品厚度相对应的转换因子CF1而获得的。可以获得这个图示的关系的一般方程。选择新实施的产品的预期的去除厚度。因此,利用所述图形,计算或确定适当的转换因子CF1,作为与新实施的产品的预期去除厚度相对应的转换因子CF1。虽然转换因子CF1在该图形中以特定实数来表示,但该转换因子CF1也可以在进行归一化之后再表示。该转换因子CF1是在没有考虑产品的图案密度的情况下的转换因子。而且,可能包括在图形中用黑体“I”标注的偏差(deviation)。
图4图示了用于计算基于产品图案密度的转换因子2(CF2)的示例图形。
水平轴(例如,X轴)表示产品的图案密度,特别表示在形成图案的局部区域中的图案密度,并且以百分比来表示。所述以百分比表示的图案密度是在局部区域中形成图案的区域的面积与所述局部区域的面积的比。垂直轴(例如,Y轴)表示转换因子CF2,并且没有以特定的单位来表示。或者,转换因子CF2也可以用归一化的数字来表示。在这个图形中,转换因子CF2被表示为关于图案密度的二次方程(即,y=ax2+bx+c)。转换因子CF2还可以使用其它的方程来表示。
通过使用适当的测量设备测量特定部分来获得新实施的产品的图案密度。在大约100μm的测量部分中,测量结果与图示的转换因子CF2的图形最接近(most closely)重合。因此,对于新实施的产品,利用图案密度的测量设备确定在大约100μm的测量部分内的图案密度,并且通过在图4所示的图形中确定与所测量的图案密度相对应的转换因子CF2来计算转换因子CF2。
因此,综上所述,根据本发明的一些实施例,如下计算新实施的产品的采样处理时间。确定易耗品的消耗时间并从图2的图形中确定相应的预定或已知的转换因子的比率。选择将从新实施的产品去除的预期厚度,并从图3的图形确定相应的转换因子CF1。测量新实施的产品的所选择部分的图案密度,并从图4的图形确定相应的转换因子CF2。转换因子CF1和转换因子CF2彼此相乘以提供用于新实施的产品的转换因子。这个转换因子乘以确定的转换因子的已知比率,从而提供采样处理时间。然后,将采样处理时间用于执行相对于操作S200所讨论的处理。
以下,将更详细地描述主处理时间的计算。虽然有许多计算公式可以被用来计算主处理时间,但是,作为在本实施例中的示例,使用用于计算CMP处理的研磨时间的公式。用于研磨时间的计算公式可以被定义如下。
Tn={Tn-1+En}×CFn/CFn-1 公式1
这里,“Tn”和“Tn-1”分别代表当前操作阶段的CMP处理时间和先前(previous)操作阶段的CMP处理时间。而“En”、“CFn”和“CFn-1”分别代表关于产品厚度的误差因子、当前操作阶段的CMP处理时间的转换因子、以及先前操作阶段的CMP处理时间的转换因子。可以与计算传统产品的研磨时间基本相同地应用研磨时间的计算公式。在新实施的产品的情况下,在初始处理的操作期间输入的数值可能会改变。换句话说,如果n=1,所计算的采样处理时间代入“Tn-1”(即,用作“Tn-1”的值),而转换因子“CFn”代入“CFn-1”。在初始处理之后,再将正常的数值代入“Tn-1”和“CFn-1”。
误差因子“En”可以如下表示。
En={(PoTn-1-PoTTn-1)+(PrTn-PrTTn)-(PrTn-1-PrTTn-1)}/RR公式2
这里,“PoTn-1”和“PoTTn-1”分别代表先前CMP处理之后的产品的剩余厚度和先前CMP处理之后的产品的目标厚度。“PrTn”和“PrTTn”分别代表要进行当前CMP处理的产品厚度及其目标厚度。“PrTn-1”和“PrTTn-1”分别代表在当前CMP处理之前产品的厚度及其目标厚度,但是该产品是当前CMP处理之后的产品,并且可以是与要进行当前CMP处理的产品相同或不同的产品。如果产品相同,则第二个括号和第三个括号互相抵消。“RR”代表通过CMP处理产品的平均去除速率。当第一次执行主处理时(即,n=1),将数值0代入“PoTn-1”和“PoTTn-1”。
考虑到上述各种因子来计算主处理时间,并且随着制造过程的进行,计算更精确的处理时间。一旦计算出处理时间,CMP处理就被应用到下一个产品,并基于应用到下一个产品的这个CMP处理的结果,再次计算处理时间。根据本发明的实施例,主处理时间计算公式可以应用到没有任何经验数据的新实施的产品,因此,即使在新实施的产品中也能够实现自动处理。如上所述,传统的半导体制造过程是基于包括各种测试和确定结果的先前建立的经验数据以及制造者的控制来执行的,并且传统半导体制造过程对这些提及的因子的依赖会引起处理时间的损失和较差的处理分布。但是,本发明的实施例可以提供一种解决方案来克服这些缺点。
图5是图示根据本发明的实施例的半导体制造过程的控制系统的框图。
半导体制造过程的控制系统(以下称为“控制系统”)400包括采样逻辑单元100、信息存储表单元200和主处理控制单元300。采样逻辑单元100计算新应用到制造过程的产品的采样处理时间。信息存储表单元200从采样逻辑单元100接收采样处理时间,并存储所接收的采样处理时间。主处理控制单元300通过将存储在信息存储表单元200中的采样处理时间应用到主处理时间计算公式来计算主处理时间,并控制半导体器件制造过程。主处理控制单元300包括主处理计算单元320和外部装置控制单元340。主处理计算单元320计算主处理时间,而外部装置控制单元340基于计算的主处理时间控制外部装置500。
根据一些实施例,控制系统400能够控制CMP处理、沉积处理、蚀刻处理、和/或清洗处理。特别地,在CMP处理的情况下,外部装置500是用于执行CMP处理的装置。上述处理时间计算方法可以应用于控制系统400的处理时间计算逻辑。
根据本发明的示例实施例,计算用于新应用到半导体器件制造过程的产品的转换因子及其比率,然后将所计算的转换因子及其比率应用到主处理时间计算公式以计算主处理时间。结果,可以实现新产品的自动处理。而且,该自动处理能够减少处理时间并减少处理分布的程度。
前面的描述是对本发明的说明而不应被解释为对本发明的限制。虽然已经描述的本发明的一些示例性实施例,但是本领域的技术人员将容易地理解,在实质上不脱离本发明的新颖性教导和优点的情况下,可以在所述示例性实施例中进行许多修改。因此,所有这些修改都应当被包括在本发明的保护范围内。从而,应该理解前面的描述是对本发明的说明而不应当被解释为限制在所公开的实施例,对所公开的实施例的修改以及其它实施例都应当被包括在本发明的范围内。
Claims (26)
1.一种控制半导体器件制造过程的方法,该方法包括:
计算第一次应用到半导体器件制造过程的产品的采样处理时间;
基于所计算的采样处理时间执行对采样的半导体器件制造过程;
通过将采样处理时间应用到主处理时间公式来计算主处理时间;以及
基于主处理时间控制半导体器件制造过程。
2.根据权利要求1的方法,包括在信息存储表中存储采样处理时间,以及检索存储的采样处理时间以用于计算主处理时间。
3.根据权利要求1的方法,其中,计算采样处理时间包括:
确定与在半导体器件制造过程中使用的易耗品的消耗时间相对应的、半导体产品处理时间的转换因子的预定比率;以及
通过将转换因子的预定比率与所应用的产品的转换因子相乘来计算采样处理时间。
4.根据权利要求1的方法,其中,计算主处理时间包括使用如下定义的主处理时间计算公式:
Tn={Tn-1+En}×CFn/CFn-1 公式1
其中,“Tn”、“Tn-1”、“En”、“CFn”和“CFn-1”分别代表当前操作阶段的处理时间、先前操作阶段的处理时间、关于产品厚度的误差因子、半导体器件制造过程的当前操作阶段的转换因子、以及半导体器件制造过程的先前操作阶段的转换因子。
5.根据权利要求4的方法,其中,计算主处理时间包括:
如果第一次执行主处理(n=1),则将采样处理时间代入“Tn-1”,将转换因子“CFn”代入“CFn-1”,并且将“Tn”视为产品的初始主处理时间。
6.根据权利要求4的方法,其中,计算主处理时间包括:通过将与在半导体器件制造过程期间产品的增加厚度或减少厚度相对应的第一转换因子与对应于所述产品的图案密度的第二转换因子相乘来计算转换因子“CFn”。
7.根据权利要求6的方法,其中,计算主处理时间包括:
利用与产品的增加厚度或减少厚度相对应的已知转换因子的图形或公式来确定第一转换因子;以及
利用与产品的图案密度相对应的已知转换因子的图形或公式来确定第二转换因子。
8.根据权利要求4的方法,其中,计算主处理时间包括利用如下定义的误差因子:
En={(PoTn-1-PoTTn-1)+(PrTn-PrTTn)-(PrTn-1-PrTTn-1)}/RR公式2
其中:“PoTn-1”和“PoTTn-1”分别代表先前处理之后的产品的剩余厚度以及先前处理之后的产品的目标厚度;“PrTn”和“PrTTn”分别代表要进行当前处理的产品的厚度及其目标厚度;“PrTn-1”和“PrTTn-1”分别代表在当前处理之前产品的厚度及其目标厚度,其中所述产品是当前处理之后的产品;并且“RR”代表通过所述处理产品的平均去除速率。
9.根据权利要求8的方法,其中,计算主处理时间包括:
如果第一次执行主处理(n=1),则将数值0代入“PoTn-1”和“PoTTn-1”中的每一个。
10.根据权利要求1的方法,其中,执行半导体制造过程包括执行化学机械研磨(CMP)处理、沉积处理、蚀刻处理、以及清洗处理中的至少一个。
11.根据权利要求10的方法,其中,所述主处理是CMP处理,主处理时间是CMP处理时间,并且计算采样处理时间包括:
确定与在CMP处理中使用的易耗品的消耗时间相对应的半导体产品的CMP处理时间的转换因子的预定比率;以及
通过将转换因子的预定比率与所应用的产品的转换因子相乘来计算用于CMP处理的采样处理时间。
12.根据权利要求11的方法,其中,所述易耗品是用于CMP处理的研磨垫或盘。
13.根据权利要求11的方法,其中,计算CMP处理时间包括利用如下定义的CMP处理时间计算公式:
Tn{Tn-1+En}×CFn/CFn-1 公式1
其中“Tn”、“Tn-1”、“En”、“CFn”和“CFn-1”分别代表当前操作阶段的CMP处理时间、先前操作阶段的CMP处理时间、关于产品厚度的误差因子、CMP处理的当前操作阶段的转换因子、以及CMP处理的先前操作阶段的转换因子。
14.根据权利要求13的方法,其中,计算CMP处理时间包括:
如果第一次执行CMP处理(n=1),则将所述CMP处理的采样处理时间代入“Tn-1”,将CMP处理的转换因子“CFn”代入“CFn-1”,并且将“Tn”视为产品的初始CMP处理时间。
15.根据权利要求13的方法,其中,计算CMP处理时间包括通过将与在CMP处理期间产品的减少厚度相对应的第一转换因子与对应于所述产品的图案密度的第二转换因子相乘来计算转换因子“CFn”。
16.根据权利要求15的方法,其中,计算CMP处理时间包括:
利用与通过CMP处理产品的减少厚度相对应的已知转换因子的图形或公式来确定第一转换因子;以及
利用与产品的图案密度相对应的已知转换因子的图形或公式来确定第二转换因子。
17.权利要求10的方法,其中计算CMP处理时间包括利用如下定义的误差因子:
En={(PoTn-1-PoTTn-1)+(PrTn-PrTTn)-(PrTn-1-PrTTn-1)}/RR公式2
其中:“PoTn-1”和“PoTTn-1”分别代表先前CMP处理之后的产品的剩余厚度以及先前CMP处理之后的产品的目标厚度;“PrTn”和“PrTTn”分别代表要进行当前CMP处理的产品的厚度及其目标厚度;“PrTn-1”和“PrTTn-1”分别代表在当前CMP处理之前产品的厚度及其目标厚度,其中所述产品是当前CMP处理之后的产品;并且“RR”代表通过所述CMP处理产品的平均去除速率。
18.一种用于半导体器件制造过程的控制系统,该系统包括:
采样逻辑单元,用于计算第一次应用到半导体器件制造过程的产品的采样处理时间;以及
主处理控制单元,用于通过将采样处理时间应用到主处理时间公式来计算主处理时间,并用于控制半导体器件制造过程。
19.根据权利要求18的控制系统,包括信息存储表单元,用于从所述采样逻辑单元接收采样处理时间,并存储所接收的采样处理时间。
20.根据权利要求18的控制系统,其中,所述采样逻辑单元被配置来通过将与半导体器件制造过程中使用的易耗品的消耗时间相对应的、半导体产品的处理时间的转换因子的预定比率与所应用的产品的转换因子相乘来计算采样处理时间。
21.根据权利要求18的控制系统,其中,所述主处理控制单元被配置成利用如下定义的主处理时间计算公式来计算主处理时间:
Tn={Tn-1+En}×CFn/CFn-1 公式3
其中“Tn”、“Tn-1”、“En”、“CFn”和“CFn-1”分别代表当前操作阶段的处理时间、先前操作阶段的处理时间、关于产品厚度的误差因子、半导体器件制造过程的当前操作阶段的转换因子、以及半导体器件制造过程的先前操作阶段的转换因子。
22.根据权利要求21的控制系统,其中,如果第一次执行主处理(n=1),则将采样处理时间代入“Tn-1”,将转换因子“CFn”代入“CFn-1”,并且将“Tn”视为产品的初始主处理时间。
23.根据权利要求21的控制系统,其中转换因子“CFn”是通过将与在半导体器件制造过程期间产品的增加厚度或减少厚度相对应的第一转换因子与对应于所述产品的图案密度的第二转换因子相乘来计算的。
24.根据权利要求23的控制系统,其中第一转换因子是利用与产品的增加厚度或减少厚度相对应的已知转换因子的图形或公式来确定的,而第二转换因子是利用与产品的图案密度相对应的已知转换因子的图形或公式来确定的。
25.根据权利要求21的控制系统,其中所述主处理时间是利用如下定义的误差因子来计算的:
En={(PoTn-1-PoTTn-1)+(PrTn-PrTTn)-(PrTn-1-PrTTn-1)}/RR公式4
其中:“PoTn-1”和“PoTTn-1”分别代表先前处理之后的产品的剩余厚度以及先前处理之后的产品的目标厚度;“PrTn”和“PrTTn”分别代表要进行当前处理的产品的厚度及其目标厚度;“PrTn-1”和“PrTTn-1”分别代表在当前处理之前产品的厚度及其目标厚度,其中所述产品是当前处理之后的产品;并且“RR”代表通过所述处理产品的平均去除速率。
26.根据权利要求18的控制系统,其中,所述半导体制造过程包括化学机械研磨(CMP)处理、沉积处理、蚀刻处理、以及清洗处理中的至少一个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050111998A KR100640667B1 (ko) | 2005-11-22 | 2005-11-22 | 반도체소자 제조공정 제어방법 및 그 제어시스템 |
KR111998/05 | 2005-11-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1979359A true CN1979359A (zh) | 2007-06-13 |
CN1979359B CN1979359B (zh) | 2011-03-16 |
Family
ID=37621324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101486559A Active CN1979359B (zh) | 2005-11-22 | 2006-11-22 | 控制半导体器件制造过程的方法和控制系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7376481B2 (zh) |
KR (1) | KR100640667B1 (zh) |
CN (1) | CN1979359B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102858495A (zh) * | 2010-04-20 | 2013-01-02 | 应用材料公司 | 用于经改良的研磨垫外形的闭回路控制 |
CN104516993A (zh) * | 2013-09-30 | 2015-04-15 | 无锡华润上华科技有限公司 | 一种cmp工艺中新品研磨数据的精确计算方法 |
US11794305B2 (en) | 2020-09-28 | 2023-10-24 | Applied Materials, Inc. | Platen surface modification and high-performance pad conditioning to improve CMP performance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3955116B2 (ja) * | 1996-10-30 | 2007-08-08 | ユー・エム・シー・ジャパン株式会社 | 半導体製造装置のスケジューリング方法 |
JP2000326223A (ja) * | 1999-05-14 | 2000-11-28 | Hitachi Ltd | 半導体基板の研磨装置、および研磨条件設定方法 |
KR100297732B1 (ko) | 1999-06-21 | 2001-11-01 | 윤종용 | 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법 |
JP2002203825A (ja) * | 2000-10-23 | 2002-07-19 | Sony Corp | 半導体装置の製造方法および処理条件設定装置 |
JP5021872B2 (ja) * | 2001-08-02 | 2012-09-12 | 日本電気株式会社 | 半導体製造装置のプロセス時間補正方法 |
US6844262B1 (en) | 2001-08-31 | 2005-01-18 | Cypress Semiconductor Corporation | CMP process |
KR100476890B1 (ko) | 2002-04-11 | 2005-03-17 | 삼성전자주식회사 | 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 |
JP2004319574A (ja) * | 2003-04-11 | 2004-11-11 | Trecenti Technologies Inc | 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにcmp装置の自動運転方法 |
-
2005
- 2005-11-22 KR KR1020050111998A patent/KR100640667B1/ko active IP Right Grant
-
2006
- 2006-05-09 US US11/430,571 patent/US7376481B2/en active Active
- 2006-11-22 CN CN2006101486559A patent/CN1979359B/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102858495A (zh) * | 2010-04-20 | 2013-01-02 | 应用材料公司 | 用于经改良的研磨垫外形的闭回路控制 |
US9138860B2 (en) | 2010-04-20 | 2015-09-22 | Applied Materials, Inc. | Closed-loop control for improved polishing pad profiles |
CN102858495B (zh) * | 2010-04-20 | 2016-06-01 | 应用材料公司 | 用于经改良的研磨垫外形的闭回路控制 |
CN104516993A (zh) * | 2013-09-30 | 2015-04-15 | 无锡华润上华科技有限公司 | 一种cmp工艺中新品研磨数据的精确计算方法 |
CN104516993B (zh) * | 2013-09-30 | 2018-03-30 | 无锡华润上华科技有限公司 | 一种cmp工艺中新品研磨数据的精确计算方法 |
US11794305B2 (en) | 2020-09-28 | 2023-10-24 | Applied Materials, Inc. | Platen surface modification and high-performance pad conditioning to improve CMP performance |
Also Published As
Publication number | Publication date |
---|---|
KR100640667B1 (ko) | 2006-11-01 |
US20070118244A1 (en) | 2007-05-24 |
US7376481B2 (en) | 2008-05-20 |
CN1979359B (zh) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010039462A1 (en) | System and method for predicting software models using material-centric process instrumentation | |
CN100373572C (zh) | 动态度量采样方法 | |
US7144297B2 (en) | Method and apparatus to enable accurate wafer prediction | |
US7668615B2 (en) | Method and apparatus for randomizing dispatch order for single wafer processing | |
CN101036092B (zh) | 动态控制量测中的工件的方法及系统 | |
CN107251202A (zh) | 用于对半导体结构执行外延平滑工艺的系统和方法 | |
TW200403784A (en) | Method and apparatus for predicting device electrical parameters during fabrication | |
CN103247518A (zh) | 改进半导体制造中的fab工艺的工具功能的新型设计 | |
US20110238198A1 (en) | Method and system for implementing virtual metrology in semiconductor fabrication | |
US7634325B2 (en) | Prediction of uniformity of a wafer | |
CN109740813B (zh) | 晶圆制造中在线产品批次跑货状态的分析预测方法 | |
CN1979359B (zh) | 控制半导体器件制造过程的方法和控制系统 | |
KR20210118128A (ko) | 정보 처리 시스템, 정보 처리 방법, 프로그램 및 기판 처리 장치 | |
CN101438217B (zh) | 用于评估与处理过程关联的状态的方法与系统 | |
US7197370B1 (en) | Method and apparatus for dynamic adjustment of an active sensor list | |
CN102063063A (zh) | 半导体制造方法及系统 | |
TW201824100A (zh) | 大量客製化產品的品質預測方法 | |
JP2020123675A (ja) | 半導体製造装置の管理システム及びその方法 | |
CN110614579A (zh) | 高生产量cmp平台 | |
US8412368B2 (en) | Method and apparatus for routing dispatching and routing reticles | |
GB2381097A (en) | System processing time computation method | |
US9939808B2 (en) | Monitor data attachment to product lots for batch processes | |
CN102955363A (zh) | 光学临近效应修正在线监控的方法 | |
TW200424816A (en) | Method for automatic configuration of a processing system | |
Brinkley et al. | Combined Generalized Linear Modelling–Non-Linear Programming Approach to Robust Process Design—A Case-Study in Circuit Board Quality Improvement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |