CN1975699A - 串行周边接口控制装置、系统及其判断方法 - Google Patents
串行周边接口控制装置、系统及其判断方法 Download PDFInfo
- Publication number
- CN1975699A CN1975699A CN 200610170781 CN200610170781A CN1975699A CN 1975699 A CN1975699 A CN 1975699A CN 200610170781 CN200610170781 CN 200610170781 CN 200610170781 A CN200610170781 A CN 200610170781A CN 1975699 A CN1975699 A CN 1975699A
- Authority
- CN
- China
- Prior art keywords
- peripheral interface
- high speed
- string
- interface device
- instruction fetch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明提供一种串行周边接口控制装置、系统及其判断方法,串行周边接口系统,其中包括串行周边接口控制装置及串行周边接口装置。串行周边接口控制装置用以回应于南桥芯片输出的驱动信号来提供读取指令,其为高速读取指令。串行周边接口装置于预定地址储存预定数据,串行周边接口装置回应于读取指令来输出输出数据至串行周边接口控制装置。其中,串行周边接口控制装置更用以判断输出数据是否实质上等于预定数据。当输出数据实质上等于预定数据时,串行周边接口控制装置提供高速读取指令来读取串行周边接口装置。本发明具有SPI系统的读取效能较高、BIOS程序码更动较少、面积较小等优点。
Description
技术领域
本发明是有关于一种串行周边接口(Serial PeripheralInterface,SPI)系统,且特别是有关于一种可侦测其中的串行周边接口装置是否支持高速读取指令(Fast Read Command)格式的串行周边接口系统。
背景技术
请参照图1,其绘示是传统串行周边接口系统的方块图。串行周边接口(Serial Peripheral Interface,SPI)系统100应用于计算机系统。于计算机系统开机时,SPI控制装置110接收计算机系统的南桥(South Bridge)芯片产生的读取指令CMDR,并将其写入控制暂存器(Control Register)112。之后控制暂存器112将读取指令CMDR经由逻辑电路114输出至SPI装置120以读取其数据,并输出输出数据SD。其中,SPI装置120例如为快闪只读存储器(FlashRom),其中的数据例如为计算机系统的基本输入输出系统(BasicInput Output System,BIOS)程序码,而读取指令CMDR是为读取指令(Read Command)格式的指令。然而,SPI系统100具有若干问题。
由于SPI控制装置110采用控制暂存器的硬件架构,其需经由控制步骤繁杂的控制暂存器112来读取SPI装置120中的数据。如此,将使得SPI系统100的数据读取效能降低。而若欲使SPI控制装置110可支持高速读取指令(Fast Read Command)格式,来提升读取SPI装置120的数据读取效能,则需于控制暂存器112中增加额外的暂存器来支持高速读取指令格式,且SPI装置120中的BIOS程序码亦需进行额外的设计来支持高速读取指令格式。这样一来将使得控制暂存器112的面积较大且BIOS程序码开发困难,导致传统SPI系统100的成本较高。
另外,由于SPI控制装置110无法判断与其搭配的SPI装置120是否支持高速读取指令格式,因而传统SPI控制装置110多需在计算机系统开机时以支持性较高的读取指令来控制与其搭配的SPI装置120。之后经由操作者在计算机系统开机完毕后手动调整SPI控制装置110使其改经由高速读取指令来控制SPI装置120。如此,SPI控制系统100更具有无法在计算机系统开机完成前经由高速读取指令来控制SPI装置120及操作者的操作步骤较为繁琐的缺点。
发明内容
有鉴于此,本发明是提供一种串行周边接口(SerialPeripheral Interface,SPI)系统及判断SPI装置是否支持高速读取指令格式的方法,其具有SPI系统的读取效能较高、BIOS程序码更动较少、可判断SPI装置是否支持高速读取指令格式并可于计算机系统开机时经由高速读取指令来读取SPI装置、面积较小及操作者的操作步骤较为简化的优点。
本发明提出一种SPI控制装置,应用于一计算机系统,而计算机系统的南桥芯片(South Bridge)用以提供驱动信号来经由该串行周边接口(Serial Peripheral Interface,SPI)控制装置读取SPI装置中。SPI控制装置包括固线装置及逻辑电路。固线装置回应于驱动信号来提供读取指令,其是为高速读取指令(Fast ReadCommand)。逻辑电路与SPI装置耦接,用以回应于读取指令来读取SPI装置。其中,南桥芯片是经由SPI控制装置以存储器直接存取(Memory Access Direct)的方式来读取SPI装置。
本发明提出一种SPI系统,应用于计算机系统,计算机系统的南桥(South Bridge)芯片用以提供驱动信号。SPI系统包括SPI装置及SPI控制装置。SPI装置于预定地址储存预定数据,而SPI装置回应于读取指令来输出输出数据。SPI控制装置用以回应于驱动信号提供读取指令,来读取储存于SPI装置的预定地址的预定数据,读取指令为高速读取指令(Fast Read Command)格式。其中,SPI控制装置更用以接收并判断输出数据是否实质上等于预定数据,当输出数据实质上等于预定数据时表示SPI装置可支持高速读取指令格式。如此,SPI控制装置提供高速读取指令格式的指令来读取SPI装置。
本发明提出一种SPI装置的判断方法,其是包括下列的步骤。首先,提供SPI装置,该SPI装置的预定地址具有预定数据。接着,提供读取指令至SPI装置,读取指令为高速读取指令(Fast ReadCommand)。然后,SPI装置回应于高速读取指令输出输出数据。接着,判断输出数据是否等于预定数据。之后,当输出数据等于预定数据时,表示SPI装置支持高速读取指令格式。如此,提供高速读取指令来读取SPI装置。
本发明所述的串行周边接口控制装置、系统及控制装置的判断方法,可有效地改善传统可支持高速读取指令格式的SPI控制装置需设置数量较高的暂存器而导致面积较大、BIOS程序码需进行额外的特殊设计及成本较高的缺点,而实质上具有面积小、BIOS程序码不需进行特别的设计或更动及成本较低的优点。
附图说明
图1绘示是传统串行周边接口系统的方块图。
图2绘示依照本发明一较佳实施例的串行周边接口系统的方块图。
图3绘示是图2中SPI控制装置21的详细方块图。
图4绘示是图3中固线装置23的详细电路图。
图5绘示是本实施例的判断SPI装置是否支持高速读取指令格式的方法的流程图。
具体实施方式
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
本发明的串行周边接口(Serial Peripheral Interface,SPI)系统是设置一固线装置,以输出高速读取指令(Fast ReadCommand)格式的指令、判断SPI装置是否支持高速读取指令格式并可经由其硬件路径来以存储器直接存取(Memory AccessDirect)的方法读取SPI装置。
请参照图2,其绘示依照本发明一较佳实施例的串行周边接口系统的方块图。SPI系统20包括:SPI控制装置21及SPI装置22。SPI系统20例如设计于计算机系统(未绘示)中,SPI控制装置21例如经由周边零件连接接口(Peripheral ComponentInterconnect,PCI)总线30与计算机系统的南桥(South Bridge)芯片(未绘示)相连接。
在计算机系统开机时,计算机系统经由南桥芯片提供驱动信号SA至SPI系统20,来读取SPI装置22。SPI装置22于其的一预定地址中储存有一笔预定数据,在本实施例中,预定地址例如为100,而预定数据例如为大写英文字母A。SPI装置22用以回应于读取指令CMD来输出输出数据SO。
SPI控制装置21用以回应于驱动信号SA来提供读取指令CMD,来存取储存于SPI装置地址100的数据,读取指令CMD例如为高速读取指令(Fast Read Command)格式。SPI控制装置21更用以接收SPI装置22产生的输出数据SO,并比较输出数据SO及预定数据,亦即是A,以判断输出数据SO是否实质上等于A,来判断SPI装置22是否可解读读取指令CMD及其是否支持高速读取指令格式。
当输出数据SO实质上等于A时,表示SPI装置22可解读读取指令CMD亦即可支持高速读取指令格式。如此,在接下来的开机及往后其他读取SPI装置22的操作中,SPI控制装置21均提供高速读取指令格式的指令来进行读取操作。而当输出数据SO不等于A时,表示SPI装置22不能解读读取指令CMD亦即不支持高速读取指令格式。如此,在接下来的开机及往后其他读取SPI装置22的操作中,SPI控制装置21均提供读取指令格式的指令来进行读取操作。
请参照图3,其绘示是图2中SPI控制装置21的详细方块图。SPI控制装置21包括固线装置23及逻辑电路25。固线装置23用以回应于驱动信号SA来提供读取指令CMD,并用以比较输出数据SO是否实质上等于A。其中,当输出数据SO实质上等于A时,固线装置23用以提供高速读取指令格式的指令来读取SPI装置22;而当输出数据SO不等于A时,固线装置23用以提供读取指令格式的指令来读取SPI装置22。
逻辑电路25用以回应于固线装置23提供的高速读取指令格式或读取指令格式的指令来读取SPI装置22,并将得到的数据经由SPI控制装置21及PCI总线30输出至南桥芯片。
由上述的操作可知,本实施例的SPI系统20可在开机过程中判断SPI装置22是否支持高速读取指令格式。如此,本实施例的SPI系统20可于开机过程中侦测SPI装置22是否支持高速读取指令格式,并在开机过程中提供高速读取指令格式的指令来读取SPI装置22,以提升SPI系统20的读取效能。
请参照图4,其绘示是图3中固线装置23的详细电路图。固线装置23包括比较器232及多工器(Mux)234。比较器232用以比较输出数据SO及预定数据,并根据比较结果产生选择信号S。当输出数据SO实质上等于预定数据时,选择信号S例如为第一位准;当输出数据SO不等于预定数据时,选择信号S例如为第二位准。
多工器234用以回应于选择信号S来输出读取指令格式或高速读取指令格式的指令,并将其经由逻辑电路25输出至SPI装置22。多工器234例如回应于选择信号S的第一位准来产生高速读取指令格式的指令,并回应于选择信号S的第二位准来产生读取指令格式的指令。
由上述的操作可知,本实施例的SPI控制装置21的读取操作通过其固线装置23以回应于驱动信号SA来提供读取指令CMD,而非经由如传统SPI控制装置110的控制暂存器112来提供读取指令以对SPI装置120进行控制。如此,在本实施例中,南桥芯片可透过固线装置23来以存储器直接存取(Memory Access Direct)的方式读取SPI装置22。这样一来,本实施例的SPI系统20可经由存储器直接存取方法来读取SPI装置22,来简化传统南桥芯片对控制暂存器27进行设定繁琐的步骤及流程,而可提升SPI系统20的数据读取效能。
请参照图5,其绘示是本实施例的判断SPI装置是否支持高速读取指令格式的方法的流程图。首先,如步骤502,提供SPI装置22,在其中的预定地址具有一笔预定数据。在本实施例中,预定地址例如为100,预定数据例如为A。接着,如步骤504,提供读取指令CMD至SPI装置22,来读取储存于其地址100的数据。读取指令CMD例如为高速读取指令格式的指令。
然后,如步骤506,SPI装置22回应于高速读取指令输出输出数据SO。之后,如步骤508,固线装置23判断输出数据SO是否实质上等于A,以判断SPI装置22是否支持高速读取指令格式。之后,如步骤510,当输出数据SO实质上等于A时,表示SPI装置22支持高速读取指令格式。如此,在往后的读取操作中,固线装置23均提供高速读取指令格式的指令来读取SPI装置22。
在步骤508之后,更包括步骤512,当输出数据SO不等于A时,表示SPI装置22不支持高速读取指令格式。如此,在往后的读取操作中,固线装置23均提供读取指令格式的指令来读取SPI装置22。
SPI装置22例如为一SPI接口快闪只读存储器(Flash Rom),而其例如用以储存计算机系统的基本输入输出系统(Basic InputOutput System,BIOS)数据,而于开机时,南桥芯片经由SPI控制装置21来读取SPI接口快闪只读存储器中的BIOS程序码来执行计算机系统的开机操作。
SPI控制装置21更包括控制暂存器(Control Register)27,其用以接收南桥芯片经由PCI总线30提供的写入指令WC及写入数据WD。控制暂存器27用以将南桥芯片经由PCI总线30提供的写入指令WC及写入数据WD写入控制暂存器27中对应的指令暂存器及数据暂存器。之后,控制暂存器27根据指令暂存器及数据暂存器中的指令及数据来对快闪只读存储器执行数据写入的操作。
本实施例的SPI系统于SPI控制装置中设置固线装置,以输出高速读取指令格式的指令来读取储存于SPI系统中的SPI装置中特定地址的特定数据,并根据读取到的数据是否正确来判断SPI装置是否支持高速读取指令格式。如此,本实施例的SPI系统可有效地改善传统SPI系统无法侦测其中SPI装置是否支持高速读取指令格式及无法于计算机系统开机完成前以高速读取指令格式的指令来控制并读取SPI装置的缺点,而实质上具有可于开机时侦测SPI装置是否支持高速读取指令格式,并可于开机时直接提供高速读取指令格式的指令来读取SPI装置的优点。
另外,本实施例的SPI系统更可经由固线装置的硬件路径来以存储器直接存取(Memory Access Direct)的方法读取SPI装置。如此,本实施例的SPI系统更可有效地改善传统SPI系统需经由控制暂存器的硬件架构来读取SPI装置而导致数据读取效能较低的缺点,而实质上具有数据读取性能较高的优点。
此外,本实施例的SPI控制装置是以固线装置为硬件架构,而可支持高速读取指令及读取指令格式。如此,本实施例的SPI控制装置更可有效地改善传统可支持高速读取指令格式的SPI控制装置需设置数量较高的暂存器导致面积较大、BIOS程序码需进行额外的特殊设计及成本较高的缺点,而实质上具有面积小、BIOS程序码不需进行特别的设计或更动及成本较低的优点。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
100、20:串行周边接口系统
110、21:串行周边接口控制装置
112、27:控制暂存器
114、25:逻辑电路
120、22:串行周边接口装置
23:固线装置
232:比较器
234:多工器
30:周边零件连接接口总线
CMDR、CMD:读取指令
SD、SO:输出数据
SA:驱动信号
WC:写入指令
WD:写入数据 502~510:操作步骤
Claims (14)
1.一种串行周边接口控制装置,该串行周边接口控制装置应用于一计算机系统,该计算机系统的一南桥芯片用以提供一驱动信号来经由该串行周边接口控制装置读取一串行周边接口装置,其特征在于,该串行周边接口控制装置包括:
一固线装置,回应于该驱动信号来提供一读取指令,该读取指令为高速读取指令格式;以及
一逻辑电路,与该串行周边接口装置耦接,用以回应于该读取指令来读取该串行周边接口装置;
其中,该南桥芯片是经由该串行周边接口控制装置以存储器直接存取的方式来读取该串行周边接口装置。
2.根据权利要求1所述的串行周边接口控制装置,其特征在于,该串行周边接口装置于一预定地址储存一预定数据,该串行周边接口装置回应于该读取指令来输出一输出数据。
3.根据权利要求2所述的串行周边接口控制装置,其特征在于,该固线装置更用以回应于该驱动信号来提供该读取指令至该周边接口装置;
其中,该固线装置更用以接收并判断该输出数据是否实质上等于该预定数据,当该输出数据实质上等于该预定数据时,表示该串行周边接口装置可支持高速读取指令格式,该固线装置提供高速读取指令格式的指令,而该逻辑电路是回应于该固线装置提供的高速读取指令格式的指令来读取该串行周边接口装置。
4.根据权利要求2或3所述的串行周边接口控制装置,其特征在于,当该输出数据不等于该预定数据时,表示该串行周边接口装置不支持高速读取指令格式,该固线装置提供读取指令格式的指令,而该逻辑电路是回应于读取指令格式的指令来读取该串行周边接口装置。
5.根据权利要求2或3所述的串行周边接口控制装置,其特征在于,该固线装置包括:
一比较器,用以比较该输出数据及该预定数据,并根据比较结果产生一选择信号;及
一多工器,用以回应于该选择信号来输出读取指令格式的指令或高速读取指令格式的指令至该逻辑电路,以经由该逻辑电路读取该串行周边接口装置。
6.根据权利要求1或2所述的串行周边接口控制装置,其特征在于,更包括:
一控制暂存器,接收该南桥芯片提供的写入指令,并据以对该串行周边接口装置执行数据写入的操作。
7.一种串行周边接口系统,该串行周边接口系统应用于一计算机系统,该计算机系统的一南桥芯片用以提供一驱动信号,其特征在于,该串行周边接口系统包括:
一串行周边接口装置,于一预定地址储存一预定数据,该串行周边接口装置回应于一读取指令来输出一输出数据;以及
一串行周边接口控制装置,用以回应于该驱动信号提供该读取指令,来读取储存于该串行周边接口装置的该预定地址的该预定数据,该读取指令为高速读取指令格式;
其中,该串行周边接口控制装置更用以接收并判断该输出数据是否实质上等于该预定数据,当该输出数据实质上等于该预定数据时表示该串行周边接口装置可支持高速读取指令格式,该串行周边接口控制装置提供高速读取指令格式的指令来读取该串行周边接口装置。
8.根据权利要求7所述的串行周边接口系统,其特征在于,该串行周边接口控制装置包括:
一固线装置,用以回应于该驱动信号来提供该读取指令,并比较该输出数据及该预定数据,当该输出数据及该预定数据为实质上相等时,该固线装置是提供高速读取指令;及
一逻辑电路,用以回应于该固线装置提供的高速读取指令来读取该串行周边接口装置;
其中,该南桥芯片是经由该固线装置以存储器直接存取方式来读取该串行周边接口装置。
9.根据权利要求8所述的串行周边接口系统,其特征在于,当该输出数据及该预定数据为不相等时,该固线装置是提供读取指令格式的指令,而该逻辑电路回应于读取指令格式的指令来读取该串行周边接口装置。
10.根据权利要求8或9所述的串行周边接口系统,其特征在于,该固线装置包括:
一比较器,用以比较该输出数据及该预定数据,并根据比较结果产生一选择信号;及
一多工器,用以回应于该选择信号来输出读取指令格式的指令或高速读取指令格式的指令至该逻辑电路,以经由该逻辑电路读取该串行周边接口装置。
11.根据权利要求7至9中任意一项所述的串行周边接口系统,其特征在于,该串行周边接口控制装置更包括:
一控制暂存器,接收该南桥芯片提供的一写入指令,并据以对该串行周边接口装置执行数据写入的操作。
12.一种串行周边接口装置的判断方法,该串行周边接口装置的判断方法用以判断该串行周边接口装置是否支持高速读取指令格式,其特征在于,该方法包括下列的步骤:
提供一串行周边接口装置,该串行周边接口装置的一预定地址具有一预定数据;
提供一读取指令至该串行周边接口装置,该读取指令为高速读取指令格式;
该串行周边接口装置回应于该高速读取指令输出一输出数据;
判断该输出数据是否等于该预定数据;以及
当该输出数据等于该预定数据时,表示该串行周边接口装置支持高速读取指令格式,如此,提供高速读取指令格式的指令来读取该串行周边接口装置。
13.根据权利要求12所述的串行周边接口装置的判断方法,其特征在于,判断该输出数据是否等于该预定数据的步骤之后更包括:
当该输出数据不等于该预定数据时,表示该串行周边接口装置不支持高速读取指令格式,如此,提供读取指令格式的指令来读取该串行周边接口装置。
14.根据权利要求12或13所述的串行周边接口装置的判断方法,其特征在于,是经由存储器直接存取方式来读取该串行周边接口装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101707814A CN100426271C (zh) | 2006-12-22 | 2006-12-22 | 串行周边接口控制装置、系统及其判断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101707814A CN100426271C (zh) | 2006-12-22 | 2006-12-22 | 串行周边接口控制装置、系统及其判断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1975699A true CN1975699A (zh) | 2007-06-06 |
CN100426271C CN100426271C (zh) | 2008-10-15 |
Family
ID=38125776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101707814A Active CN100426271C (zh) | 2006-12-22 | 2006-12-22 | 串行周边接口控制装置、系统及其判断方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100426271C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101324873B (zh) * | 2008-07-08 | 2010-04-21 | 锐迪科微电子(上海)有限公司 | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 |
WO2010097043A1 (zh) * | 2009-02-27 | 2010-09-02 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
CN101661323B (zh) * | 2008-08-29 | 2011-09-21 | 智微科技股份有限公司 | 一种主控装置 |
CN106022021A (zh) * | 2016-05-20 | 2016-10-12 | 合肥联宝信息技术有限公司 | 一种电子设备及锁定其硬件的方法 |
CN113821472A (zh) * | 2020-06-19 | 2021-12-21 | 新唐科技股份有限公司 | 系统单芯片及控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4491174B2 (ja) * | 2001-08-31 | 2010-06-30 | 富士通株式会社 | アクセス制御装置及び試験方法 |
US7132823B2 (en) * | 2005-01-21 | 2006-11-07 | Microsoft Corporation | Design for test for a high speed serial interface |
JP2006268260A (ja) * | 2005-03-23 | 2006-10-05 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
-
2006
- 2006-12-22 CN CNB2006101707814A patent/CN100426271C/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101324873B (zh) * | 2008-07-08 | 2010-04-21 | 锐迪科微电子(上海)有限公司 | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 |
CN101661323B (zh) * | 2008-08-29 | 2011-09-21 | 智微科技股份有限公司 | 一种主控装置 |
WO2010097043A1 (zh) * | 2009-02-27 | 2010-09-02 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
US8719517B2 (en) | 2009-02-27 | 2014-05-06 | Hangzhou Synochip Technologies Co. Ltd | Method and apparatus for executing a program by an SPI interface memory |
CN106022021A (zh) * | 2016-05-20 | 2016-10-12 | 合肥联宝信息技术有限公司 | 一种电子设备及锁定其硬件的方法 |
CN113821472A (zh) * | 2020-06-19 | 2021-12-21 | 新唐科技股份有限公司 | 系统单芯片及控制方法 |
CN113821472B (zh) * | 2020-06-19 | 2023-07-07 | 新唐科技股份有限公司 | 系统单芯片及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100426271C (zh) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5875349A (en) | Method and arrangement for allowing a computer to communicate with a data storage device | |
US20180267920A1 (en) | Expansion component | |
CN101042654A (zh) | 从一非就地执行内存进行开机的方法与装置 | |
CN1975699A (zh) | 串行周边接口控制装置、系统及其判断方法 | |
CN102880567B (zh) | 数据读写系统 | |
EP1546875A2 (en) | Booting from non-linear memory | |
CN1497462A (zh) | 利用快闪存储器引导的系统和方法 | |
CN101078991A (zh) | 基于bios读写内存spd的计算机系统信息保存和读取方法 | |
CN1959638A (zh) | 计算机系统中存储器初始化的方法和设备 | |
CN1296830C (zh) | 中央处理单元启动的方法及系统 | |
CN1889030A (zh) | 模拟硬盘的装置及其方法 | |
CN1848101A (zh) | 可快速地于不同储存装置间传输数据的计算机系统 | |
CN106951268A (zh) | 一种申威平台支持NVMe硬盘启动的实现方法 | |
TWI397822B (zh) | 串列週邊介面控制裝置及串列週邊介面系統以及串列週邊介面裝置之判斷方法 | |
US20060248327A1 (en) | Computer rapid boot system and method | |
CN100342361C (zh) | 快速读写存储器数据的方法及装置 | |
CN1916814A (zh) | 一种对可携式储存装置下达命令的方法 | |
CN1225701C (zh) | 在dmi区块备份计算机系统中cmos的bios设定的方法 | |
CN1959620A (zh) | 芯片组、北桥芯片以及磁盘数据存取方法 | |
CN1687910A (zh) | 连续访问环境下的中断恢复方法及装置 | |
CN1315050C (zh) | 一种检测PC Card接口数据线和地址线的方法 | |
CN1866232A (zh) | 安全数字存储卡数据的存储器直接存取方法及其接口电路 | |
CN1253792C (zh) | 测试高内存地址的控制电路及控制方法 | |
US20100138596A1 (en) | Information processor and information processing method | |
CN1238788C (zh) | 可处理变长数据的先进先出寄存器队列装置及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |