CN1949524A - 像素结构及其制造方法 - Google Patents

Abstract

一种像素结构及其制造方法，其中像素结构包括基板、栅极、栅绝缘层、沟道层、第一源极/漏极、第二源极/漏极、介电层、第一像素电极以及第二像素电极。栅极位于基板上，并为栅绝缘层所覆盖。沟道层配置于栅极上方的栅绝缘层上。第一及第二源极/漏极配置于沟道层上，且第一与第二源极/漏极所对应的沟道层分别具有不同的厚度。介电层覆盖于基板上方，并暴露第一及第二漏极。第一与第二像素电极配置于介电层上，并分别电性连接至第一与第二漏极。此像素结构可达到广视角的效果，并具有工艺简单与高生产优良率等优点。

Description

像素结构及其制造方法

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种可达到广视角效果的像素结构及其制造方法。

背景技术

多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(TFT-LCD)已逐渐成为市场的主流。

近来，市场对于液晶显示器的性能要求多朝向高对比(High ContrastRatio)、快速反应与广视角等方向发展。目前能够达成广视角要求的技术，包括扭转向列加视角扩大膜(Twisted Nematic plus wide viewing film，TN+film)、横向电场形式(In-Plane Switching，IPS)以及多区域垂直配向(Multi-domain Vertically Alignment，MVA)等。

然而，不论上述哪种配向技术都存在工艺复杂且良率不高的缺点。以多区域垂直配向而言，由于需在液晶层两侧的基板上形成配向凸起(Protrusion)或狭缝(Slit)，因此需要进行额外的掩膜工艺，且会连带产生液晶显示面板无法进一步薄型化、背光源穿透率低落及暗态露光等问题。如此，将导致液晶面板的制作成本增加，而生产优良率相对低落。

发明内容

有鉴于此，本发明的目的是提供一种像素结构，其可实现广视角的效果，并且具有工艺简单与高生产优良率的优点。

本发明的另一目的是提供用以制作上述的像素结构的方法，其不需增加额外的掩膜便可在同一像素区域内达成不同的液晶配向的效果。

为达到上述或是其它目的，本发明提出一种像素结构，包括基板、栅极、栅绝缘层、沟道层、第一源极/漏极、第二源极/漏极、图案化的介电层、第一像素电极以及第二像素电极。栅极位于基板上，栅绝缘层覆盖栅极。沟道层配置于栅极上方的栅绝缘层上。第一源极/漏极及第二源极/漏极配置于沟道层上，且第一源极/漏极与第二源极/漏极所对应的沟道层分别具有不同的厚度。图案化的介电层覆盖于基板上方，并暴露出部分的第一漏极与部分的第二漏极。第一像素电极与第二像素电极配置于介电层上，并经由介电层分别电性连接至第一漏极与第二漏极。

在本发明的一实施例中，上述的像素结构还包括一层欧姆接触层，位于沟道层与第一源极/漏极之间以及沟道层与第二源极/漏极之间。欧姆接触层的材质可以是掺质非晶硅。

在本发明的一实施例中，上述的第二源极/漏极所对应的栅极表面具有至少一个凹陷。

在本发明的一实施例中，上述的第一源极/漏极与第二源极/漏极具有共同的源极。

本发明的像素结构具有使液晶呈多区域垂直配向的效果，但是无须配置配向凸起及狭缝等构件。因此，本发明的像素结构有利于液晶显示面板外型的薄型化，并且可以避免亮度降低及暗态露光等问题。

为达到上述或是其它目的，本发明再提出一种像素结构的制造方法。首先，提供基板，并在基板上依序形成栅极以及一层栅绝缘层，其中栅绝缘层覆盖栅极。然后，在栅绝缘层上形成半导体材料层。接着，通过一个半调式掩膜(Half Tone Mask)图案化半导体材料层，以在栅极上方的栅绝缘层上形成半导体图案，并使半导体图案的部分表面产生至少一个凹陷。再然后，在基板上方形成源极/漏极材料层。随后，图案化源极/漏极材料层，以在半导体图案上形成第一源极/漏极与第二源极/漏极。其中第二源极/漏极暴露出凹陷所在的位置。此外，在蚀刻形成第一源极/漏极与第二源极/漏极时，还包括移除部分的半导体图案，以形成对应于第一源极/漏极的第一沟道层，以及对应于第二源极/漏极的第二沟道层。之后，在基板上方全面形成一层图案化的介电层。其中介电层暴露出部分的第一漏极与部分的第二漏极。然后，在介电层上形成第一像素电极与第二像素电极。第一像素电极与第二像素电极经由介电层分别电性连接至第一漏极与第二漏极。

在本发明的一实施例中，上述的形成半导体材料层的步骤包括形成一层沟道材料层于栅绝缘层上。然后，进行离子掺杂，以形成一层欧姆接触材料层于沟道材料层上。此外，在蚀刻形成第一源极/漏极与第二源极/漏极时，可以是完全移除第一源极/漏极与第二源极/漏极所暴露的欧姆接触材料层以及部分的沟道材料层。

在本发明的一实施例中，上述的第一源极/漏极与第二源极/漏极具有共同的源极。

为达到上述或是其它目的，本发明提出另一种像素结构的制造方法。首先提供基板，并在基板上形成一层栅极材料层。然后，通过半调式掩膜图案化栅极材料层，以在基板上形成栅极，并使栅极的部分表面产生至少一个第一凹陷。接着，在基板上形成一层栅绝缘层，以使其覆盖栅极，且在栅绝缘层对应于第一凹陷的位置上产生一个第二凹陷。之后，在栅极上方的栅绝缘层上形成半导体图案，且在半导体图案对应于第二凹陷的位置上产生一个第三凹陷。之后，在基板上形成一层源极/漏极材料层。随后，图案化源极/漏极材料层，以在半导体图案上形成第一源极/漏极与第二源极/漏极。其中第二源极/漏极暴露出第三凹陷所在的位置，且在蚀刻形成第一源极/漏极与第二源极/漏极时，还包括移除部分的半导体图案，以形成对应于第一源极/漏极的第一沟道层，以及对应于第二源极/漏极的一第二沟道层。再然后，在基板上方全面形成一层图案化的介电层。其中介电层暴露出部分的第一漏极与部分的第二漏极。随后，在介电层上形成第一像素电极与第二像素电极。第一像素电极与第二像素电极经由介电层分别电性连接至第一漏极与第二漏极。

在本发明的一实施例中，上述的形成半导体图案的步骤包括形成一层沟道材料层于栅绝缘层上。接着，进行离子掺杂，以形成一层欧姆接触材料层于沟道材料层上。之后，图案化沟道材料层与欧姆接触材料层，以形成半导体图案。其中在蚀刻形成第一源极/漏极与第二源极/漏极时，可以是完全移除第一源极/漏极与第二源极/漏极所暴露的欧姆接触材料层以及部分的沟道材料层。

在本发明的一实施例中，上述的第一源极/漏极与第二源极/漏极具有共同的源极。

本发明的像素结构乃是通过沟道层的厚度变化来使对应的像素电极产生不同的充电率，进而使液晶分子具有不同的液晶配向效果。本发明的像素结构可达到广视角，并具有工艺简单与高生产优良率等优点。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A是本发明一实施例的一种像素结构的上视图。

图1B是沿图1A的剖面线I-I’的剖面图。

图1C是本发明另一实施例的像素结构的剖面示意图。

图2A至图2E是本发明的一种像素结构的制造方法的上视图。

图3A至图3E是沿图2A至图2E的剖面线II-II’的剖面图。

图4A至图4E是本发明的另一种像素结构的制造方法的上视图。

图5A至图5E是沿图4A至图4E的剖面线III-III’的剖面图。

主要组件符号说明：

100、200、300：基板

102、202、302a：栅极

1022、2021、3021：扫描线

102a、206r、M12、M22、R12、R22：凹陷

104、204、304：栅绝缘层

106、2061a、3061a：沟道层

1061、2063、3063：第一沟道层

1062、2064、3064：第二沟道层

107、2062a、3062a：欧姆接触层

1081、2081、3081：第一源极/漏极

1082、2082、3082：第二源极/漏极

1083、2083、3083：数据线

108s、208s、308s：共享源极

110、210、310：介电层

110a、210a、310a：接触窗开口

1121、2121、3121：第一像素电极

1122、2122、3122：第二像素电极

206、306：半导体材料层

2061、3061：沟道材料层

2062、3062：欧姆接触材料层

206a、306a：半导体图案

208、308：源极/漏极材料层

302：栅极材料层

302r：第一凹陷

304r：第二凹陷

306r：第三凹陷

I_on：启始电流

L：晶体管沟道长度

M1、M2：半调式掩膜

M1cr、M2cr：铬膜

M1g、M2g：玻璃

R1、R2：图案化光刻胶层

u：电子迁移率

V_gh：栅极驱动开启电压

V_th：临界电压

I-I’、II-II’、III-III’：剖面线

具体实施方式

传统的扭转向列型液晶必须以多区域的方式来进行配向，以使液晶显示器符合广视角的要求。然而，有鉴于已知技术的诸多缺点，本发明提出一种新的具有广视角效果的像素结构及其制造方法。本发明的像素结构主要是以一个薄膜晶体管为开关元件，并以不同的充电率来控制两个像素电极，从而达到不同的液晶配向效果。更详细而言，请参照以下公式(1)：

     I_on＝0.5×u×(W/L)×(V_gh-V_th)²      ----------(1)

其中I_on是启始电流(On Current)；u是电子迁移率(Electron Mobility)；W是晶体管沟道宽度(Channel Width)；L是晶体管沟道长度(ChannelLength)；V_gh是栅极驱动开启电压(Gate Driver Turn-on Voltage)；V_th是临界电压(Threshold Voltage)。由此公式可知，当临界电压V_th变化，启始电流I_on也随之变化。并且，启始电流I_on变化，也会使得薄膜晶体管对像素电极的充电率产生变化。本发明就是针对不同的像素电极来设计不同厚度的沟道，以获得不同的临界电压V_th，从而造成不同的像素充电率而得到不同的液晶配向效果。如此即可达到广视角的目的。

以下，先说明本发明的像素结构，再对其制造方法进行说明。

图1A是本发明一实施例的一种像素结构的上视图，图1B是沿图1A的剖面线I-I’的剖面图。

请同时参照图1A及图1B，本发明的像素结构是由基板100、栅极102、栅绝缘层104、沟道层106、第一源极/漏极1081、第二源极/漏极1082、介电层110、第一像素电极1121以及第二像素电极1122所构成。其中，图1A未绘出栅绝缘层104与介电层110，以便于观察被栅绝缘层104与介电层110所覆盖的结构。此外，在本实施例中，此像素结构还包括扫描线1022，其与栅极102为同一层。此像素结构还包括数据线1083，其与第一源极/漏极1081及第二源极/漏极1082为同一层。

栅极102位于基板100上，而栅绝缘层104覆盖栅极102，且沟道层106配置于栅极102上方的栅绝缘层104上。此外，第一源极/漏极1081及第二源极/漏极1082配置于沟道层106上，而此像素结构还包括欧姆接触层107，位于沟道层106与第一源极/漏极1081之间以及沟道层106与第二源极/漏极1082之间。欧姆接触层107的材质可以是掺质非晶硅。在本实施例中，第一源极/漏极1081及第二源极/漏极1082可以具有共同的源极108s，其与数据线1083相连。当然，在本发明其它实施例中，第一源极/漏极1081及第二源极/漏极1082也可采用其它配置方式，例如分别具有各自独立的源极与漏极。介电层110覆盖于100基板上方。介电层110是已被图案化的一层材料，其具有接触窗开口110a(Contact Opening)，暴露出部分的第一漏极1081与部分的第二漏极1082。第一像素电极1121与第二像素电极1122配置于介电层110上，并经由介电层110分别电性连接至第一漏极1081与第二漏极1082。

如前所述，本发明乃是针对第一像素电极1121及第二像素电极1122来设计不同厚度的沟道层106，以达到在同一像素结构中形成不同的液晶配向的目的。第一源极/漏极1081与第二源极/漏极1082所对应的沟道层106分别具有不同的厚度。更详细而言，沟道层106可以分为第一沟道层1061及第二沟道层1062，其中第一源极/漏极1081对应第一沟道层1061，第二源极/漏极1082对应第二沟道层1062，本实施例的第二沟道层1062的厚度例如小于第一沟道层1061，而具有不同的临界电压V_th。如此，经由上述的公式(1)可知，第一沟道层1061与第二沟道层1062可具有不同的激活电流I_on，因而得以不同的充电率来驱动第一像素电极1121及第二像素电极1122。

图1C是本发明另一实施例的像素结构的剖面示意图。请参照图1C，此像素结构与图1B的像素结构不同的是，第二源极/漏极1082所对应的栅极102表面具有至少一个凹陷102a。其中，形成此凹陷102a的目的乃是欲在后续的光刻蚀刻工艺中，形成不同厚度的第一沟道层1061与第二沟道层1062，以得到如同上述的以不同的充电率来驱动第一像素电极1121及第二像素电极1122的效果，其详细工艺将在下文中说明。

经由上述说明，在本技术领域具有通常知识者可以轻易推知，本发明的原理还可以应用于具有两个以上的像素电极的像素结构。举例而言，在具有三个像素电极的像素结构中，沟道层可以具有三种厚度，而且三种厚度分别被三个像素电极所对应。如此一来，就能够以三种充电率来驱动三个像素电极。

本发明的像素结构无须另外形成配向凸起或狭缝等结构即可使液晶呈现不同的配向效果。因此，本发明的像素结构的制作较为简单，且有利于液晶显示面板外型的薄型化，并可以避免亮度降低及暗态露光等问题。

以下分别举例来说明图1B及图1C的像素结构的制造方法。然而必须说明的是，本发明的像素结构不限于以下面的制造方法来制造，而且以下的制造方法所制作的像素结构可以与图1B及图1C的像素结构略有不同。

图2A至图2E是上述本发明第一种像素结构的制造方法的上视图。图3A至图3E是沿图2A至图2E的剖面线II-II’的剖面图。其中，图2A至图2E未绘出绝缘层与介电层，以利于观察绝缘层与介电层下方的结构。

请同时参照图2A及图3A，本发明的像素结构的制造方法是先提供基板200，并在基板200上依序形成栅极202以及一层栅绝缘层204。其中栅绝缘层204覆盖栅极202。此外，在形成栅极202时，也可以同时形成扫描线2021。然后，在栅绝缘层204上形成一层半导体材料层206。半导体材料层206的形成方法可以是先形成一层沟道材料层2061于栅绝缘层204上，然后进行离子掺杂，以形成一层欧姆接触材料层2062于沟道材料层2061上。接着，通过一个半调式掩膜M1在半导体材料层206上形成一层图案化光刻胶层R1。在本实施例中，半调式掩膜M1例如主要是由铬膜Mlcr及玻璃M1g所构成。其中铬膜M1cr可以具有不均一的厚度，其例如具有至少一个凹陷M12，以使半调式掩膜M1具有两种以上的透光率(Optical Transmittance)。然而，本发明并不以此类型的半调式掩膜为限，在实际应用上，更例如可以采用狭缝掩膜(Slit Mask)或多层堆栈式掩膜(Stacked Layers Mask)等不同类型的半调式掩膜，来得到相同的曝光效果。通过上述的半调式掩膜M1进行曝光所形成的图案化光刻胶层R1，将具有不同的厚度变化，例如具有对应于凹陷M12的凹陷R12。

接着，请同时参照图2B及图3B，以图案化光刻胶层R1为掩膜来图案化半导体材料层206，以在栅极202上方的栅绝缘层204上形成半导体图案206a，之后，去除图案化光刻胶层R1。其中，图案化半导体材料层206的方法可以是进行一蚀刻工艺，而通过图案化光刻胶层R1上的凹陷R12可在对应于凹陷R12的半导体图案206a表面上产生凹陷206r。在本实施例中，半导体图案206a包括沟道层2061a及沟道层2061a上的欧姆接触层2062a，其分别是图案化沟道材料层2061及欧姆接触材料层2062而得。此外，本实施例所形成的凹陷206r的深度仅及欧姆接触层2062a，当然本发明并不对凹陷206r的深度加以限制，仅需注意凹陷206r不可深及栅绝缘层204即可。举例而言，在其它实施例中，凹陷206r的深度可以到达沟道层2061a。

请同时参照图2C及图3C，在基板200上方形成一源极/漏极材料层208。然后，请同时参照图2D及图3D，进行光刻蚀刻工艺来图案化源极/漏极材料层208，以在半导体图案206a上形成第一源极/漏极2081与第二源极/漏极2082。其中，第二源极/漏极2082暴露出凹陷206r所在的位置。另外，在形成第一源极/漏极2081与第二源极/漏极2082时，通常会同时形成数据线2083。在本实施例中，第一源极/漏极2081及第二源极/漏极2082例如具有共同的源极208s，其与数据线2083相连。

值得注意的是，本发明在蚀刻形成第一源极/漏极2081与第二源极/漏极2082时，还包括移除被第一源极/漏极2081与第二源极/漏极2082所暴露的部分半导体图案206a，其中至少需移除所暴露的欧姆接触层2062a以及部分厚度的沟道层2061a。由于在先前的步骤中已在半导体图案206a上形成凹陷206r，因此在进行蚀刻时，会由于不同厚度材料对应的不同蚀刻率，而形成分别对应于第一源极/漏极2081与第二源极/漏极2082且具有不同厚度的第一沟道层2063与第二沟道层2064。其中不同厚度的第一沟道层2063与第二沟道层2064具有不同的临界电压V_th与对应的不同的激活电流I_on。当然，在本发明其它实施例中，也可以采用相同的方法，例如在半导体图案206a表面上形成多个凹陷或沟渠，以达到相同的效果。

接着，请同时参照图2E及图3E，在基板200上方全面形成一层图案化的介电层210。其中介电层210具有接触窗开口210a，暴露出部分的第一漏极2081与部分的第二漏极2082。之后，在介电层210上形成第一像素电极2121与第二像素电极2122。第一像素电极2121与第二像素电极2122经由介电层210分别电性连接至第一漏极2081与第二漏极2082。其中，由于第一沟道层2063与第二沟道层2064具有不同的临界电压V_th与激活电流I_on，因此得以不同的充电率来驱动第一像素电极2121与第二像素电极2122。如此一来，将可在同一像素结构内产生不同的液晶配向效果，藉以改善视角问题。

以下将继续说明本发明另一种像素电极的制造方法，请参考图4A至图4E，其绘示本发明第一实施例的一种像素结构的制造方法的上视图，而图5A至图5E是沿图4A至图4E的剖面线III-III’的剖面图。其中，图4A至图4E中未绘出绝缘层与介电层，以利于观察位于绝缘层与介电层下方的结构。

请同时参照图4A及图5A，本发明的像素结构的制造方法是先提供基板300。然后，在基板300上形成一层栅极材料层302。接着，通过一个半调式掩膜M2在栅极材料层302上形成一层图案化光刻胶层R2。在本实施例中，半调式掩膜M2例如上述实施例所述主要是由铬膜M2cr及玻璃M2g所构成，且铬膜M2cr例如具有至少一个凹陷M22，以使半调式掩膜M2具有不同的透光率，以在图案化光刻胶层R2上对应形成凹陷R22。当然，如上述实施例所述，本发明也可采用狭缝掩膜或多层堆栈式掩膜等不同类型的半调式掩膜。

接着，请同时参照图4B及图5B，以图案化光刻胶层R2为掩膜，图案化栅极材料层302，以形成栅极302a，并使栅极302a对应于凹陷R22的表面上产生第一凹陷302r。此外，在形成栅极302a时，可同时形成扫描线3021。之后，去除图案化光刻胶层R2。随后，在基板300上形成一层栅绝缘层304，以使其覆盖栅极302a。此外，在栅绝缘层304对应于第一凹陷302r的位置上产生第二凹陷304r。然后，在栅极302a上方的栅绝缘层304上形成一层半导体材料层306，且在半导体材料层306对应于第二凹陷304r的位置上产生第三凹陷306r。半导体材料层306的形成方法例如是先形成一层沟道材料层3061于栅绝缘层304上，然后进行离子掺杂，以形成一层欧姆接触材料层3062于沟道材料层3061上。

然后，请同时参照图4C及图5C，图案化半导体材料层306，而形成半导体图案306a。在本实施例中，半导体图案306a包括沟道层3061a及沟道层3061a上的欧姆接触层3062a。其分别是图案化沟道材料层3061及欧姆接触材料层3062而得。之后，在基板300上方形成一层源极/漏极材料层308。

请同时参照图4D及图5D，进行光刻蚀刻工艺来图案化源极/漏极材料层308，以在半导体图案306a上形成第一源极/漏极3081与第二源极/漏极3082。其中第二源极/漏极3082暴露出第三凹陷306r所在的位置。另外，在形成第一源极/漏极3081与第二源极/漏极3082时，通常会同时形成数据线3083。在本实施例中，第一源极/漏极3081及第二源极/漏极3082例如具有共同的源极308s，其与数据线3083相连。

此外，在蚀刻形成第一源极/漏极3081与第二源极/漏极3082时，还包括移除部分的半导体图案306a，也即移除所暴露的欧姆接触层3062a以及部分厚度的沟道层3061a，以分别形成对应于第一源极/漏极3081与第二源极/漏极3082的第一沟道层3063与第二沟道层3064。其中，由于原先对应于第二源极/漏极3082的半导体图案306a上具有第三凹陷306r，因此可在蚀刻后形成具有不同厚度的第一沟道层3063与第二沟道层3064。在本实施例中，第二沟道层3064的厚度例如是小于第一沟道层3063的厚度。

接着，请同时参照图4E及图5E，在基板300上方全面形成一层图案化的介电层310。其中介电层310具有接触窗开口310a，暴露出部分的第一漏极3081与部分的第二漏极3082。之后，在介电层310上形成第一像素电极3121与第二像素电极3122。第一像素电极3121与第二像素电极3122经由介电层310的接触窗开口310a分别电性连接至第一漏极3081与第二漏极3082。由于第一沟道层3063与第二沟道层3064具有不同的临界电压V_th与激活电流I_on，因此得以不同的充电率来驱动第一像素电极3121与第二像素电极3122。如此一来，将可在同一像素结构内产生不同的液晶配向效果，藉以改善视角问题。

本发明所提出的像素结构及其制造方法主要是在同一像素内形成不同厚度的沟道层，以对个别的像素电极产生不同的充电率。如此一来，同一像素内的不同像素电极被充电后将具有不同的显示电压，而使得其所对应的液晶分子具有不同的配向，用以补偿视角问题。相较于已知的配向技术(例如多区域垂直配向技术)，本发明无须制作配向凸起及狭缝，且不需增加额外的掩膜数，因而可以简化工艺，并有利于液晶显示面板的薄型化，以及避免亮度降低及暗态露光等问题。换言之，本发明的像素结构可达到广视角，并具有工艺简单与高生产优良率等优点。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (13)

1.一种像素结构，其特征在于包括：

一基板；

一栅极，位于所述基板上；

一栅绝缘层，覆盖所述栅极；

一沟道层，配置于所述栅极上方的所述栅绝缘层上；

一第一源极/漏极及一第二源极/漏极，配置于所述沟道层上，且该第一源极/漏极与该第二源极/漏极所对应的沟道层分别具有不同的厚度；

一图案化的介电层，覆盖于所述基板上方，并暴露出部分的第一漏极与部分的第二漏极；以及

一第一像素电极与一第二像素电极，配置于所述图案化的介电层上，并经由该图案化的介电层分别电性连接至所述第一漏极与所述第二漏极。

2.如权利要求1所述的像素结构，其特征在于还包括一欧姆接触层，位于所述沟道层与所述第一源极/漏极之间以及所述沟道层与所述第二源极/漏极之间。

3.如权利要求2所述的像素结构，其特征在于，所述欧姆接触层的材质是掺质非晶硅。

4.如权利要求1所述的像素结构，其特征在于，所述第二源极/漏极所对应的栅极表面具有至少一凹陷。

5.如权利要求1所述的像素结构，其特征在于，所述第一源极/漏极与所述第二源极/漏极具有一共同的源极。

6.一种像素结构的制造方法，其特征在于包括：

提供一基板，并在该基板上依序形成一栅极以及一栅绝缘层，其中该栅绝缘层覆盖所述栅极；

在所述栅绝缘层上形成一半导体材料层；

通过一半调式掩膜图案化所述半导体材料层，以在所述栅极上方的所述栅绝缘层上形成一半导体图案，并使该半导体图案的部分表面产生至少一凹陷；

在所述基板上方形成一源极/漏极材料层；

图案化所述源极/漏极材料层，以在所述半导体图案上形成一第一源极/漏极与一第二源极/漏极，其中该第二源极/漏极暴露出所述凹陷所在的位置，且在蚀刻形成第一源极/漏极与第二源极/漏极时，还包括移除部分的半导体图案，以分别形成对应于第一源极/漏极与第二源极/漏极且具有不同厚度的一第一沟道层与一第二沟道层；

在所述基板上方全面形成一图案化的介电层，其中该介电层暴露出部分的第一漏极与部分的第二漏极；以及

在所述介电层上形成一第一像素电极与一第二像素电极，该第一像素电极与该第二像素电极经由所述介电层分别电性连接至第一漏极与第二漏极。

7.如权利要求6所述的像素结构的制造方法，其特征在于，形成所述半导体材料层的步骤包括：

形成一沟道材料层于所述栅绝缘层上；以及

进行离子掺杂，以形成一欧姆接触材料层于所述沟道材料层上。

8.如权利要求7所述的像素结构的制造方法，其特征在于，在蚀刻形成第一源极/漏极与第二源极/漏极时，是完全移除该第一源极/漏极与该第二源极/漏极所暴露的欧姆接触材料层以及部分的沟道材料层。

9.如权利要求6所述的像素结构的制造方法，其特征在于，所形成的第一源极/漏极与第二源极/漏极具有一共同的源极。

10.一种像素结构的制造方法，其特征在于包括：

提供一基板；

在所述基板上形成一栅极材料层；

通过一半调式掩膜图案化所述栅极材料层，以在所述基板上形成一栅极，并使该栅极的部分表面产生至少一第一凹陷；

在所述基板上形成一栅绝缘层，以使其覆盖所述栅极，且在该栅绝缘层对应于所述第一凹陷的位置上产生一第二凹陷；

在所述栅极上方的栅绝缘层上形成一半导体图案，且在该半导体图案对应于所述第二凹陷的位置上产生一第三凹陷；

在所述基板上形成一源极/漏极材料层；

图案化所述源极/漏极材料层，以在所述半导体图案上形成一第一源极/漏极与一第二源极/漏极，其中该第二源极/漏极暴露出所述第三凹陷所在的位置，且在蚀刻形成该第一源极/漏极与该第二源极/漏极时，还包括移除部分的半导体图案，以分别形成对应于第一源极/漏极与第二源极/漏极且具有不同厚度的一第一沟道层与一第二沟道层；

在所述基板上方全面形成一图案化的介电层，其中该介电层暴露出部分的第一漏极与部分的第二漏极；以及

在所述介电层上形成一第一像素电极与一第二像素电极，该第一像素电极与该第二像素电极经由所述介电层分别电性连接至所述第一漏极与所述第二漏极。

11.如权利要求10所述的像素结构的制造方法，其特征在于，形成所述半导体图案的步骤包括：

形成一沟道材料层于所述栅绝缘层上；

进行离子掺杂，以形成一欧姆接触材料层于所述沟道材料层上；以及

图案化所述沟道材料层与所述欧姆接触材料层，以形成半导体图案。

12.如权利要求11所述的像素结构的制造方法，其特征在于，在蚀刻形成第一源极/漏极与第二源极/漏极时，是完全移除该第一源极/漏极与该第二源极/漏极所暴露的欧姆接触材料层以及部分的沟道材料层。

13.如权利要求10所述的像素结构的制造方法，其特征在于，所形成的第一源极/漏极与第二源极/漏极具有一共同的源极。

Images