CN1922588A

CN1922588A - 半导体存储装置

Info

Publication number: CN1922588A
Application number: CNA2005800060798A
Authority: CN
Inventors: 中西雅浩; 泉智绍; 笠原哲志; 田村和明; 松野公则; 井上学
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-02-27
Filing date: 2005-02-25
Publication date: 2007-02-28
Anticipated expiration: 2025-02-25
Also published as: JPWO2005083573A1; CN100422962C; US20080028129A1; US7610435B2; WO2005083573A1

Abstract

把存储与簇或物理块等的预定的存储单位对应的写入结束标志的写入结束标志表(105)保存到非易失性的控制存储器(106)内。然后，检测向预定的存储单位进行的数据写入的结束，把写入结束标志写入到写入结束标志表(105)上的对应的存储单位的地址内。这样就可以确认已正常地写入了数据。即便是不能向作为主存储器的写入单位的页内写入表示写入结束的标志的情况下，也可以提高写入的可靠性。

Description

半导体存储装置

技术领域

本发明涉及使用半导体的存储装置，说得更详细点，涉及作为主存储用的半导体存储器使用非易失性存储器的半导体存储装置。

背景技术

在半导体存储装置中，SD存储卡或小型闪存(CompactFlash，注册商标)等的存储卡，由于是小型尺寸，故可以作为数字照相机等的便携设备的可装卸的存储装置提供于实用。

提供于实用的半导体存储装置，通常在内部内置有作为非易失性存储器的闪速存储器和作为其控制电路的控制器LSI。近些年来，伴随着半导体存储装置的大容量化的需要的高涨，非易失性存储器芯片自身的大容量化也不断进步。此外，装配到半导体存储装置内的非易失性存储器的芯片个数也得益于装配技术的进步而增加，作为半导体存储装置的存储器空间超过了1GB的装置已经实用化。

作为闪速存储器中的地址管理信息的管理方法，粗分起来有两种方法。第1种方法，是对存储卡的存储区域全体、或者把存储区域全体分割成预定个数区域的每一个区域，都把与该区域全体对应的地址管理信息集中地存储到预定的块内的方法。该地址管理方法，被称之为集中型地址管理方法。

第2种方法，是在向构成物理块的预定的页(扇区)写入数据时，把管理信息即表示该数据是否有效等的状态信息或逻辑地址，写入到该页所含有的物理块的冗余区域内，然后，在电源投入时，就读出分散地写入到各个物理块内的管理信息，在存储器内构筑地址管理表的方法。把该方法称为分散型地址管理方法。本发明以分散型地址管理方法为前提。

其次，对用分散型地址管理方法进行管理的半导体存储装置的主存储器的一个例子进行说明。设主存储器具有4G位即具有512M字节的容量。主存储器11，如图1所示，由多个物理块，例如，由PB0～PB2047这2048个物理块构成，各个物理块的数据容量设为256kB(字节)。设该主存储器是2值NAND闪速存储器。

图2的说明图示出了1个物理块。在该例中，各个物理块由页0～页127这128页构成。各个页都由扇区0～扇区3这4个扇区的数据区域和管理区域(MR)构成。1个扇区具有512B的容量，各个页共计具有2048B的数据区域。管理区域具有64B的容量。在管理区域内，含有表示其数据的有效或无效的状态代码、写入结束标志、用来纠错的ECC代码等。ECC代码在其数据区域内具有1到2位的错误订正功能。该主存储器由于是2值NAND闪速存储器，故不仅可以以页为单位进行写入，还可以仅仅对页中的扇区或者仅仅对扇区的一部分的管理区域独立地进行写入。

图3的时序图示出了1个簇(16kB)的量的数据写入或数据改写。在该例子中，向1个物理块的页0～页7内写入数据。该写入时间T1例如是数毫秒。然后，在页7的写入结束后紧接着把写入结束标志写入到图2的页7的管理区域MR内。该写入时间T2例如是200～300微秒。此外在进行改写的情况下，除了页0～页7的写入外，还要进行把已经写入到别的块内的数据拷贝到新的物理块内的处理。设该改写时间为T3。之后，把写入结束标志写入到作为有效的各个簇的最终页的页7、15、……、127内(T2)。

通过这样的处理，虽然需要把写入结束标志写入到主存储器内的时间，但是，即便是在发生了电源切断的情况下，也可以在电源切断后的电源投入时根据是否已写入了该管理区域中的写入结束标志，判断数据的写入是成功了还是失败了。对于包括已经建立了写入结束标志的页的簇或块来说，就可以当作已经记录下了确实的数据的簇或块对待，可以提高可靠性(参看专利文献1)。

专利文献1：日本专利申请特开2003-15929号公报

最近，作为可以在1个存储单元中取超过2个逻辑状态的存储单元，即，作为多值闪速存储器，多值NAND闪速存储器受到了人们的注意。多值闪速存储器虽然是低价格而且可以大容量化的品种，但是，对于作为写入单位的页却不能分割写入。即，不能在对页的某一区域部分写入了数据后不进行擦除就向同一页的另外的区域内写入数据。由于存在着这样的制约，故如果把多值NAND闪速存储器用于主存储器，则就不能像现有技术那样在写入了数据后，把写入结束标志写入到进行过写入的页的管理区域内。

若不写入写入结束标志虽然写入速度会变快，但是，会使可靠性降低，为此，就难于实施电源切断对策。因此为了确保可靠性，就必须在与写入数据的目标地点不同的物理区域内设置写入结束标志区域，向那里写入写入结束标志。

但是，若假定设置另外的物理区域，则在作为主存储器的容量使用512MB(字节)的情况下，根据式(1)，就必须确保写入32k个写入结束标志的区域。

512MB÷16kB＝32k个……(1)

但是，由于不能进行作为写入单位的页的分割写入，故即便是把写入结束标志定为1位，也必须确保1页(2kB)的量的容量供该1位用。因此，根据式(2)拨给写入结束标志用的物理块的容量就变成为64MB。

32k个×2kB＝64MB……(2)

为此，就存在着在主存储器中可用来存储数据的区域大幅度地减少这样的问题。

发明内容

本发明要解决的课题在于：在把非易失性存储器当作主存储器，使用分散型的管理方法的半导体存储装置中，在确保高可靠性的同时还可以高速地进行写入。

本发明的半导体存储装置具备：具有以由第1存储容量的数据区域和管理区域构成的多个存储容量为单位构成的存储区域的非易失性的主存储器；存储上述主存储器的地址管理信息的地址管理信息存储部；存储写入结束标志表的非易失性的控制存储器，上述写入结束标志表由针对上述主存储器对每一个第2存储容量单位设置的、在数据写入结束时建立的写入结束标志构成；根据来自主机的数据读写指示对于上述主存储器进行数据的读写控制，并且，进行上述地址管理信息存储部和上述控制存储器的更新控制的控制部。

在这里，也可以做成为上述第2存储容量单位是簇尺寸，上述控制存储器对由主机的文件系统所规定的每一个簇尺寸都记录由1位以上的写入结束标志构成的写入结束标志表。

在这里，也可以做成为上述第2存储容量单位是扇区尺寸，上述控制存储器，对由主机的文件系统所规定的每一个扇区尺寸都记录由1位以上的写入结束标志构成的写入结束标志表。

也可以做成为上述第2存储容量单位为物理块尺寸，上述控制存储器，对上述主存储器的每N个(N为大于等于1的整数)物理块的容量都记录由1位以上的写入结束标志构成的写入结束标志表。

也可以做成为上述控制存储器的写入速度比上述主存储器快。

也可以做成为上述控制部，根据预先存储的第2存储容量单位，在初始化时或出厂时，构成写入结束标志表的存储器映像。

也可以做成为上述控制部，根据从主机传送过来的第2存储容量单位，在初始化时或出厂时，构成写入结束标志表的存储器映像。

上述主存储器也可以做成为多值型NAND闪速存储器。

也可以做成为上述地址管理信息存储部，具有存储上述主存储器的每一个存储容量单位的状态的物理区域管理表，以及对由主机的文件系统所规定的地址和上述主存储器的存储容量单位的地址进行变换的地址变换表。

在这里，上述控制存储器，也可以做成为铁电存储器(FeRAM)、磁记录式随机存取存储器(MRAM)、双向通用存储器(ovonic unifiedmemory，即OUM，又被称为相变存储器)、电阻RAM(RRAM)。

在本发明中，做成为与数据向主存储器的写入相对应地把写入结束标志写入到控制存储器内。因此，即便是在数据向主存储器的写入中发生了电源切断，也可以通过在其后紧接着的电源投入时检查控制存储器的对应的写入结束标志的有无，判断在电源切断之前是否正确地写入了数据。此外，控制存储器，通过使用以1字节以下为单位的写入速度比主存储器的写入速度更快的存储器，可以实现比现有的半导体存储装置更高速的写入处理。

附图说明

图1示出了现有的半导体存储装置的主存储器的结构。

图2示出了现有的主存储器的物理块的结构。

图3的时序图示出了现有的1个簇的量的写入和改写。

图4是本发明的实施形态的半导体存储装置的整体结构图。

图5是本实施形态的物理块的说明图。

图6是本实施形态的逻辑地址格式的说明图。

图7是本实施形态的写入结束标志表的说明图。

图8是本实施形态的地址变换表的说明图。

图9是本实施形态的物理管理区域表的说明图。

图10的时序图示出了本实施形态的1个簇的量的写入或改写。

图11的说明图示出了本实施形态的1个簇的量的改写动作。

图12是另一实施形态的写入结束标志表的说明图。

符号说明

100 主机

102 控制部

103 RAM

104 ROM

105 写入结束标志表

106 控制存储器

107 存储器存取部

108 地址变换表

109 物理区域管理表

110 地址管理信息存储部

111 存储器控制器

112 主存储器

具体实施方式

边参看附图边对本发明的实施形态的半导体存储装置进行说明。图4是本实施形态的半导体存储装置的整体结构图。半导体存储装置，由存储器控制器111和主存储用的非易失性存储器(以下，简称为主存储器)112构成。主机100是经过存储器控制器111向主存储器112传送用户数据(以下，叫做数据)的读写指令以及读写地址和数据的存取装置。存储器控制器111的构成为包括主机I/F101、控制部102、RAM103、ROM104、控制用非易失性存储器(以下，简称为控制存储器)106、存储器存取部107和地址管理信息存储部110。

其次，对主存储器112进行说明。在本实施形态中，主存储器112具有4G位的容量，即，具有512M字节的容量。主存储器112，如图1所示，由多个物理块，例如由PB0～PB2047这2048个物理块构成。各个物理块的数据容量定为256kB(字节)。设该主存储器112为多值NAND闪速存储器。

图5的说明图示出了本实施形态的物理块。各个物理块由页0～页127这128页构成。各个页由扇区0～扇区3这4个扇区的数据区域和管理区域(MR)构成。1个扇区具有512B的容量，各个页具有容量为2048B的数据区域。在这里把1个页的量的数据容量单位设为第1容量单位，与该容量单位相对应地具有管理区域。管理区域具有64B的容量。在管理区域内含有表明其数据的有效或无效的状态代码和用来进行纠错的ECC代码，不含写入结束标志。该主存储器112由于是多值NAND闪速存储器，故仅仅可以以页为单位进行写入，不能仅仅对页中的扇区或仅仅对扇区的一部分的管理区域独立地进行写入。

图6的说明图示出了本实施形态的逻辑地址格式。在图6中，从低位开始依次是扇区序号、页序号、逻辑块序号(LBN)，与逻辑块序号对应的11位的量相当于地址变换的对象即相当于地址变换表108的地址。另外，若设在主机100的文件系统中规定的扇区尺寸为512B，设簇尺寸为16kB，则簇序号的LSB与逻辑地址格式的位b5相对应。

控制部102根据存储器控制器111内的整体控制和来自主机100的数据读写指示对于存储器存取部107进行数据的读写控制，并且还进行地址管理信息存储部110和控制存储器106的更新控制，其构成为包括CPU。RAM103是控制部102的工作用的RAM。ROM104是保存有控制部102执行的程序的ROM。控制存储器106是存储写入结束标志表105的非易失性存储器。控制存储器106理想的是在以1位为单位或1个字节以下为单位进行写入时的写入速度比主存储器112更快的存储器。控制存储器106可以使用例如铁电存储器(FeRAM)、磁记录式随机存取存储器(MRAM)、双向通用存储器(OUM)或电阻RAM(RRAM)。在这里，作为控制存储器106使用FeRAM。与一般的闪速存储器比较起来，FeRAM具有可以覆盖写入(overwrite)即在改写时不需要进行擦除，以小容量例如以1位或1个字节为单位进行写入时的写入速度快的优点。

控制存储器106的写入结束标志表105，是用来在把主机100所传送的数据写入到主存储器112内之后紧接着把写入结束标志写入到对应的逻辑地址内的表。

图7的说明图示出了本实施形态的写入结束标志表105。写入结束标志是对每一个第2存储容量单位都要建立，表明向该单位的写入，图7示出的是对每个第2存储容量单位，在这里是1簇(16kB)，即对每8页就要写入标志的情况。即，由于写入结束标志是以簇为单位进行记录的，故与1个逻辑块对应的写入结束标志是2个字节的量。在该情况下，写入结束标志表105，即，控制存储器106是4kB的容量。使32k簇的量的写入结束标志(1位)从字节0的b0开始依次按照簇顺序进行排列。设在把对应的簇的数据写入到了主存储器112内之后紧接着向对应的位内写入值‘1’。

其次，存储器控制器111内的存储器存取部107，是进行主存储器112的读写和擦除控制的存取部。

其次，地址管理信息存储部110，是暂时存储地址变换表108和物理区域管理表109的存储器。该存储器既可以是RAM等易失性存储器也可以是非易失性存储器。

图8是本实施形态的地址变换表108的说明图。地址变换表108是把主机100所传送的逻辑地址变换成主存储器112内的物理地址的表。在图8中，其地址与主机100所指定的逻辑地址的逻辑块序号(LBN)相对应，在地址变换表108内存储有针对该地址的物理块序号(PBN)。

图9是本实施形态的物理管理区域表109的说明图。物理区域管理表109是存储主存储器112内的物理区域例如作为擦除单位的物理块的状态的表。所谓物理块的状态，就是表明例如是否写入了有效数据等的状态。在图9中，物理区域管理表109的地址，与主存储器112的各个物理块序号PSN相对应，存储各个物理块的状态。2进制的值‘00’表示存储有有效数据的有效块。值‘11’表示擦除完毕块或虽然已写入了数据但是不需要的无效块。值‘10’表示归因于存储单元上的固定性错误等而变得不能使用的不合格的块。

首先，对本半导体存储装置的刚刚出厂后的主存储器112或各种表的内容进行说明。另外，为使说明简单起见，对于主存储器112内的系统区域省略说明，仅仅对于通常区域即对于用户要读写数据的区域进行说明。控制部102根据预先存储在ROM104或主存储器112等内的预定的存储容量单位，在初始化时或出厂时，构成写入结束标志表的存储器映像(memory map)。在该情况下，以簇为单位，如图7所示，构成写入结束标志表105的存储器映像。在初始化时或出厂时，写入结束标志表105，所有的位都变成为值‘0’。

此外，主存储器112的合格块则变成为全部被擦除的状态。物理区域管理表109的合格块则变成无效块状态即2进制的‘11’，初始不合格块则变成为不合格块即2进制的‘10’。地址变换表108全部的位都变成为值‘0’。顺便说一下，取不论什么值都行。

对该半导体存储装置的动作进行说明。本实施形态的半导体存储装置，由于采取分散型的地址管理方法，故在电源投入时读出保持在主存储器112的各个物理块的管理区域内的管理信息。然后，在地址管理信息存储部110内构成两个表108、109。

其次，对在每次对1个簇的写入时存储写入结束标志的情况进行说明。在进入了来自主机100的读写等的指令接收状态后，就要从主机100发出向任意的逻辑地址进行写入的指示。另外，通常主机100由于大多以簇为单位进行写入，故以下说明以簇为单位进行的写入。

图10(A)的时序图示出了本实施形态的1个簇的量的写入。主机100把任意的簇的写入指示和对应的逻辑地址传送给存储器控制器111。当从主机100传送了任意的簇的写入指令后，就要使与包含该簇的逻辑块对应的2个字节的量的写入结束标志的位复位，变成为值‘0’。控制部102就要从物理区域管理表109的0号地址一侧开始以从高到低的顺序搜索无效块，并把最初找到的无效块当作写入对象块，在对主存储器112的该物理块进行擦除后写入所送过来的数据。该写入时间T11是数ms。

在图10中，根据从主存储器112反馈的忙信号(R/B信号)的上升沿，在完成了一连串的写入动作的时刻t1之后紧挨着的时刻t2，控制部102向写入结束标志表105的对应的位内写入值‘1’。由于控制存储器106使用的是FeRAM，故该写入时间T12是100ns左右。

另一方面，如果与包含作为写入对象的簇的逻辑块序号对应的物理块为有效块，则判断为已经向该逻辑块的别的页内写入了数据。图11的说明图示出了1个簇的量的改写。在图11中，设物理块PBi是已向页0～页127全都写入了数据的物理块。对改写该物理块PBi的1个簇的量、页0～页7的情况进行说明。物理块PBj是为改写而准备的新的物理块，设是已写入了无效的数据的物理块。在该情况下，向作为写入对象的物理块PBj的页0～页7内写入1个簇的量的新的数据。接着，把已有的物理块PBi的页8～页127这120页的量拷贝到物理块PBj内。这时写入结束标志，用于控制部102进行是否需要进行剩下的页的拷贝的判断。

在图10(B)中，T21是向主存储器112的页0～页7进行写入的写入时间，该时间例如为数毫秒。然后在该写入结束后就要进行页8～页127这120页的量的拷贝。该写入时间T22例如为数十毫秒。控制部102根据从主存储器112反馈的忙信号(R/B)的上升沿，在结束了一连串的写入动作的时刻t3后紧挨着的时刻t4，把写入结束标志写入到结束标志表105内。该写入时间T23是100ns左右。由于该标志的写入是对127页的量的所有的物理块都进行了写入，故作为写入结束标志在相当于各个簇的位内建立1。

如上所述，在非易失性存储器上把写入结束标志表105映射为与簇对应的位排列，在一连串的写入动作结束后，把写入结束标志写入到写入结束标志表105内。为此，即便是在数据的写入中发生了电源切断等，通过在电源切断后的初始化时控制部102对写入结束标志表105的内容进行检查，就可以判断是否正常地写入了数据。

其次，对在电源投入时使用写入结束标志确认写入的可靠性的处理进行说明。首先，控制部102对物理区域管理表109进行检索，查找有效的物理块。然后从地址变换表109检索与有效的物理块的地址对应的有效的逻辑块地址。接着，查找与有效的逻辑块对应的写入结束标志表105。这时由于以簇为单位记录下了写入结束标志，故与1个逻辑块对应的写入结束标志具有2个字节的量。于是，从高位的字节(字节0)开始每次各2个字节地按照逻辑块地址0、1、2……的顺序对写入结束标志表105进行检索。然后，在与有效的逻辑块地址对应的写入结束标志表的2个字节的组全都是‘0’的情况下，就判断为存在着该逻辑块因在正在写入数据的时候发生了电源切断而未正确地写入数据的可能性。在该情况下，就把该逻辑块当作无效的逻辑块。即，根据地址变换表108查找对应的物理块地址，使物理区域管理表109的物理块的状态变成为无效状态。

这样一来，即便是把不能向作为写入单位的页内分割写入的非易失性存储器用做主存储器112的情况下，也不会大幅度地削减作为数据的可使用区域，因而可以用简单的电路结构，提供可靠性高的半导体存储装置。

此外，若在像FeRAM这样的以小容量(至少1位～1字节)进行写入时的写入速度快的非易失性存储器内具备写入结束标志表105，则可以缩短写入结束标志的写入时间，可以提高整体的写入速度。

另外，在本实施形态中，记录写入结束标志的第2存储容量单位，虽然如图7所示设为以簇为单位，但是，也可以如图12所示设为以物理块(256kB)为单位。以该单位对写入结束标志进行写入。此外，也可以使第2存储容量单位以扇区为单位或以页为单位，以该单位对写入结束标志进行写入。

此外，在本实施形态中，作为非易失性的主存储器112，虽然使用的是多值NAND闪速存储器，但是，作为主存储器也可以使用2值型的NAND闪速存储器或AGAND型闪速存储器。此外，还可以使用闪速存储器之外的非易失性存储器。此外，主存储器112也可以内置多个非易失性存储器芯片。

在本实施形态中，根据预先存储好的存储容量单位在初始化时或出厂时构成写入结束标志表的存储器映像。也可以取而代之做成为主机传送预定的存储容量单位的值，决定写入结束标志表的结构。

(工业上的可利用性)

本发明的半导体存储装置，特别是在把大容量的非易失性存储器用做主存储器的存储装置中，可以用简单的电路实现高可靠性和高速处理化。为此，在使用半导体存储装置的设备，例如，静止图象记录再生装置、动画记录再生装置或者移动电话等各种设备中，是有用的。

Claims

1、一种半导体存储装置，具备：

具有以由第1存储容量的数据区域和管理区域构成的多个存储容量为单位构成的存储区域的非易失性的主存储器；

存储上述主存储器的地址管理信息的地址管理信息存储部；

存储写入结束标志表的非易失性的控制存储器，上述写入结束标志表由针对上述主存储器对每一个第2存储容量单位设置的、在数据写入结束时建立的写入结束标志构成；

根据来自主机的数据读写指示对于上述主存储器进行数据的读写控制，并且，进行上述地址管理信息存储部和上述控制存储器的更新控制的控制部。

2、根据权利要求1所述的半导体存储装置，

上述第2存储容量单位是簇尺寸，

上述控制存储器对由主机的文件系统所规定的每一个簇尺寸都记录由1位以上的写入结束标志构成的写入结束标志表。

3、根据权利要求1所述的半导体存储装置，

上述第2存储容量单位是扇区尺寸，

上述控制存储器对由主机的文件系统所规定的每一个扇区尺寸都记录由1位以上的写入结束标志构成的写入结束标志表。

4、根据权利要求1所述的半导体存储装置，

上述第2存储容量单位为物理块尺寸，

上述控制存储器对上述主存储器的每N个物理块的容量都记录由1位以上的写入结束标志构成的写入结束标志表，其中N为大于等于1的整数。

5、根据权利要求1所述的半导体存储装置，上述控制存储器的写入速度比上述主存储器快。

6、根据权利要求1所述的半导体存储装置，

在初始化时或出厂时，上述控制部根据预先存储的第2存储容量单位构成写入结束标志表的存储器映像。

7、根据权利要求1所述的半导体存储装置，

在初始化时或出厂时，上述控制部根据从主机传送过来的第2存储容量单位构成写入结束标志表的存储器映像。

8、根据权利要求1所述的半导体存储装置，上述主存储器是多值型NAND闪速存储器。

9、根据权利要求1所述的半导体存储装置，

上述地址管理信息存储部，具有存储上述主存储器的每一个存储容量单位的状态的物理区域管理表以及对由主机的文件系统所规定的地址和上述主存储器的存储容量单位的地址进行变换的地址变换表。

10、根据权利要求1所述的半导体存储装置，上述控制存储器是铁电存储器(FeRAM)。

11、根据权利要求1所述的半导体存储装置，上述控制存储器是磁记录式随机存取存储器(MRAM)。

12、根据权利要求1所述的半导体存储装置，上述控制存储器是双向通用存储器(OUM)。

13、根据权利要求1所述的半导体存储装置，上述控制存储器是电阻RAM(RRAM)。