CN1916960A - 芯片组及绘图信号处理方法 - Google Patents

芯片组及绘图信号处理方法 Download PDF

Info

Publication number
CN1916960A
CN1916960A CNA2006101119969A CN200610111996A CN1916960A CN 1916960 A CN1916960 A CN 1916960A CN A2006101119969 A CNA2006101119969 A CN A2006101119969A CN 200610111996 A CN200610111996 A CN 200610111996A CN 1916960 A CN1916960 A CN 1916960A
Authority
CN
China
Prior art keywords
signal
drawing signal
segment
signal segment
chipset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101119969A
Other languages
English (en)
Other versions
CN100452092C (zh
Inventor
钱戟
冯雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1916960A publication Critical patent/CN1916960A/zh
Application granted granted Critical
Publication of CN100452092C publication Critical patent/CN100452092C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Abstract

本发明提供一种芯片组及绘图信号处理方法，是与一外部绘图引擎电性连接，其中外部绘图引擎是产生一第一绘图信号，并送至芯片组，芯片组包含一内部绘图引擎以及一控制模块。内部绘图引擎用以产生一第二绘图信号，控制模块是接收第一绘图信号及第二绘图信号，其中，控制模块将第一绘图信号分成至少两个第一绘图信号片段，并将第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，控制模块同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。本发明利用控制模块控制绘图信号片段的传送，可达到同时对内部绘图引擎及外部绘图引擎所发出的信号进行处理的功效。

Description

芯片组及绘图信号处理方法
技术领域
本发明是关于一种芯片组及芯片组的控制方法，特别关于一种可同时控制外部绘图引擎及内部绘图引擎的信号传送接收的芯片组及芯片组的控制方法。
背景技术
就早期的计算机而言，芯片组(例如为北桥装置(northbridge，NB))，是为一个用于处理CPU及其他装置(例如：存储器、绘图卡及周边装置)之间的信号的重要元件。由于多媒体科技发达，故绘图存储产品与计算机连动性非常高；但是，并非每部计算机皆需用到独立的绘图卡，故近年来部分计算机则将绘图芯片整合于计算机芯片组中，例如：使计算机中的芯片组具有绘图功能。详言之，芯片组具有高度整合性，可将许多功能整合在一起，故目前于芯片组中，通常具有一内部绘图引擎。但倘若需要较高显示功能或较完整的绘图功能，则需于计算机中另外加装一外部绘图卡。
发明内容
本发明提供一种可同时处理内部绘图引擎及外部绘图引擎所发出的信号的芯片组及其相关的控制方法。
依本发明的一种芯片组是与一外部绘图引擎电性连接，其中外部绘图引擎是产生一第一绘图信号，并送至芯片组，芯片组包含一内部绘图模块以及一控制模块。内部绘图引擎用以产生一第二绘图信号，而控制模块是接收第一绘图信号及第二绘图信号，其中控制模块将第一绘图信号分成至少两个第一绘图信号片段，并将第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，控制模块同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。
依本发明的一种芯片组的控制方法，包含：首先，自一外部绘图引擎接收一第一绘图信号，及自一内部绘图引擎接收一第二绘图信号；接着，将第一绘图信号是分成至少两个第一绘图信号片段，及将一第二绘图信号分成至少两个第二绘图信号片段；最后，当执行第一模式输出程序，同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。
承上所述，依据本发明的一种芯片组及芯片组的控制方法，其中控制模块接收由外部绘图引擎产生的第一绘图信号以及由内部绘图引擎产生的第二绘图信号，利用将第一绘图信号分成至少两个第一绘图信号片段，及将第二绘图信号分成至少两个第二绘图信号片段，再利用控制模块控制同时传送第一绘图信号片段其中之一及第二绘图信号片段其中之一至接脚，当然，本发明亦可以利用控制模块控制单独传送第一绘图信号或部分第一绘图信号片段至接脚；或单独传送第二绘图信号或部分第二绘图信号片段至接脚。与已知技术相较，由于本发明利用控制模块控制绘图信号片段的传送，故可控制第一绘图信号片段的传送比例及第二绘图信号片段的传送比例，以因应传输需要，并达到同时对内部绘图引擎及外部绘图引擎所发出的信号进行处理的功效。
附图说明
图1为显示芯片组的示意图；
图2为显示依本发明实施例的芯片组的示意图；
图3为显示依本发明实施例的芯片组的控制方法的流程图。
具体实施方式
以下将参照相关图式，说明依本发明实施例的芯片组及芯片组的控制方法，其中相同的元件将以相同的参照符号加以说明。
如图1所示，芯片组1包含：一内部绘图引擎11、一多工器13以及一接脚15。此外，芯片组1外部连接一外部绘图引擎2。内部绘图引擎11连接至多工器13，并传送一24位的低电压差动(low-voltage differential signal，LVDS)信号至多工器13。而外部绘图引擎2假设为一快速周边互连装置(peripheral componentinterconnect express，PCIE)的绘图引擎，其可传送一快速周边互连装置(peripheral component interconnect express，PCIE)信号至多工器13，其中可透过16个通道(×16)传送PCIE信号。
然而，如图1所示，多工器13无法同时地处理LVDS信号及PCIE信号。亦即，当多工器13选择处理LVDS信号时，则来自外部绘图引擎2的PCIE信号则需被停住，直到多工器13将LVDS信号处理完，才能进行PCIE信号处理；反之，当多工器13选择处理PCIE信号时，则来自内部绘图引擎11的LVDS信号则需被停住，直到PCIE信号处理结束后，才能进行LVDS信号的处理。因此，内部绘图引擎11与外部绘图引擎2所发出的信号不能同时被处理，如此使得绘图信号处理速度的延迟。
本发明提供一可同时处理外部绘图信号以及内部绘图信号的芯片组与其实施方法。
如图2所示，本发明的芯片组3包含：一内部绘图引擎31，一控制模块33以及一接脚34。此外本发明的芯片组更包含一接收接口32用以与一外部绘图引擎4连接。
在本发明中，假设外部绘图引擎为一快速周边互连装置(peripheral component interconnect express，PCIE)的绘图引擎并发出一第一绘图信号GS1。假设利用16个通道(×16)传送第一绘图信号GS1。
此外本发明的内部绘图引擎31发出一第二绘图信号GS2，假设第二绘图信号GS2为一24位的低电压差动(LVDS)信号。
本发明中，控制模块33与接收接口32连接，而第一绘图信号GS1可透过接收接口32传送至控制模块33。同时内部绘图引擎31亦连接至控制模块33，以使控制模块33接收第二绘图信号GS2。
本发明中，控制模块33可将第一绘图信号GS1分成至少两个第一绘图信号片段。相同的，第二绘图信号GS2也可被分成至少两个第二绘图信号片段。
举例来说，假设第一绘图信号GS1被平均分成两个分别以8通道(×8)传送的第一绘图信号片段GS1a、GS1b；而各第二绘图信号GS2也被平均分成两个分别为12位的第二绘图信号片段GS2a、GS2b。
假设当控制模块33执行一第一模式输出程序时，控制模块33将两个第一绘图信号片段的其中之一(例如GS1a)及两个第二绘图信号片段的其中之一(例如GS2a)传送至接脚34，并经由接脚34同时输出第一绘图信号片段GS1a及第二绘图信号片段GS2a。同理，控制模块33亦可同时传送第一绘图信号片段GS1b及第二绘图信号片段GS2b至接脚34。或者同时传送第一绘图信号片段GS1a及第二绘图信号片段GS2b，或是第一绘图信号片段GS1b及第二绘图信号片段GS2a至接脚34。
当控制模块33执行一第二模式输出程序时，控制模块33单独传送第一绘图信号GS1(包括第一绘图信号片段GS1a、GS1b)至接脚34。或单独传送第二绘图信号GS2(包括第二绘图信号片段GS2a、GS2b)至接脚34。经由接脚34可输出完整的第一绘图信号GS1或完整的第二绘图信号GS2。
如上所述，在本实施例中，当执行第一模式输出程序时，控制模块33同时传送两个第一绘图信号片段其中之一与两个第二绘图信号片段其中之一。其中第一绘图信号片段以及第二绘图信号片段的数据长度分别为第一绘图信号GS1与第二绘图信号GS2的一半。即控制模块33同时传送一个以8通道(×8)传送的第一绘图信号片段及一12位的第二绘图信号片段至接脚34。
除此之外，本发明第二实施例中，绘图信号片段的数据长度比例可不同。举例来说，假设第一绘图信号GS1可拆成一个以4通道(×4)传送的第一绘图信号片段GS1a以及一个以12通道(×12)传送的第一绘图信号片段GS1b。假设第二绘图信号可拆成一个18位的第二绘图信号片段GS2a以及一个6位的第二绘图信号片段GS2b。因此控制模块33可选择同时传送第一绘图信号片段GS1a(第一绘图信号GS1数据长度的四分之一)及18位的第二绘图信号片段GS2a(第二绘图信号GS2数据长度的四分之三)至接脚34。或是传送第一绘图信号片段GS1b(第一绘图信号GS1数据长度的四分之三)及6位的第二绘图信号片段GS2b(第二绘图信号GS2数据长度的四分之一)至接脚34。
如上所述，本发明并不限定传送绘图信号的数据长度的比例，只要符合控制模块33所能传送的最大数据长度即可。
由于芯片组3可利用控制模块33，以控制同时或单独输出的第一绘图信号GS1及第二绘图信号GS2，故可于同时间内，可同时执行外部绘图引擎4的信号及内部绘图引擎31的信号的传输，而达到多工的效果，更可调整第一绘图信号GS1的输出数据长度比例及第二绘图信号GS2的输出数据长度比例，以达到传输上的需要。
另外，图3所示为本发明实施例的芯片组的控制方法包括下列步骤。
首先，自外部绘图引擎4接收一第一绘图信号GS1，以及自内部绘图引擎31接收一第二绘图信号GS2(步骤S01)。
接着，将第一绘图信号拆成至少两个第一绘图信号片段GS1a、GS1b；而第二绘图信号亦拆成至少两个第二绘图信号片段GS2a、GS2b(步骤S02)。
再接着，控制模块33选择执行第一模式输出程序或是执行第二模式输出程序(步骤S03)。
若选择执行第一模式输出程序，则跳至步骤S04。
亦即，控制模块33同时输出第一绘图信号片段其中之一以及第二绘图信号片段其中之一(步骤S04)。
若选择执行第二模式输出程序，则跳至步骤S05。
亦即，控制模块33单独传送完整的第一绘图信号，或部分的第一绘图信号片段；或者或单独传送完整的第二绘图信号，或部分的第二绘图信号片段(步骤S05)。
由于依本发明较佳实施例的芯片组的控制方法可应用于前述的芯片组，而且上述芯片组的控制方法的可能实施方式与功效已于前述实施例的芯片组中讨论过，故于此不再赘述。
综上所述，依据本发明的一种芯片组及芯片组控制方法，其中控制模块接收由外部绘图引擎产生的第一绘图信号以及由内部绘图引擎产生的第二绘图信号，利用将第一绘图信号分成至少两个第一绘图信号片段，及将第二绘图信号分成至少两个第二绘图信号片段，再利用控制模块控制同时传送第一绘图信号片段其中之一及第二绘图信号片段其中之一至接脚。当然，本发明亦可以利用控制模块控制单独传送第一绘图信号或部分第一绘图信号片段至接脚；或单独传送第二绘图信号或部分第二绘图信号片段至接脚。与已知技术相较，由于本发明利用控制模块控制绘图信号片段的传送，故可控制第一绘图信号片段的传送比例及第二绘图信号片段的传送数据长度比例，以因应传输需要，并达到同时对内部绘图引擎及外部绘图引擎所发出的信号进行处理的功效。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
1：芯片组
11：内部绘图引擎
111：低电压差动信号
13：多工器
15：接脚
2：外部绘图引擎
21：快速周边互连装置的信号
3：芯片组
31：内部绘图引擎
32：接收接口
33：控制模块
34：接脚
4：外部绘图引擎
GS1：第一绘图信号
GS1a、GS1b：第一绘图信号片段
GS2：第二绘图信号
GS2a、GS2b：第二绘图信号片段
S01-S05：芯片组的控制方法的步骤

Claims (15)

1.一种芯片组，是与一外部绘图引擎电性连接，其中该外部绘图引擎是产生一第一绘图信号，并送至该芯片组，其特征在于，该芯片组包含：
一内部绘图引擎，用以产生一第二绘图信号；以及
一控制模块，是接收该第一绘图信号及该第二绘图信号；
其中，该控制模块将该第一绘图信号分成至少两个第一绘图信号片段，并将该第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，该控制模块同时输出该第一绘图信号片段其中之一以及该第二绘图信号片段其中之一。
2.根据权利要求1所述的芯片组，其特征在于，当执行一第二模式输出程序，该控制模块单独输出该第一绘图信号、或该第一绘图信号片段其中之一、或该第二绘图信号、或该第二绘图信号片段其中之一。
3.根据权利要求1所述的芯片组，其特征在于，该芯片组更包含一接收接口，该外部绘图引擎经由该接收接口将该第一绘图信号传送至该控制模块。
4.根据权利要求1所述的芯片组，其特征在于，每一个该第一绘图信号片段的数据长度相同或不同，每一个该第二绘图信号片段的数据长度相同或不同。
5.根据权利要求1所述的芯片组，其特征在于，该第一绘图信号是为以16通道传送的一信号，该第二绘图信号为具有24位数据长度的信号。
6.根据权利要求5所述的芯片组，其特征在于，该第一绘图信号片段分别为一以8通道传送的信号，该第二绘图信号片段是分别为一具有12位数据长度的信号。
7.根据权利要求5所述的芯片组，其特征在于，其中一个该第一绘图信号片段为以4通道传送的信号，另一个该第一绘图信号片段为以12通道传送的信号；其中一个该第二绘图信号片段为具有18位数据长度的信号，另一个该第二绘图信号片段为具有6位数据长度的信号。
8.根据权利要求7所述的芯片组，其特征在于，当执行该第一模式输出程序时，该控制模块同时输出以4通道传送的该第一绘图信号片段以及具有18位数据长度的该第二绘图信号片段；或者，该控制模块同时输出以12通道传送的该第一绘图信号片段以及具有6位数据长度的该第二绘图信号片段。
9.一种绘图信号处理方法，其特征在于，该绘图信号处理方法包含：
自一第一绘图引擎接收一第一绘图信号，及自一第二绘图引擎接收一第二绘图信号；
将该第一绘图信号分成至少两个第一绘图信号片段，及将一第二绘图信号分成至少两个第二绘图信号片段；以及
当执行一第一模式输出程序，同时输出该第一绘图信号片段其中之一及该第二绘图信号片段其中之一。
10.根据权利要求9所述的绘图信号处理方法，其特征在于，每一个该第一绘图信号片段的数据长度皆相等或皆不相等，每一个该第二绘图信号片段的数据长度皆相等或皆不相等。
11.根据权利要求9所述的绘图信号处理方法，其特征在于，当执行一第二模式输出程序时，输出该第一绘图信号片段其中之一、或是该第一绘图信号、或是该第二绘图信号片段其中之一、或是该第二绘图信号。
12.根据权利要求9所述的绘图信号处理方法，其特征在于，该第一绘图信号是为以16通道传送的一信号，该第二绘图信号为具有24位数据长度的信号。
13.根据权利要求12所述的绘图信号处理方法，其特征在于，该第一绘图信号片段分别为一以8通道传送的信号；该第二绘图信号片段分别为一具有12位数据长度的信号。
14.根据权利要求12所述的绘图信号处理方法，其特征在于，其中一个该第一绘图信号片段为以4通道传送的信号，另一个该第一绘图信号片段为以12通道传送的信号；其中一个该第二绘图信号片段为具有18位数据长度的信号，另一个该第二绘图信号片段为具有6位数据长度的信号。
15.根据权利要求14所述的绘图信号处理方法，其特征在于，执行该第一模式输出程序时，同时输出以4通道传送的该第一绘图信号片段以及具有18位数据长度的该第二绘图信号片段；或者，同时输出以12通道传送的该第一绘图信号片段以及具有6位数据长度的该第二绘图信号片段。
CNB2006101119969A 2005-11-29 2006-08-30 芯片组及绘图信号处理方法 Active CN100452092C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74027305P 2005-11-29 2005-11-29
US60/740,273 2005-11-29

Publications (2)

Publication Number Publication Date
CN1916960A true CN1916960A (zh) 2007-02-21
CN100452092C CN100452092C (zh) 2009-01-14

Family

ID=37737952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101119969A Active CN100452092C (zh) 2005-11-29 2006-08-30 芯片组及绘图信号处理方法

Country Status (3)

Country Link
US (1) US7948497B2 (zh)
CN (1) CN100452092C (zh)
TW (1) TWI349892B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098253B2 (en) * 2013-01-30 2015-08-04 Dell Products L.P. Information handling system tool-less daughter card retainer and latch

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254610B1 (ko) * 1997-01-06 2000-05-01 구자홍 광디스크의 재생시간 산출장치 및 방법
JPH1139475A (ja) * 1997-07-16 1999-02-12 Nikon Corp 画像処理装置
TW436694B (en) * 1999-08-24 2001-05-28 Via Tech Inc System control chip and computer system having a multiplexed graphic bus architecture
JP2002196732A (ja) * 2000-04-27 2002-07-12 Toshiba Corp 表示装置、画像制御半導体装置、および表示装置の駆動方法
US7116331B1 (en) * 2000-08-23 2006-10-03 Intel Corporation Memory controller hub interface
US6630936B1 (en) * 2000-09-28 2003-10-07 Intel Corporation Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel
US7015921B1 (en) * 2001-12-31 2006-03-21 Apple Computer, Inc. Method and apparatus for memory access
US6822654B1 (en) * 2001-12-31 2004-11-23 Apple Computer, Inc. Memory controller chipset
US7065602B2 (en) * 2003-07-01 2006-06-20 International Business Machines Corporation Circuit and method for pipelined insertion
TWI284275B (en) * 2003-07-25 2007-07-21 Via Tech Inc Graphic display architecture and control chip set therein
US20070291040A1 (en) * 2005-01-25 2007-12-20 Reuven Bakalash Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation
WO2006117683A2 (en) * 2005-01-25 2006-11-09 Lucid Information Technology, Ltd. Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction
US20080094403A1 (en) * 2003-11-19 2008-04-24 Reuven Bakalash Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem
US20080211817A1 (en) * 2003-11-19 2008-09-04 Reuven Bakalash Internet-based application profile database server system for updating graphic application profiles (GAPS) stored within the multi-mode parallel graphics rendering system of client machines running one or more graphic applications
US8085273B2 (en) * 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
US7777748B2 (en) * 2003-11-19 2010-08-17 Lucid Information Technology, Ltd. PC-level computing system with a multi-mode parallel graphics rendering subsystem employing an automatic mode controller, responsive to performance data collected during the run-time of graphics applications
US20050128164A1 (en) * 2003-12-16 2005-06-16 Jet Lan Video driving module for multiple monitors and method for the same
TWI242134B (en) * 2004-02-12 2005-10-21 Via Tech Inc Data extraction method and system
KR100597750B1 (ko) * 2004-10-18 2006-07-07 삼성전자주식회사 컴퓨터 및 컴퓨터에 착탈 가능하게 결합되는 그래픽카드
TWI316664B (en) * 2004-11-03 2009-11-01 Via Tech Inc A chipset supporting two kinds of buses
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
JP5111797B2 (ja) * 2006-06-29 2013-01-09 株式会社東芝 情報処理装置及び情報処理方法

Also Published As

Publication number Publication date
US20070120861A1 (en) 2007-05-31
TW200721037A (en) 2007-06-01
US7948497B2 (en) 2011-05-24
CN100452092C (zh) 2009-01-14
TWI349892B (en) 2011-10-01

Similar Documents

Publication Publication Date Title
CN2547084Y (zh) 具有混合并行/串行总线接口的基站
CN1025267C (zh) 数据流中帧对齐字的检测方法和设备
CN1940647A (zh) 液晶显示器件及其驱动方法
CN1454340A (zh) 基于键盘/视频/鼠标切换系统的网络
US10984730B2 (en) Display driver integrated circuit, display system, and method for driving display driver integrated circuit
CN1423754A (zh) 用于光学互连多个计算单元的总线配置
CN1916960A (zh) 芯片组及绘图信号处理方法
CN1702658A (zh) 基于知识产权的大型集成电路设计系统及设计方法
CN1763706A (zh) 计算机和可拆卸地连接到其上的图形卡
CN1969268A (zh) 用于总线控制器的中断配置
CN1573644A (zh) 半导体集成电路
CN1845061A (zh) 一种多显示卡的显示装置及其方法
CN1185587C (zh) 电子设备和计算机系统
CN2704880Y (zh) 触摸屏分配器
CN100339785C (zh) 多段式超频主机板及其控制方法
CN1801069A (zh) 电容式触控板及其检测方法
CN100351827C (zh) 引脚共用系统
CN1885915A (zh) 数字视频数据发送装置和显示装置
CN1272687C (zh) 控制芯片的脚位配置
CN1896980A (zh) 具有主机对主机传输功能的集线器
CN1246782C (zh) 资料传输电路与方法
CN1929346A (zh) 多信道光耦合器
CN1200330C (zh) 可降低同时切换输出效应的输出电路及其控制方法
CN1517836A (zh) 输入输出装置
CN1604062A (zh) 具有一冗余设计的数据传输单元的数据处理电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant