CN1916849A - 一种多处理器系统的初始化方法和多处理器系统 - Google Patents
一种多处理器系统的初始化方法和多处理器系统 Download PDFInfo
- Publication number
- CN1916849A CN1916849A CN 200610062470 CN200610062470A CN1916849A CN 1916849 A CN1916849 A CN 1916849A CN 200610062470 CN200610062470 CN 200610062470 CN 200610062470 A CN200610062470 A CN 200610062470A CN 1916849 A CN1916849 A CN 1916849A
- Authority
- CN
- China
- Prior art keywords
- veneer
- module
- initialization
- startup
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及数据处理,针对现有多处理器系统只能由硬件安装位置来决定主单板、并且各单板不能并行进行初始化的问题,提供一种多处理器系统的初始化方法,首先,每块单板的单板管理模块根据系统管理模块中存储的启动配置文件确定该单板是主单板还是从单板;随后,由所确定的主单板引导所述多处理器系统完成初始化。本发明还提供了一种多处理器系统。通过可配置的启动配置文件来确定主单板,使主单板的确定不再依赖于单板的安装位置,降低了单板之间以及单板与机框之间的耦合性;通过交互初始化进度,各单板可并行初始化,加快了系统的初始化速度,此外,管理模块还可收集系统和单板上各模块的信息,辅助各单板BIOS程序完成初始化。
Description
技术领域
本发明涉及数据处理技术,更具体地说,涉及一种多处理器系统的初始化方法和应用该方法进行初始化的多处理器系统。
背景技术
高性能多处理器系统主要应用于商业事务处理,以数据库为主要的应用模式,应用范围遍及银行交易管理,电信管理、政府信息管理等领域。
良好的系统编程性、高吞吐量是高性能多处理器系统最为突出的特点。长期以来,传统的高性能多处理器系统生产厂家一直将增加产品的处理器数量、改善编址和访存方法作为生产研发的首要目标。然而,随着近些年来企业信息化需求的不断增长,客户对高性能多处理器系统的要求也逐渐转变,从一味的追求性能向更多的关注多处理器系统的可扩展性、松耦合性及高可用性方向转变。然而在这些方面,由于架构的僵化,传统的高性能多处理器系统已经很难满足用户的需求,即便能够满足,也需要投入昂贵的升级、维护费用。通常,为满足可扩展性的需求,高性能多处理器系统常采用单板组合的体系结构,并且在每块单板上安装多个处理器,这样一来,尽管一块单板的性能较低,但多块单板组合起来却可实现更高的性能。另外,为了实现单板间的松耦合,各块单板具有相同的软硬件结构,即各块单板必须是同构的,任意单板都可以不依赖于其他单板,而单独的组成系统。为了加强多处理器系统的可用性,制造商趋向于在每个多处理器系统单板上加入具有监控功能的单板管理器,它是一个独立于单板的系统,根据具体实现完成各种监控、管理功能。由于高性能多处理器系统体系结构发生了上述的转变,多处理器系统BIOS(Basic InputOutput System,基本输入输出系统),以及以BIOS为核心的多处理器系统初始化方法也发生了很多改变。
图1是现有技术中多处理器系统的结构示意图。如图1所示,图中的系统包含2块物理上完全同构的单板,每块单板都包含4块CPU(Central ProcessingUnit,中央处理器),并且2块单板都有独立的BIOS、BMC(Board ManagementController,单板管理控制器)、内存、南桥和传感器等模块。两块单板之间通过HT(Hyper Transport,超级传输)通道相连。在确定单板间的主从关系时,通常的做法是依照硬件位置来决定主、从单板,例如,在图1的例子中,位于左侧的为主单板,位于右侧的为从单板。因此,尽管所有单板都是同构的,但在装入机框之后就有了主从之分,所以这些单板都不是真正意义上的同构。这一结构导致单板的主从身份依赖于其在机框中的位置,因此它们之间是紧耦合的,无法将同一机框内的单板分离成多个独立的系统。同时,当主单板发生故障时,必须在原主单板的位置上替换安装新的单板,才能使系统恢复运行,恢复过程相当繁琐。此外,在初始化过程中,两块单板无法同时进行单板初始化。
图2是现有技术中多处理器系统的初始化流程图。为便于对并行处理进行描述,在图2中,同一步骤标号所在行中各个模块所对应的操作是同步进行的。如图2所示,在步骤200,单板管理模块如BMC分别为主、从单板上电,并开始监控传感器;在步骤202,主单板BSP(Boot Strap Processor,启动捆绑处理器),即单板上连接南桥的处理器,在内存中运行BIOS程序,初始化主单板BSP的APIC(高级可编程中断控制器)和MTRR(内存类型范围寄存器);在步骤204,主单板BSP初始化系统拓扑、初始化所有HT通道、建立与其他单板所有处理器之间的通信通道;在步骤206,主单板BSP初始化其他单板处理器的APIC、MTRR;在步骤208,主单板BSP初始化主单板北桥、内存;在步骤210,主单板BSP初始化其他单板的北桥、内存;在步骤212,主单板BSP全局编址PCI(Peripheral Component Interconnect,外设部件互连标准)配置空间,全局编址内存、IO(Input Output,输入输出)空间,分配全局APICID;在步骤214,主单板BSP初始化主单板南桥;在步骤216,主单板BSP初始化其他单板的南桥;在步骤218,主单板BSP运行其它POST(Power OnSelf Test,加电自检)代码开始引导操作系统。
从上述过程可以看出,尽管主、从单板均包含BIOS模块,但在初始化阶段却只有主单板的一个BIOS工作,从单板无法自行初始化,所有单板和整个系统都需要由主单板进行初始化,因而整个系统的初始化速度很慢。
从上面的介绍可以看出,在当前的多处理器系统中,虽然各个单板在物理上完全同构,但单板在机框中的安装位置决定了其主、从身份,单板之间以及单板与机框之间是紧耦合的。同时,由于初始化阶段只有主单板的一个BIOS工作,使得主、从单板无法同时进行单板初始化,导致整个系统的初始化速度较慢。
发明内容
本发明要解决的技术问题在于,提供一种多处理器系统的初始化方法和应用该方法进行初始化的多处理器系统,以有效解决只能由硬件安装位置来决定主单板、并且各单板不能并行进行初始化的弊端。
本发明解决其技术问题所采用的技术方案是:一种多处理器系统的初始化方法,包括如下步骤:
A、每块单板的单板管理模块根据系统管理模块中存储的启动配置文件确定该单板是主单板还是从单板;
B、由所确定的主单板引导所述多处理器系统完成初始化。
在所述步骤A之前,所述系统管理模块和所述单板管理模块分别上电并进行初始化。
所述步骤B进一步包括:所述主、从单板的启动捆绑处理器分别执行各自的基本输入输出系统程序进行单板初始化,并且由所述主单板的启动捆绑处理器读取并执行所述系统管理模块中的系统配置文件来进行系统初始化。
所述主、从单板的启动捆绑处理器分别执行各自的基本输入输出系统程序进行单板初始化,并且由所述主单板的启动捆绑处理器读取并执行所述系统管理模块中的系统配置文件来进行系统初始化,进一步包括以下步骤:
C.所述主、从单板的启动捆绑处理器分别运行各自的基本输入输出系统程序初始化所属单板的高级可编程中断控制器、内存类型范围寄存器、北桥和内存,然后由所述从单板向所述主单板发送完成通知;
D.所述主单板的启动捆绑处理器按照通过其单板管理模块从所述系统管理模块读取的所述系统配置文件全局编址输入输出空间,初始化处理器间连接通道、路由以及处理器与南桥的通道,全局编址所有内存,分配高级可编程中断控制器编号,广播处理器通信路由,然后向所述从单板发送完成通知;
E.所述主、从单板的启动捆绑处理器继续运行各自的基本输入输出系统程序初始化所属单板的南桥,然后由所述从单板向所述主单板发送完成通知;
F.所述主单板的启动捆绑处理器完成对所述多处理器系统剩余部分的初始化。
所述系统管理模块和所述单板管理模块分别上电并进行初始化的步骤之后,还包括步骤:分别监视和收集所属单板和所属多处理器系统中每个模块的信息。
所述单板管理模块收集所属单板每个模块的信息的步骤之后,还包括步骤:基本输入输出系统模块通过发送单板配置信息请求向所述单板管理模块请求收集到的信息。
所述启动配置文件包括确定所述主单板的规则,所述规则包括下列规则中任一种或者几种的组合:
a.根据收到的指令确定;
b.根据主单板选择算法确定;
c.由各块单板的单板管理模块协商确定。
一种多处理器系统,包括多个处理器单板和系统管理模块,所述处理器单板包括基本输入输出系统模块、单板管理模块及启动捆绑处理器;
所述单板管理模块读取并执行所述系统管理模块中的启动配置文件来确定所属单板是主单板还是从单板;
所述从单板的启动捆绑处理器执行所属单板的基本输入输出系统程序进行单板初始化;
所述主单板的启动捆绑处理器执行所属单板的基本输入输出系统程序进行单板初始化,以及读取并执行所述系统管理模块中的系统配置文件进行系统初始化。
所述从单板的启动捆绑处理器包括第二初始化模块和第二通知模块;
所述从单板的启动捆绑处理器的第二初始化模块运行所属单板的基本输入输出系统程序初始化所属单板;
所述从单板的启动捆绑处理器的第二通知模块在所述初始化完成后向所述主单板发送完成通知。
所述主单板的启动捆绑处理器包括第一初始化模块和第一通知模块;
所述主单板的启动捆绑处理器的第一初始化模块运行所属单板的基本输入输出系统程序,并根据系统配置文件初始化所述系统;
所述主单板的启动捆绑处理器的第一通知模块在所述初始化完成后向所述从单板发送完成通知。
所述系统管理模块包括第一信息收集模块,用于在初始化过程中监视并收集所述系统中每个模块的信息;
所述单板管理模块包括第二信息收集模块,用于在初始化过程中监视并收集所属单板中每个模块的信息。
所述基本输入输出系统模块包括信息请求模块;
所述信息请求模块通过发送单板配置信息请求向所属单板的第二信息收集模块请求收集到的信息。
所述系统还包括输入端口;
所述输入端口与所述系统管理模块相连,用于接收对所述启动配置文件和所述系统配置文件的配置,发送至所述系统管理模块。
本发明的有益效果是,通过可配置的启动配置文件来确定主单板,可以使主单板的确定不再依赖于单板的安装位置,从而降低单板之间以及单板与机框之间的耦合性;通过交互单板和系统的初始化进度,各单板可并行的进行初始化处理,从而加快系统的初始化速度,此外,管理模块还可收集系统和单板上各模块的信息,辅助各单板BIOS程序完成初始化。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是现有技术中多处理器系统的结构示意图;
图2是现有技术中多处理器系统的初始化流程图;
图3是本发明多处理器系统的逻辑连接图;
图4是添加管理模块的本发明多处理器系统的逻辑连接图;
图5是本发明多处理器系统的单板结构示意图;
图6是本发明多处理器系统的另一单板结构示意图;
图7是本发明多处理器系统的初始化流程图。
具体实施方式
本发明提供的技术方案在现有多处理器系统基础上添加包含启动配置文件的系统管理模块如CMM(Chassis Management Module,机框管理模块),通过每块单板的单板管理模块如BMC执行该启动配置文件来确定该单板是主单板还是从单板,最后由确定的主单板引导系统完成初始化。系统在初始化过程中,主、从单板BSP的初始化模块分别执行所属单板的BIOS代码进行单板初始化,主单板BSP的初始化模块执行系统管理模块中的系统配置文件来完成系统初始化,相互之间通过传递单板初始化进度和系统初始化进度来保证系统在初始化过程中的协调一致。以下将结合附图对本发明的技术方案进行详细的介绍。
图3是本发明多处理器系统的逻辑连接图。如图3所示,本发明提供的多处理器系统包括,若干块处理器单板和若干块IO单板。所有单板都插入背板,在彼此之间可以有多种连接方式,例如HT总线、通过NC(Node Controller,节点控制器)相连或者通过二者的组合方式相连。所有处理器单板在物理上完全同构,并且均包含一个BIOS模块,而且这些BIOS在硬件和软件上都完全相同。
为实现本发明的技术方案,需要在系统中添加一些管理模块,包括系统管理模块如CMM和单板管理模块如BMC,以实现诸如在系统初始化过程中确定主单板、传送单板和系统初始化进度等功能。下面将结合图4对添加管理模块后的本发明多处理器系统进行介绍。
图4是添加管理模块的本发明多处理器系统的逻辑连接图。如图4所示,该系统包含输入端口、若干个系统管理模块如CMM,以及若干块处理器单板。每个CMM包含第一信息收集模块,每块处理器单板上包含一个单板管理模块如BMC,以及CPU、NC、BIOS等模块。在图4所示的系统中,CMM与BMC之间通过IPMI(智能平台管理接口)或者I2C物理通道相连,彼此之间可通过系统管理通道交互信息,例如传送启动配置文件、单板及系统初始化进度信息等,此外,CMM中的第一信息收集模块还可通过系统管理通道从BMC收集各个单板信息。BMC与CPU、NC、BIOS模块之间还具有用于进行信息交互的物理通道,例如JTAG(Joint Test Action Group,联合测试行动小组),LPC(Low Pin Count,少针脚型接口)等。图4中输入端口的作用是接收用户对初始化过程的配置。该输入端口可使用多种协议来传输配置文件,例如SNMP(Simple Network Management Protocol,简单网络管理协议)协议。通过输入接口,用户可以通过Web等方式远程控制多处理器系统的初始化过程。
图5是本发明多处理器系统的单板结构示意图。如图5所示,该处理器单板包括两块CPU、两块内存、一块BMC、BIOS、南桥,以及NC等其他模块。在图5中的两块CPU中,与南桥相连的一块为BSP,该BSP包括初始化模块和通知模块,当该单板为主单板时,初始化模块负责进行该单板和系统的初始化;通知模块用于向从单板发送系统的初始化进度。当该单板为从单板时,初始化模块只负责进行该单板的初始化;通知模块用于向主单板发送该单板的初始化进度。此外,BMC还包括第二信息收集模块,BIOS模块还包括信息请求模块,该处理器单板还通过互连通道与其他处理器单板相连。在图5中,BMC与所有CPU及其他关键模块如NC之间都有物理通道,这样一来,BMC中的第二信息收集模块就可以对单板上的重要模块进行监控,并收集这些模块的信息,如CPU数量,内存的大小等。同时,BMC通过南桥提供的LPC总线与BIOS模块相连,在这种情况下,当BIOS需要了解某个模块的信息时,只需通过其信息请求模块向相应的BMC中的第二信息收集模块发送单板配置信息请求,就可通过LPC的IO端口从第二信息收集模块获取单板上的模块信息,从而使BIOS模块无需自己再收集这些信息,这样便可加快单板的初始化速度。需要注意的是,虽然图5中的系统只包含两个CPU,并且还集成了内存控制器,但本领域的技术人员应当明白,本发明所介绍的处理器单板可包含两个以上的CPU,而且这些CPU可共享内存控制器结构。
图6是本发明多处理器系统的另一单板结构示意图。如图6所示,该处理器单板包括四块CPU、一块内存、BMC、南桥、北桥、BIOS模块,以及NC等其他模块。在图6所示的系统中,所有CPU都是通过北桥连接到南桥的。因此,在结构上所有CPU都处于同等地位,没有明确的BSP。这样一来,就需要从这些CPU中选出一个作为BSP,每块CPU也就都需要包含初始化模块和通知模块。而在图5中的处理器单板中,由于只有一个CPU与南桥相连,因此该CPU即被确定为该单板的BSP,无需另在多个CPU中间选择一个作为BSP。
图7是本发明多处理器系统的初始化流程图。为便于对并行处理进行描述,在图7中,同一步骤标号所在行中各个模块所对应的操作是同步进行的。如图7所示,在步骤700,CMM上电。CMM是一个独立的系统,首先,它需要完成其自身的初始化,然后,CMM通过系统管理通道向所有处理器单板发送BMC上电信号;在步骤702,在收到CMM发来的上电信号后,BMC上电,BMC也是一个独立的系统,在完成自身初始化后,控制所在的处理器单板上电;在步骤704,BMC依照CMM中的启动配置文件来确定主单板。对主单板的确定是本发明技术方案的关键,在这个步骤中,每块单板的BMC依照CMM中的启动配置文件来确定哪个单板是主单板,哪个单板是从单板。启动配置文件可设定不同的规则来确定主单板,例如由管理员通过CMM指定主单板,如管理员指定第一块单板为主单板。启动配置文件还可以规定在BMC之间通过协商确定主单板,例如,BMC之间协商后确定第五块可用的单板为主单板。此外,确定主单板的规则还包括,例如用户通过CMOS(互补金属氧化物半导体)设置、CMM根据主单板选择算法进行确定等。在确定了主单板后,在步骤706,主、从单板的BSP的初始化模块同时运行所属单板的BIOS程序对各自的APIC和MTRR进行初始化;在步骤708,主、从单板BSP的初始化模块继续运行所属单板的BIOS程序初始化所在单板的北桥和内存,并且在北桥和内存初始化完成后,由从单板BSP的通知模块向主单板BMC发送完成通知;在步骤710,在收到完成通知后,主单板BSP的初始化模块从CMM中读取系统配置文件。系统配置文件主要用于对系统进行初始化,该文件包含了系统组成的基本信息,包括系统中的单板数目、CPU数目、CPU间通信路由、系统分区配置等。这些数据可以是系统固有的,也可以是用户提供的。在步骤712,主单板BSP的初始化模块依据系统配置文件全局编址IO空间,初始化CPU间连接通道、路由及CPU与南桥的通道;在步骤714,主单板BSP的初始化模块依据系统配置文件全局编址所有内存,分配APIC ID,广播CPU通信路由,然后由其通知模块向所有从单板BMC发送完成通知;在步骤716,在收到完成通知后,主、从单板BSP的初始化模块同时初始化所属单板的南桥。由于一个系统只能有一个南桥,否则会出现冲突,所以在从单板的南桥完成初始化后,其与所属单板BSP之间的连接将立即断开,至此,从单板BSP在启动阶段不再工作,其连接的BIOS也不再需要被使用;最后,在步骤718,主单板BSP的初始化模块运行所属单板的BIOS程序来初始化系统的剩余部分,然后引导操作系统。
与现有技术相比,上述流程使用启动配置文件来确定主单板的优势在于,主单板的确定过程不再依赖于单板在系统中的安装位置,这样便可大大降低单板之间以及单板与机框之间的耦合性,同时还可将任意多块单板装入机框的任意位置。此外,在现有技术中,如果主单板发生故障,则只能使用新的单板来替换系统中的主单板,需要在硬件上进行很大改动,如果这种情况发生在例如银行系统的核心设备上,短时间的系统服务中断都有可能造成难以估量的损失。然而,如果使用本发明的技术方案,则当主单板发生故障时,只需将系统重新启动,系统就可通过启动配置文件重新确定主单板,完成系统初始化过程,这一过程不仅无需对硬件作出任何改动,而且还能节省大量的时间。
与现有技术相比,本发明的另一个优势在于,在进行单板上各模块初始化时,主、从单板BSP的初始化模块可以同时执行所属单板的BIOS程序进行单板初始化,这样便可大大降低整个系统初始化所需要的时间。各单板同步进行单板初始化是通过在主、从单板之间交互系统初始化进度和单板初始化进度来实现的,例如当主、从单板的内存初始化完成后,从单板的通知模块需要向主单板发送完成通知,通知主单板开始进行系统初始化;当主单板广播CPU通信路由后,其通知模块向从单板发送完成通知,通知其开始初始化南桥等。各单板同步初始化不仅可降低整个系统初始化时间,还可降低主单板的负担。此外,在图7所示的流程中,还有一点需要注意的是,CMM与BMC完成初始化后并非处于闲置状态,它们一直与外界保持联系,根据系统功能的不同以及用户需求对多处理器系统启动过程进行监控,并分别通过第一信息收集模块和第二信息收集模块收集系统和单板中重要模块的信息,比如使用JTAG接口监控CPU寄存器、APIC控制器等,必要时还可以通过BMC的JTAG接口调试CPU或其它与BMC具有JTAG连接通道的模块。
需要注意的是,上述流程只是为了描述本发明的技术方案而选取的一个实例,而本发明所介绍的技术方案也适用于采用其他流程进行初始化的多处理器系统。
本发明的有益效果是,通过可配置的启动配置文件来确定主单板,可以使主单板的确定不再依赖于单板的安装位置,从而降低单板之间以及单板与机框之间的耦合性;通过交互单板和系统的初始化进度,各单板可并行的进行初始化处理,从而加快系统的初始化速度,此外,管理模块还可收集系统和单板上各模块的信息,辅助各单板BIOS程序完成初始化。
Claims (13)
1、一种多处理器系统的初始化方法,其特征在于,包括如下步骤:
A、每块单板的单板管理模块根据系统管理模块中存储的启动配置文件确定该单板是主单板还是从单板;
B、由所确定的主单板引导所述多处理器系统完成初始化。
2、根据权利要求1所述的方法,其特征在于,在所述步骤A之前,所述系统管理模块和所述单板管理模块分别上电并进行初始化。
3、根据权利要求1所述的方法,其特征在于,所述步骤B进一步包括:所述主、从单板的启动捆绑处理器分别执行各自的基本输入输出系统程序进行单板初始化,并且由所述主单板的启动捆绑处理器读取并执行所述系统管理模块中的系统配置文件来进行系统初始化。
4、根据权利要求3所述的方法,其特征在于,所述主、从单板的启动捆绑处理器分别执行各自的基本输入输出系统程序进行单板初始化,并且由所述主单板的启动捆绑处理器读取并执行所述系统管理模块中的系统配置文件来进行系统初始化,进一步包括以下步骤:
C.所述主、从单板的启动捆绑处理器分别运行各自的基本输入输出系统程序初始化所属单板的高级可编程中断控制器、内存类型范围寄存器、北桥和内存,然后由所述从单板向所述主单板发送完成通知;
D.所述主单板的启动捆绑处理器按照通过其单板管理模块从所述系统管理模块读取的所述系统配置文件全局编址输入输出空间,初始化处理器间连接通道、路由以及处理器与南桥的通道,全局编址所有内存,分配高级可编程中断控制器编号,广播处理器通信路由,然后向所述从单板发送完成通知;
E.所述主、从单板的启动捆绑处理器继续运行各自的基本输入输出系统程序初始化所属单板的南桥,然后由所述从单板向所述主单板发送完成通知;
F.所述主单板的启动捆绑处理器完成对所述多处理器系统剩余部分的初始化。
5、根据权利要求2所述的方法,其特征在于,所述系统管理模块和所述单板管理模块分别上电并进行初始化的步骤之后,还包括步骤:分别监视和收集所属单板和所属多处理器系统中每个模块的信息。
6、根据权利要求5所述的方法,其特征在于,所述单板管理模块收集所属单板每个模块的信息的步骤之后,还包括步骤:基本输入输出系统模块通过发送单板配置信息请求向所述单板管理模块请求收集到的信息。
7、根据权利要求1所述的方法,其特征在于,所述启动配置文件包括确定所述主单板的规则,所述规则包括下列规则中任一种或者几种的组合:
a.根据收到的指令确定;
b.根据主单板选择算法确定;
c.由各块单板的单板管理模块协商确定。
8、一种多处理器系统,其特征在于,包括多个处理器单板和系统管理模块,所述处理器单板包括基本输入输出系统模块、单板管理模块及启动捆绑处理器;
所述单板管理模块读取并执行所述系统管理模块中的启动配置文件来确定所属单板是主单板还是从单板;
所述从单板的启动捆绑处理器执行所属单板的基本输入输出系统程序进行单板初始化;
所述主单板的启动捆绑处理器执行所属单板的基本输入输出系统程序进行单板初始化,以及读取并执行所述系统管理模块中的系统配置文件进行系统初始化。
9、根据权利要求8所述的系统,其特征在于,所述从单板的启动捆绑处理器包括第二初始化模块和第二通知模块;
所述从单板的启动捆绑处理器的第二初始化模块运行所属单板的基本输入输出系统程序初始化所属单板;
所述从单板的启动捆绑处理器的第二通知模块在所述初始化完成后向所述主单板发送完成通知。
10、根据权利要求8所述的系统,其特征在于,所述主单板的启动捆绑处理器包括第一初始化模块和第一通知模块;
所述主单板的启动捆绑处理器的第一初始化模块运行所属单板的基本输入输出系统程序,并根据系统配置文件初始化所述系统;
所述主单板的启动捆绑处理器的第一通知模块在所述初始化完成后向所述从单板发送完成通知。
11、根据权利要求8所述的系统,其特征在于,所述系统管理模块包括第一信息收集模块,用于在初始化过程中监视并收集所述系统中每个模块的信息;
所述单板管理模块包括第二信息收集模块,用于在初始化过程中监视并收集所属单板中每个模块的信息。
12、根据权利要求11所述的方法,其特征在于,所述基本输入输出系统模块包括信息请求模块;
所述信息请求模块通过发送单板配置信息请求向所属单板的第二信息收集模块请求收集到的信息。
13、根据权利要求8所述的系统,其特征在于,所述系统还包括输入端口;
所述输入端口与所述系统管理模块相连,用于接收对所述启动配置文件和所述系统配置文件的配置,发送至所述系统管理模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610062470 CN1916849A (zh) | 2006-09-04 | 2006-09-04 | 一种多处理器系统的初始化方法和多处理器系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610062470 CN1916849A (zh) | 2006-09-04 | 2006-09-04 | 一种多处理器系统的初始化方法和多处理器系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1916849A true CN1916849A (zh) | 2007-02-21 |
Family
ID=37737852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610062470 Pending CN1916849A (zh) | 2006-09-04 | 2006-09-04 | 一种多处理器系统的初始化方法和多处理器系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1916849A (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101179442B (zh) * | 2007-12-14 | 2010-06-16 | 中兴通讯股份有限公司 | 一种使用新类型线卡的方法及系统 |
CN101609406B (zh) * | 2009-07-17 | 2012-07-04 | 浪潮电子信息产业股份有限公司 | 一种多bios映像并行初始化的方法 |
WO2012106954A1 (zh) * | 2011-08-31 | 2012-08-16 | 华为技术有限公司 | 多处理器的基本输入输出系统存储器刷写方法、及装置 |
CN102725749A (zh) * | 2011-08-22 | 2012-10-10 | 华为技术有限公司 | 枚举输入输出设备的方法和设备 |
CN103077102A (zh) * | 2011-10-25 | 2013-05-01 | 鸿富锦精密工业(深圳)有限公司 | 计算机开机侦测系统 |
CN101876911B (zh) * | 2009-11-04 | 2013-05-15 | 杭州海康威视数字技术股份有限公司 | 基于PCI/PCIe总线多CPU系统启动方法及模块 |
CN103246634A (zh) * | 2013-04-26 | 2013-08-14 | 华为技术有限公司 | 一种对多处理器系统进行工作模式配置的方法和装置 |
CN103902500A (zh) * | 2014-03-21 | 2014-07-02 | 浪潮电子信息产业股份有限公司 | 一种非cache一致性协议加解锁报文处理方法 |
CN104199699A (zh) * | 2014-08-29 | 2014-12-10 | 北京经纬恒润科技有限公司 | 程序加载方法、芯片启动方法、装置及主控设备 |
CN105763488A (zh) * | 2014-12-17 | 2016-07-13 | 中兴通讯股份有限公司 | 数据中心汇聚核心交换机及其背板 |
CN109254783A (zh) * | 2018-09-18 | 2019-01-22 | 郑州云海信息技术有限公司 | 一种服务器系统安装方法、装置、设备及可读存储介质 |
CN110187891A (zh) * | 2019-03-18 | 2019-08-30 | 杭州电子科技大学 | 一种用于多核可编程控制器的程序开发方法及系统 |
CN115291957A (zh) * | 2022-10-08 | 2022-11-04 | 北京大禹智芯科技有限公司 | 多处理器主板的初始化方法和装置 |
-
2006
- 2006-09-04 CN CN 200610062470 patent/CN1916849A/zh active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101179442B (zh) * | 2007-12-14 | 2010-06-16 | 中兴通讯股份有限公司 | 一种使用新类型线卡的方法及系统 |
CN101609406B (zh) * | 2009-07-17 | 2012-07-04 | 浪潮电子信息产业股份有限公司 | 一种多bios映像并行初始化的方法 |
CN101876911B (zh) * | 2009-11-04 | 2013-05-15 | 杭州海康威视数字技术股份有限公司 | 基于PCI/PCIe总线多CPU系统启动方法及模块 |
CN102725749A (zh) * | 2011-08-22 | 2012-10-10 | 华为技术有限公司 | 枚举输入输出设备的方法和设备 |
CN102725749B (zh) * | 2011-08-22 | 2013-11-06 | 华为技术有限公司 | 枚举输入输出设备的方法和设备 |
US9280493B2 (en) | 2011-08-22 | 2016-03-08 | Huawei Technologies Co., Ltd. | Method and device for enumerating input/output devices |
CN102725731A (zh) * | 2011-08-31 | 2012-10-10 | 华为技术有限公司 | 多处理器的基本输入输出系统存储器刷写方法、及装置 |
WO2012106954A1 (zh) * | 2011-08-31 | 2012-08-16 | 华为技术有限公司 | 多处理器的基本输入输出系统存储器刷写方法、及装置 |
CN102725731B (zh) * | 2011-08-31 | 2014-12-03 | 华为技术有限公司 | 多处理器的基本输入输出系统存储器刷写方法、及装置 |
CN103077102A (zh) * | 2011-10-25 | 2013-05-01 | 鸿富锦精密工业(深圳)有限公司 | 计算机开机侦测系统 |
US9424220B2 (en) | 2013-04-26 | 2016-08-23 | Huawei Technologies Co., Ltd. | Method and apparatus for setting working mode of multi-processor system |
CN103246634A (zh) * | 2013-04-26 | 2013-08-14 | 华为技术有限公司 | 一种对多处理器系统进行工作模式配置的方法和装置 |
WO2014173088A1 (zh) * | 2013-04-26 | 2014-10-30 | 华为技术有限公司 | 一种对多处理器系统进行工作模式配置的方法和装置 |
CN103246634B (zh) * | 2013-04-26 | 2017-02-08 | 华为技术有限公司 | 一种对多处理器系统进行工作模式配置的方法和装置 |
CN103902500B (zh) * | 2014-03-21 | 2018-05-08 | 浪潮电子信息产业股份有限公司 | 一种非cache一致性协议加解锁报文处理方法 |
CN103902500A (zh) * | 2014-03-21 | 2014-07-02 | 浪潮电子信息产业股份有限公司 | 一种非cache一致性协议加解锁报文处理方法 |
CN104199699A (zh) * | 2014-08-29 | 2014-12-10 | 北京经纬恒润科技有限公司 | 程序加载方法、芯片启动方法、装置及主控设备 |
CN104199699B (zh) * | 2014-08-29 | 2017-06-16 | 北京经纬恒润科技有限公司 | 程序加载方法、芯片启动方法、装置及主控设备 |
CN105763488A (zh) * | 2014-12-17 | 2016-07-13 | 中兴通讯股份有限公司 | 数据中心汇聚核心交换机及其背板 |
CN105763488B (zh) * | 2014-12-17 | 2020-08-25 | 南京中兴软件有限责任公司 | 数据中心汇聚核心交换机及其背板 |
CN109254783A (zh) * | 2018-09-18 | 2019-01-22 | 郑州云海信息技术有限公司 | 一种服务器系统安装方法、装置、设备及可读存储介质 |
CN110187891A (zh) * | 2019-03-18 | 2019-08-30 | 杭州电子科技大学 | 一种用于多核可编程控制器的程序开发方法及系统 |
CN110187891B (zh) * | 2019-03-18 | 2023-03-03 | 杭州电子科技大学 | 一种用于多核可编程控制器的程序开发方法及系统 |
CN115291957A (zh) * | 2022-10-08 | 2022-11-04 | 北京大禹智芯科技有限公司 | 多处理器主板的初始化方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1916849A (zh) | 一种多处理器系统的初始化方法和多处理器系统 | |
CN105279133B (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
US8856374B2 (en) | Methods and systems for reconfiguration and repartitioning of a parallel distributed stream process | |
EP2257880B1 (en) | System and method for transforming pcie sr-iov functions to appear as legacy functions | |
CN103078747B (zh) | PCIe交换机及其工作方法 | |
US7620841B2 (en) | Re-utilizing partially failed resources as network resources | |
CN101609406B (zh) | 一种多bios映像并行初始化的方法 | |
CN104714846A (zh) | 资源处理方法、操作系统及设备 | |
CN104683860A (zh) | 一种音视频多路并发解码加速卡及其解码加速方法 | |
CN1753376A (zh) | 双主控网络设备及其主备切换方法 | |
CN102271145A (zh) | 一种虚拟计算机集群及其实施方法 | |
CN105183698A (zh) | 一种基于多核dsp的控制处理系统和方法 | |
JP2004062535A (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
CN1808406A (zh) | 监控控制器和PCI Express设备间信道数量的方法和装置 | |
WO2022037265A1 (zh) | 边缘计算中心一体化服务器 | |
US7797475B2 (en) | Flexibly configurable multi central processing unit (CPU) supported hypertransport switching | |
CN111901164A (zh) | Ocp nic网卡的适配控制方法、装置、设备及系统 | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
CN104866460A (zh) | 一种基于SoC的容错自适应可重构系统与方法 | |
KR20090084888A (ko) | 대용량 병렬 컴퓨터 시스템의 연산 노드의 패스트 백업 | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
CN100447714C (zh) | 多任务式计算机周边装置联机切换接口 | |
CN113392052B (zh) | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 | |
CN216352292U (zh) | 服务器主板及服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |