CN1908578A - 光条图像特征高精度快速提取装置及方法 - Google Patents

Abstract

本发明涉及一种光条图像特征高精度快速提取装置及方法，该装置包括：光条图像卷积单元、特征提取单元和光条中心亚像素点提取单元，所述的光条图像卷积单元连接特征提取单元，所述的特征提取单元连接光条中心亚像素点提取单元，光条图像卷积单元用于对输入的图像数据进行一维方向的0阶、1阶和2阶高斯微分卷积，特征提取单元根据光条图像卷积单元输出的高斯微分卷积结果计算Hessian矩阵的特征值，光条中心亚像素点提取单元根据光条图像卷积单元输出的高斯微分卷积结果和特征提取单元输出的特征值来提取光条中心的亚像素像点坐标。本发明的优点是实现光条中心提取的实时化和硬件化，不但可实现大规模的高斯卷积，而且减小了逻辑资源的使用。

Description

光条图像特征高精度快速提取装置及方法

技术领域

本发明属于机器视觉检测技术，特别是涉及一种光条图像特征高精度快速提取装置及方法。

背景技术

光条中心是光条图像的特征，它是视觉检测和模式识别中的特征信息，被广泛地应用于激光视觉测量中结构光条、光电检测中干涉条纹和指纹识别中指纹条纹的高精度提取中。目前对光条中心的提取方法主要有：1.阈值法，该方法的优点是软件实现简单，但精度不高；2.通过在光条截面上进行高斯或抛物线拟合，再求其极值点可得到光条中心的亚像素位置，该方法只适合于图像中法线方向变化不大的直线光条，通用性差，而且不适合发挥硬件算法并行流水结构的优势，不适于硬件化；3.基于方向模板的结构光条中心检测方法，该方法使用多个方向模板来检测法线方向变化较大的光条中心的位置，其优点是抗噪声能力强，具有一定的断线修补能力，但提取精度不高。德国的Steger提出的基于Hessian矩阵的光条中心提取方法，其检测精度可达到亚像素级，且具有较好的鲁棒性和较强的通用性，并且其算法本身有很强的并行性，但是该方法主要是在计算机上由软件实现的，在实时性要求较高的视觉动态测量的在线实时处理中，由于Steger方法中需要进行大量的模板卷积运算，软件实现按时钟节拍顺序执行指令的方式无法满足系统的速度要求。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种光条图像特征高精度快速提取装置及方法，其能够实现实时的大模板高斯卷积，并且减小逻辑资源的使用，具有较高精度和较强通用性的优点。

本发明的光条图像特征高精度快速提取装置包括：光条图像卷积单元、特征提取单元和光条中心亚像素点提取单元，所述的光条图像卷积单元连接特征提取单元，所述的特征提取单元连接光条中心亚像素点提取单元，光条图像卷积单元用于对输入的图像数据进行一维方向的0阶、1阶和2阶高斯微分卷积，特征提取单元根据光条图像卷积单元输出的高斯微分卷积结果计算Hessian矩阵的特征值，光条中心亚像素点提取单元根据光条图像卷积单元输出的高斯微分卷积结果和特征提取单元输出的特征值来提取光条中心的亚像素像点坐标。

所述的光条图像卷积单元的输入端包括图像传感器、地址发生器和行缓存器组，其中，行缓存器组由n-1个行缓存器BUF1～BUF_n-1并行连接构成，其中，n取大于等于3小于等于37的奇数，所述的地址发生器的地址输出端通过地址总线与图像传感器的地址输入端连接，该地址发生器的地址输出端通过地址总线与行缓存器组中的n-1个行缓存器的地址输入端分别进行连接，图像传感器的数据输出端通过数据总线分别与行缓存器组中的n-1个行缓存器的数据输入端分别进行连接。

在光条图像卷积单元内，所述的行缓存器组的输出端分别连接有列向数据合并电路A和列向数据合并电路B。

在光条图像卷积单元内，所述的列向数据合并电路A的输出端并行连接有列卷积电路A₁和列卷积电路A₂，所述的列卷积电路A₁再连接有串行移位寄存器组A₁，所述的列卷积电路A₂再连接有串行移位寄存器组A₂，所述的列向数据合并电路B连接有列卷积电路B，该列卷积电路B再连接有串行移位寄存器组B。

在光条图像卷积单元内，所述的串行移位寄存器A₁的输出端并行连接有行向数据合并电路B₁和行向数据合并电路A₂，所述的行向数据合并电路B₁再连接有行卷积电路B₁，所述的行向数据合并电路A₂再连接有行卷积电路A₂，所述的串行移位寄存器B的输出端并行连接有行向数据合并电路A₁和行向数据合并电路B₂，所述的行向数据合并电路A₁再连接有行卷积电路A₁，所述的行向数据合并电路B₂再连接有行卷积电路B₂，所述的串行移位寄存器A₂的输出端连接有行向数据合并电路A₃，行向数据合并电路A₃再连接有行卷积电路A₃。

所述的光条图像卷积单元还包括一维卷积系数寄存器组，其两个输出端分别连接到列卷积电路和行卷积电路，其分别对：列卷积电路A₁进行0阶卷积系数设置，列卷积电路B进行1阶卷积系数设置，列卷积电路A₂进行2阶卷积系数设置，行卷积电路B₁进行1阶卷积系数设置，行卷积电路A₁进行0阶卷积系数设置，行卷积电路A₂进行2阶卷积系数设置，行卷积电路A₃进行0阶卷积系数设置，行卷积电路B₂进行1阶卷积系数设置。

所述的特征提取单元的输入端包括加法器RAD₁、减法器RAS₁和乘法器RPE₂，所述的加法器RAD₁的两个输入端用于输入卷积结果r_xx和r_yy，这两个输入端同时连接至减法器RAS₁的两个输入端，减法器RAS₁的输出端连接至乘法器RPE₁，所述的乘法器RPE₂也具有两个输入端，其用于输入卷积结果r_xy和r_xy，该乘法器的输出端连接至二次左移位寄存器D₁，D₁的输出端和乘法器RPE₁的输出端同时连接到加法器RAD₂的两个输入端，加法器RAD₂的输出端连接到开方运算器ROT的输入端，所述的开方运算器ROT的输出端和加法器RAD₁的输出端再同时连接至减法器RAS₂的两个输入端，该减法器RAS₂的输出端再连接至一次右移位寄存器D₂，该一次右移位寄存器D₂的输出端用于输出特征值。

所述的光条中心亚像素点提取单元的输入端包括乘法器RPE₃、乘法器RPE₄和减法器RAS₃，所述的乘法器RPE₃具有两个输入端，其用于输入卷积结果r_xy和r_x，所述的减法器RAS₃也具有两个输入端，其用于输入卷积结果r_xx和特征值λ，减法器RAS₃的输出端连接至乘法器RPE₅的一个输入端，乘法器RPE₅的另一输入端用于输入卷积结果r_y，乘法器RPE₅的输出端和乘法器RPE₃的输出端同时连接至加法器RAD₃的两个输入端，乘法器RPE₄的一个输入端与减法器RAS₃的一个输入端连接，都用于输入特征值λ，该乘法器RPE₄的另一个输入端用于输入特征提取单元中的乘法器RPE₂的输出结果，该输出结果还输入至加法器RAD₄，另外，该单元还包括乘法器RPE₆，其具有两个输入端，其中一个输入端用于输入卷积结果r_yy，另一个输入端连接至乘法器RPE₉的一个输入端，乘法器RPE₆的输出端连接至加法器RAD₄，加法器RAD₄的输出端连接到乘法器RPE₇的一个输入端，乘法器RPE₇的另一个输入端与乘法器RPE₉的一个输入端连接，乘法器RPE₇的输出端和乘法器RPE₄的输出端同时连接到加法器RAD₅的两个输入端，加法器RAD₅的输出端和加法器RAD₃的输出端再同时连接到除法器RDE的两个输入端，除法器RDE的输出端连接到乘法器RPE₈的一个输入端，乘法器RPE₈的另一个输入端用于输入卷积结果r_xy，该乘法器RPE₈的输出端用于输出光条特征图像的x方向坐标，所述除法器RDE的输出端还连接到乘法器RPE₉，乘法器RPE₉的输出端用于输出光条特征图像的y方向坐标。

本发明的光条图像特征高精度快速提取方法包括以下步骤：

第一步：输入图像数据，光条图像卷积单元对输入的图像数据进行高斯微分卷积，以得到一维方向的0阶、1阶和2阶高斯微分卷积结果r_x、r_y、r_xx、r_yy和r_xy；

第二步：光条图像卷积单元的高斯微分卷积结果r_xx和r_yy同时输入到特征提取单元的加法器RAD₁的两个输入端，高斯微分卷积结果r_xy输入到特征提取单元的乘法器RPE₂的两个输入端，以得到特征值λ；

第三步：光条图像卷积单元的高斯微分卷积结果r_xy和r_x同时输入到光条中心亚像素点提取单元的乘法器RPE₃的两个输入端，高斯微分卷积结果r_xx和特征值λ输入到光条中心亚像素点提取单元的减法器RAS₃的两个输入端，高斯微分卷积结果r_y输入到乘法器RPE₅的一个输入端，高斯微分卷积结果r_yy输入到乘法器RPE₆的一个输入端，乘法器RPE₄的两个输入端分别输入特征值λ和乘法器RPE₂的输出，以提取光条图像特征的亚像素坐标p_x和p_y。

本发明具有以下优点：1.实现光条中心提取的实时化、硬件化；2.通过对高斯模板的分解，减少了模板的存储容量，减少了乘法器的使用，减小了逻辑资源的使用；3.通过并行和流水方法的结合实现了实时的大模板高斯卷积；4.通过硬件化过程中公共因子的处理，减小了逻辑资源的使用。

附图说明

下面参照附图和具体实施方式对本发明进一步详细地说明。

图1是本发明的总体结构功能示意图；

图2是本发明的光条图像卷积单元的结构示意图；

图3是本发明的特征提取单元的结构示意图；

图4是本发明的光条中心亚像素点提取单元的结构示意图；

图5是本发明的光条图像特征高精度快速提取方法流程图。

具体实施方式

如图1所示，本发明的光条图像特征高精度快速提取装置包括：光条图像卷积单元、特征提取单元和光条中心亚像素点提取单元，所述的光条图像卷积单元连接特征提取单元，所述的特征提取单元连接光条中心亚像素点提取单元，光条图像卷积单元用于对输入的图像数据进行一维方向的0阶、1阶和2阶高斯微分卷积，特征提取单元根据光条图像卷积单元输出的高斯微分卷积结果计算Hessian矩阵的特征值，光条中心亚像素点提取单元根据光条图像卷积单元输出的高斯微分卷积结果和特征提取单元输出的特征值来提取光条中心的亚像素像点坐标。

如图2所示，本发明的光条图像卷积单元的输入端包括图像传感器、地址发生器和行缓存器组，其中，行缓存器组由n-1个行缓存器BUF1～BUF_n-1并行连接构成，所述的地址发生器的地址输出端通过地址总线与图像传感器的地址输入端连接，该地址发生器的地址输出端通过地址总线与行缓存器组中的n-1个行缓存器的地址输入端分别进行连接，图像传感器的数据输出端通过数据总线分别与行缓存器组中的n-1个行缓存器的数据输入端分别进行连接。

在光条图像卷积单元内，所述的行缓存器组的输出端分别连接有列向数据合并电路A和列向数据合并电路B。

在光条图像卷积单元内，所述的列向数据合并电路A的输出端并行连接有列卷积电路A₁和列卷积电路A₂，所述的列卷积电路A₁再连接有串行移位寄存器组A₁，所述的列卷积电路A₂再连接有串行移位寄存器组A₂，所述的列向数据合并电路B连接有列卷积电路B，该列卷积电路B再连接有串行移位寄存器组B。

在光条图像卷积单元内，所述的串行移位寄存器A₁的输出端并行连接有行向数据合并电路B₁和行向数据合并电路A₂，所述的行向数据合并电路B₁再连接有行卷积电路B₁，所述的行向数据合并电路A₂再连接有行卷积电路A₂，所述的串行移位寄存器B的输出端并行连接有行向数据合并电路A₁和行向数据合并电路B₂，所述的行向数据合并电路A₁再连接有行卷积电路A₁，所述的行向数据合并电路B₂再连接有行卷积电路B₂，所述的串行移位寄存器A₂的输出端连接有行向数据合并电路A₃，行向数据合并电路A₃再连接有行卷积电路A₃。

所述的光条图像卷积单元还包括一维卷积系数寄存器组，其两个输出端分别连接到列卷积电路和行卷积电路，其分别对：列卷积电路A₁进行0阶卷积系数设置，列卷积电路B进行1阶卷积系数设置，列卷积电路A₂进行2阶卷积系数设置，行卷积电路B₁进行1阶卷积系数设置，行卷积电路A₁进行0阶卷积系数设置，行卷积电路A₂进行2阶卷积系数设置，行卷积电路A₃进行0阶卷积系数设置，行卷积电路B₂进行1阶卷积系数设置。

所述的列向数据合并电路A由加法器构成，其个数为(n-1)/2，其中，第(n-1)/2个加法器的一个输入端与第(n-1)/2个行缓存器BUF_(n-1)/2的数据输出端连接，第(n-1)/2个加法器的另一个输入端与第(n+3)/2个行缓存器BUF_(n+3)/2的数据输出端连接。

所述的列向数据合并电路B由减法器构成，其个数为(n-1)/2，其中，第(n-1)/2个减法器的一个输入端与第(n-1)/2个行缓存器BUF_(n-1)/2的数据输出端连接，第(n-1)/2个减法器的另一个输入端与第(n+3)/2个行缓存器BUF_(n+3)/2的数据输出端连接。

所述的列卷积电路A1由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2个乘法器的一个输入端与列向数据合并电路A的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行0阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和，当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和。

所述的列卷积电路A2由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2乘法器的一个输入端与列向数据合并电路A的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行2阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和，当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和。

所述的列卷积电路B由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2乘法器的一个输入端与列向数据合并电路B的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行1阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和，依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和。

所述的串行移位寄存器组A1由n个移位寄存器组成，列卷积电路A1的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器的输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接。

所述的串行移位寄存器组A2由n个移位寄存器组成，列卷积电路A2的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接。

所述的串行移位寄存器组B由n个移位寄存器组成，列卷积电路B的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接。

所述的行向数据合并电路A1由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器B的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器B的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器B的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第(n+3)/2个移位寄存器的数据输出端连接。

所述的行向数据合并电路B2由一组减法器组成，减法器的个数为(n-1)/2，每一个减法器有两个输入端，第一减法器的一个输入端与串行移位寄存器B的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n个移位寄存器的数据输出端连接，第二减法器的一个输入端与串行移位寄存器B的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个减法器的一个输入端与串行移位寄存器B的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第(n+3)/2个移位寄存器的数据输出端连接。

所述的行向数据合并电路B1由一组减法器组成，减法器的个数为(n-1)/2，每一个减法器有两个输入端，第一减法器的一个输入端与串行移位寄存器A1的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n个移位寄存器的数据输出端连接，第二减法器的一个输入端与串行移位寄存器A1的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个减法器的一个输入端串行移位寄存器A1的与第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第(n+3)/2个移位寄存器的数据输出端连接。

所述的行向数据合并电路A2由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器A1的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器A1的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器A1的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第(n+3)/2个移位寄存器的数据输出端连接。

所述的行向数据合并电路A3由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器A2的第一个移位寄存器D₁的数据输出端连接，其另一个输入端与串行移位寄存器A2的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器A2的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A2的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器A2的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A2的第(n+3)/2个移位寄存器的数据输出端连接。

所述的行卷积电路B1由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A1的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_x。

行卷积电路B2由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A2的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_xy。

行卷积电路A1由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组B的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_y。

行卷积电路A2由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A1的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_xx。

行卷积电路A3由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A2的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_yy。

如图3所示，所述的特征提取单元的输入端包括加法器RAD₁、减法器RAS₁和乘法器RPE₂，所述的加法器RAD₁的两个输入端用于输入卷积结果r_xx和r_yy，这两个输入端同时连接至减法器RAS₁的两个输入端，减法器RAS₁的输出端连接至乘法器RPE₁，所述的乘法器RPE₂也具有两个输入端，其用于输入卷积结果r_xy和r_xy，该乘法器的输出端连接至二次左移位寄存器D₁，D₁的输出端和乘法器RPE₁的输出端同时连接到加法器RAD₂的两个输入端，加法器RAD₂的输出端连接到开方运算器ROT的输入端，所述的开方运算器ROT的输出端和加法器RAD₁的输出端再同时连接至减法器RAS₂的两个输入端，该减法器RAS₂的输出端再连接至一次右移位寄存器D₂，该一次右移位寄存器D₂的输出端用于输出特征值。

如图4所示，所述的光条中心亚像素点提取单元的输入端包括乘法器RPE₃、乘法器RPE₄和减法器RAS₃，所述的乘法器RPE₃具有两个输入端，其用于输入卷积结果r_xy和r_x，所述的减法器RAS₃也具有两个输入端，其用于输入卷积结果r_xx和特征值λ，减法器RAS₃的输出端连接至乘法器RPE₅的一个输入端，乘法器RPE₅的另一输入端用于输入卷积结果r_y，乘法器RPE₅的输出端和乘法器RPE₃的输出端同时连接至加法器RAD₃的两个输入端，乘法器RPE₄的一个输入端与减法器RAS₃的一个输入端连接，都用于输入特征值λ，该乘法器RPE₄的另一个输入端用于输入特征提取单元中的乘法器RPE₂的输出结果，该输出结果还输入至加法器RAD₄，另外，该单元还包括乘法器RPE₆，其具有两个输入端，其中一个输入端用于输入卷积结果r_yy，另一个输入端连接至乘法器RPE₉的一个输入端，乘法器RPE₆的输出端连接至加法器RAD₄，加法器RAD₄的输出端连接到乘法器RPE₇的一个输入端，乘法器RPE₇的另一个输入端与乘法器RPE₉的一个输入端连接，乘法器RPE₇的输出端和乘法器RPE₄的输出端同时连接到加法器RAD₅的两个输入端，加法器RAD₅的输出端和加法器RAD₃的输出端再同时连接到除法器RDE的两个输入端，除法器RDE的输出端连接到乘法器RPE₈的一个输入端，乘法器RPE₈的另一个输入端用于输入卷积结果r_xy，该乘法器RPE₈的输出端用于输出光条特征图像的x方向坐标，所述除法器RDE的输出端还连接到乘法器RPE₉，乘法器RPE₉的输出端用于输出光条特征图像的y方向坐标。

如图5所示，本发明的光条图像特征高精度快速提取方法包括以下步骤：

第一步：输入图像数据，光条图像卷积单元对输入的图像数据进行高斯微分卷积，该步骤具体包括以下五个方面，所述的x方向为行向，y方向为列向：

1.对输入图像数据进行x方向1阶、y方向0阶的一维高斯微分卷积，得到卷积结果r_x；

2.对输入图像数据进行x方向0阶、y方向1阶的一维高斯微分卷积，得到卷积结果r_y；

3.对输入图像数据进行x方向2阶、y方向0阶的一维高斯微分卷积，得到卷积结果r_xx；

4.对输入图像数据进行x方向0阶、y方向2阶的一维高斯微分卷积，得到卷积结果r_yy；

5.对输入图像数据进行x方向1阶、y方向1阶的一维高斯微分卷积，得到卷积结果r_xy。

第二步：光条图像卷积单元的高斯微分卷积结果r_xx和r_yy同时输入到特征提取单元的加法器RAD₁的两个输入端，高斯微分卷积结果r_xy输入到特征提取单元的乘法器RPE₂的两个输入端，以得到特征值λ：

$\mathrm{\λ}=\frac{r_{\mathrm{xx}}+r_{\mathrm{yy}}}{2}-\frac{\sqrt{{(r_{\mathrm{xx}}-r_{\mathrm{yy}})}^2+{4r}_{\mathrm{xy}}^2}}{2}$

第三步：光条图像卷积单元的高斯微分卷积结果r_xy和r_x同时输入到光条中心亚像素点提取单元的乘法器RPE₃的两个输入端，高斯微分卷积结果r_xx和特征值λ输入到光条中心亚像素点提取单元的减法器RAS₃的两个输入端，高斯微分卷积结果r_y输入到乘法器RPE₅的一个输入端，高斯微分卷积结果r_yy输入到乘法器RPE₆的一个输入端，乘法器RPE₄的两个输入端分别输入特征值λ和乘法器RPE₂的输出，以提取光条图像特征的亚像素坐标p_x和p_y：

$(p_x,p_y)=\left(\begin{array}{c}\frac{r_{\mathrm{xy}}[r_{\mathrm{xy}}{r}_x+(\mathrm{\λ}-r_{\mathrm{xx}})r_y]}{(\mathrm{\λ}-r_{\mathrm{xx}})[r_{\mathrm{xy}}^2+(\mathrm{\λ}-r_{\mathrm{xx}})r_{\mathrm{yy}}]+r_{\mathrm{xy}}^2\mathrm{\λ}},\\ \frac{(\mathrm{\λ}-r_{\mathrm{xx}})[r_{\mathrm{xy}}{r}_x+(\mathrm{\λ}-r_{\mathrm{xx}})r_y]}{(\mathrm{\λ}-r_{\mathrm{xx}})[r_{\mathrm{xy}}^2+(\mathrm{\λ}-r_{\mathrm{xx}})r_{\mathrm{yy}}]+r_{\mathrm{xy}}^2\mathrm{\λ}}\end{array}\right)$

以上所述的仅是本发明的优选实施方式。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干变型和改进，这些变化也应视为属于本发明的保护范围。

Claims (10)

1.一种光条图像特征高精度快速提取装置，其特征在于包括：光条图像卷积单元、特征提取单元和光条中心亚像素点提取单元，所述的光条图像卷积单元连接特征提取单元，所述的特征提取单元连接光条中心亚像素点提取单元，光条图像卷积单元用于对输入的图像数据进行一维方向的0阶、1阶和2阶高斯微分卷积，特征提取单元根据光条图像卷积单元输出的高斯微分卷积结果计算Hessian矩阵的特征值，光条中心亚像素点提取单元根据光条图像卷积单元输出的高斯微分卷积结果和特征提取单元输出的特征值来提取光条中心的亚像素像点坐标。

2.一种如权利要求1所述的光条图像特征高精度快速提取装置，其特征在于所述的光条图像卷积单元的输入端包括图像传感器、地址发生器和行缓存器组，其中，行缓存器组由n-1个行缓存器BUF1～BUF_n-1并行连接构成，所述的n取大于等于3小于等于37的奇数，所述的地址发生器的地址输出端通过地址总线与图像传感器的地址输入端连接，该地址发生器的地址输出端通过地址总线与行缓存器组中的n-1个行缓存器的地址输入端分别进行连接，图像传感器的数据输出端通过数据总线分别与行缓存器组中的n-1个行缓存器的数据输入端分别进行连接；

在光条图像卷积单元内，所述的行缓存器组的输出端分别连接有列向数据合并电路A和列向数据合并电路B；

在光条图像卷积单元内，所述的列向数据合并电路A的输出端并行连接有列卷积电路A₁和列卷积电路A₂，所述的列卷积电路A₁再连接有串行移位寄存器组A₁，所述的列卷积电路A₂再连接有串行移位寄存器组A₂，所述的列向数据合并电路B连接有列卷积电路B，该列卷积电路B再连接有串行移位寄存器组B；

在光条图像卷积单元内，所述的串行移位寄存器A₁的输出端并行连接有行向数据合并电路B₁和行向数据合并电路A₂，所述的行向数据合并电路B₁再连接有行卷积电路B₁，所述的行向数据合并电路A₂再连接有行卷积电路A₂，所述的串行移位寄存器B的输出端并行连接有行向数据合并电路A₁和行向数据合并电路B₂，所述的行向数据合并电路A₁再连接有行卷积电路A₁，所述的行向数据合并电路B₂再连接有行卷积电路B₂，所述的串行移位寄存器A₂的输出端连接有行向数据合并电路A₃，行向数据合并电路A₃再连接有行卷积电路A₃；

所述的光条图像卷积单元还包括一维卷积系数寄存器组，其两个输出端分别连接到列卷积电路和行卷积电路，其分别对：列卷积电路A₁进行0阶卷积系数设置，列卷积电路B进行1阶卷积系数设置，列卷积电路A₂进行2阶卷积系数设置，行卷积电路B₁进行1阶卷积系数设置，行卷积电路A₁进行0阶卷积系数设置，行卷积电路A₂进行2阶卷积系数设置，行卷积电路A₃进行0阶卷积系数设置，行卷积电路B₂进行1阶卷积系数设置。

3.一种如权利要求2所述的光条图像特征高精度快速提取装置，其特征在于所述的列向数据合并电路A由加法器构成，其个数为(n-1)/2，其中，第(n-1)/2个加法器的一个输入端与第(n-1)/2个行缓存器BUF_(n-1)/2的数据输出端连接，第(n-1)/2个加法器的另一个输入端与第(n+3)/2个行缓存器BUF_(n+3)/2的数据输出端连接；

所述的列向数据合并电路B由减法器构成，其个数为(n-1)/2，其中，第(n-1)/2个减法器的一个输入端与第(n-1)/2个行缓存器BUF_(n-1)/2的数据输出端连接，第(n-1)/2个减法器的另一个输入端与第(n+3)/2个行缓存器BUF_(n+3)/2的数据输出端连接。

4.一种如权利要求3所述的光条图像特征高精度快速提取装置，其特征在于所述的列卷积电路A1由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2个乘法器的一个输入端与列向数据合并电路A的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行0阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和，当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；

所述的列卷积电路A2由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2乘法器的一个输入端与列向数据合并电路A的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行2阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和，当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；

所述的列卷积电路B由(n+1)/2个乘法器和一个加法器树组成，第(n-1)/2乘法器的一个输入端与列向数据合并电路B的第(n-1)/2个加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接，以进行1阶卷积系数设置，该列卷积电路的加法器树由若干列加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对该列卷积电路的第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对该列卷积电路的第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对该列卷积电路的第(n-1)/2乘法器和第(n+1)/2乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和，依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和。

5.一种如权利要求4所述的光条图像特征高精度快速提取装置，其特征在于所述的串行移位寄存器组A1由n个移位寄存器组成，列卷积电路A1的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器的输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接；

所述的串行移位寄存器组A2由n个移位寄存器组成，列卷积电路A2的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接；

所述的串行移位寄存器组B由n个移位寄存器组成，列卷积电路B的加法器树的输出端与该串行移位寄存器组的第一个移位寄存器的输入端连接，第一个移位寄存器输出端与第二个移位寄存器的输入端连接，依次类推，第n-1个移位寄存器的输入端与第n-2个移位寄存器的输出端连接，其输出端与第n个移位寄存器的输入端连接。

6.一种如权利要求5所述的光条图像特征高精度快速提取装置，其特征在于所述的行向数据合并电路A1由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器B的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器B的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器B的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第(n+3)/2个移位寄存器的数据输出端连接；

所述的行向数据合并电路B2由一组减法器组成，减法器的个数为(n-1)/2，每一个减法器有两个输入端，第一减法器的一个输入端与串行移位寄存器B的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n个移位寄存器的数据输出端连接，第二减法器的一个输入端与串行移位寄存器B的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个减法器的一个输入端与串行移位寄存器B的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器B的第(n+3)/2个移位寄存器的数据输出端连接；

所述的行向数据合并电路B1由一组减法器组成，减法器的个数为(n-1)/2，每一个减法器有两个输入端，第一减法器的一个输入端与串行移位寄存器A1的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n个移位寄存器的数据输出端连接，第二减法器的一个输入端与串行移位寄存器A1的第二二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个减法器的一个输入端串行移位寄存器A1的与第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第(n+3)/2个移位寄存器的数据输出端连接；

所述的行向数据合并电路A2由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器A1的第一个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器A1的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器A1的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A1的第(n+3)/2个移位寄存器的数据输出端连接；

所述的行向数据合并电路A3由一组加法器组成，加法器的个数为(n-1)/2，每一个加法器有两个输入端，第一加法器的一个输入端与串行移位寄存器A2的第一个移位寄存器D₁的数据输出端连接，其另一个输入端与串行移位寄存器A2的第n个移位寄存器的数据输出端连接，第二加法器的一个输入端与串行移位寄存器A2的第二个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A2的第n-1个移位寄存器的数据输出端连接；依次类推，第(n-1)/2个加法器的一个输入端与串行移位寄存器A2的第(n-1)/2个移位寄存器的数据输出端连接，其另一个输入端与串行移位寄存器A2的第(n+3)/2个移位寄存器的数据输出端连接。

7.一种如权利要求6所述的光条图像特征高精度快速提取装置，其特征在于所述的行卷积电路B1由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A1的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_x；

行卷积电路B2由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A2的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行1阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_xy；

行卷积电路A1由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组B的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_y；

行卷积电路A2由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A1的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行2阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_xx；

行卷积电路A3由(n+1)/2个乘法器和一个加法器树组成，第一乘法器的一个输入端与第一加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第二乘法器的一个输入端与第二加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，依次类推，第(n-1)/2个乘法器的一个输入端与第(n-1)/2加法器的输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，第(n+1)/2个乘法器的一个输入端与串行移位寄存器组A2的第(n+1)/2个移位寄存器的数据输出端连接，其另一个输入端与一维卷积系数寄存器组的输出端连接一进行0阶卷积系数设置，该行卷积电路的加法器树由若干行加法器组成，第一列加法器的个数为(n+1)/4取整数，第一列加法器的第一个加法器对第一乘法器和第二乘法器的输出求和，第一列加法器的第二个加法器对第三乘法器和第四乘法器的输出求和，依次类推，第一列加法器的最后一个加法器对第(n-1)/2个乘法器和第(n+1)/2个乘法器的输出求和；第二列加法器中的加法器分别对第一列加法器的输出进行两两求和；依次类推，直至完成全部乘法器输出的求和；当被求和的乘法器或者加法器输出的个数为奇数时，剩余的一个乘法器或者加法器的输出并入下一列加法器求和；最后一列加法器的输出为r_yy。

8.一种如权利要求7所述的光条图像特征高精度快速提取装置，其特征在于所述的特征提取单元的输入端包括加法器RAD₁、减法器RAS₁和乘法器RPE₂，所述的加法器RAD₁的两个输入端用于输入卷积结果r_xx和r_yy，这两个输入端同时连接至减法器RAS₁的两个输入端，减法器RAS₁的输出端连接至乘法器RPE₁，所述的乘法器RPE₂也具有两个输入端，其用于输入卷积结果r_xy和r_xy，该乘法器的输出端连接至二次左移位寄存器D₁，D₁的输出端和乘法器RPE₁的输出端同时连接到加法器RAD₂的两个输入端，加法器RAD₂的输出端连接到开方运算器ROT的输入端，所述的开方运算器ROT的输出端和加法器RAD₁的输出端再同时连接至减法器RAS₂的两个输入端，该减法器RAS₂的输出端再连接至一次右移位寄存器D₂，该一次右移位寄存器D₂的输出端用于输出特征值。

9.一种如权利要求8所述的光条图像特征高精度快速提取装置，其特征在于所述的光条中心亚像素点提取单元的输入端包括乘法器RPE₃、乘法器RPE₄和减法器RAS₃，所述的乘法器RPE₃具有两个输入端，其用于输入卷积结果r_xy和r_x，所述的减法器RAS₃也具有两个输入端，其用于输入卷积结果r_xx和特征值λ，减法器RAS₃的输出端连接至乘法器RPE₅的一个输入端，乘法器RPE₅的另一输入端用于输入卷积结果r_y，乘法器RPE₅的输出端和乘法器RPE₃的输出端同时连接至加法器RAD₃的两个输入端，乘法器RPE₄的一个输入端与减法器RAS₃的一个输入端连接，都用于输入特征值λ，该乘法器RPE₄的另一个输入端用于输入特征提取单元中的乘法器RPE₂的输出结果，该输出结果还输入至加法器RAD₄，另外，该单元还包括乘法器RPE₆，其具有两个输入端，其中一个输入端用于输入卷积结果r_yy，另一个输入端连接至乘法器RPE₉的一个输入端，乘法器RPE₆的输出端连接至加法器RAD₄，加法器RAD₄的输出端连接到乘法器RPE₇的一个输入端，乘法器RPE₇的另一个输入端与乘法器RPE₉的一个输入端连接，乘法器RPE₇的输出端和乘法器RPE₄的输出端同时连接到加法器RAD₅的两个输入端，加法器RAD₅的输出端和加法器RAD₃的输出端再同时连接到除法器RDE的两个输入端，除法器RDE的输出端连接到乘法器RPE⁸的一个输入端，乘法器RPE₈的另一个输入端用于输入卷积结果r_xy，该乘法器RPE⁸的输出端用于输出光条特征图像的x方向坐标，所述除法器RDE的输出端还连接到乘法器RPE₉，乘法器RPE₉的输出端用于输出光条特征图像的y方向坐标。

10.一种光条图像特征高精度快速提取方法，其特征在于包括以下步骤：

第一步：输入图像数据，光条图像卷积单元对输入的图像数据进行高斯微分卷积，以得到一维方向的0阶、1阶和2阶高斯微分卷积结果r_x、r_y、r_xx、r_yy和r_xy；

第二步：光条图像卷积单元的高斯微分卷积结果r_xx和r_yy同时输入到特征提取单元的加法器RAD₁的两个输入端，高斯微分卷积结果r_xy输入到特征提取单元的乘法器RPE₂的两个输入端，以得到特征值λ；

第三步：光条图像卷积单元的高斯微分卷积结果r_xy和r_x同时输入到光条中心亚像素点提取单元的乘法器RPE₃的两个输入端，高斯微分卷积结果r_xx和特征值λ输入到光条中心亚像素点提取单元的减法器RAS₃的两个输入端，高斯微分卷积结果r_y输入到乘法器RPE₅的一个输入端，高斯微分卷积结果r_yy输入到乘法器RPE⁶的一个输入端，乘法器RPE₄的两个输入端分别输入特征值λ和乘法器RPE₂的输出，以提取光条图像特征的亚像素坐标p_x和p_y。

Images