CN1893137B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1893137B
CN1893137B CN2006100941354A CN200610094135A CN1893137B CN 1893137 B CN1893137 B CN 1893137B CN 2006100941354 A CN2006100941354 A CN 2006100941354A CN 200610094135 A CN200610094135 A CN 200610094135A CN 1893137 B CN1893137 B CN 1893137B
Authority
CN
China
Prior art keywords
insulating barrier
layer
actuator
electrode layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100941354A
Other languages
English (en)
Other versions
CN1893137A (zh
Inventor
大黑达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1893137A publication Critical patent/CN1893137A/zh
Application granted granted Critical
Publication of CN1893137B publication Critical patent/CN1893137B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041—Beam type
    • H10N30/2042—Cantilevers, i.e. having one fixed end
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一种半导体器件，包括：半导体衬底；提供在半导体衬底上方以便向上地移动的致动器；由致动器移动的第一电极层；和提供在第一电极层上方并包括第二电极层的盖部分。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请是以2005年6月27日提交的日本专利申请No.2005-186854为基础并要求其优先权，该申请的全部内容以引用方式并入本文。
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种包括MEMS(微机电系统)器件的半导体器件及其制造方法。
背景技术
近来，微机械工艺已经取得了很大发展。MEMS技术是已知的微机械工艺的一种技术。MEMS技术是一种通过半导体加工工艺来精细地生产可移动的三维结构的技术。
作为通过MEMS技术形成的器件(称作MEMS器件)，主要研究和开发了可变电容器、开关、加速传感器、压力传感器、RF(射频)滤波器、陀螺仪、镜面器件等。
下面将说明使用致动器的可变电容器。致动器是一种能够将各种能量(例如电能、化学能等)转换成动态动能来做机械功的装置。
当形成可变电容器时，可变电容器包含的上电极和下电极需要分开几微米。因此，需要在一部分的可变电容器形成区域中形成具有几微米深度的空腔，并且需要在空腔下形成下电极。
空腔的形成例如需要以下的步骤：淀积具有几微米厚度的绝缘层，蚀刻以便在绝缘层中形成具有几微米深度的凹槽，在凹槽中淀积牺牲层。基于此原因，在制造过程中花费了较长的时间，因此降低了产量。而且，由于凹槽不用于形成CMOS(互补金属氧化物半导体)的过程，因此很难混合安装CMOS。
作为这种相关的技术，已经公开一种用作可变电容器的压电MEMS元件(见美国专利No.6,359,374和美国专利No.6,377,438)。
发明内容
按照本发明的第一方面，提供一种半导体器件，包括：半导体衬底；提供在半导体衬底上方以便向上地移动的致动器；通过致动器移动的第一电极层；和提供在第一电极层上方并包括第二电极层的盖部分。
按照本发明的第二方面，提供一种制造半导体器件的方法，包括：在半导体衬底中形成第一绝缘层；在半导体衬底和第一绝缘层上形成第二绝缘层；在第二绝缘层上形成向上移动的致动器和通过致动器移动的第一电极层；蚀刻第二绝缘层下面的半导体衬底，由此在第二绝缘层下的半导体衬底中形成空腔；以及在第一电极层上方形成包括第二电极层的盖部分。
按照本发明的第三方面，提供一种制造半导体器件的方法，包括：在半导体衬底中形成第一绝缘层；在半导体衬底中形成牺牲层；在第一绝缘层和牺牲层上形成第二绝缘层；在第二绝缘层上形成向上移动的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在第二绝缘层下的半导体衬底中形成空腔；以及在第一电极层上方形成包括第二电极层的盖部分。
按照本发明的第四方面，提供一种制造半导体器件的方法，包括：在半导体衬底上形成牺牲层；在牺牲层和半导体衬底上形成第一绝缘层；在第一绝缘层上形成向上移动的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在半导体衬底与第一绝缘层之间形成空腔；以及在第一电极层上方形成包括第二电极层的盖部分。
按照本发明的第五方面，提供一种制造半导体器件的方法，包括：在半导体衬底上形成层间绝缘层；在层间绝缘层中形成牺牲层；在层间绝缘层和牺牲层上形成第一绝缘层；在第一绝缘层上形成向上移动的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在第一绝缘层下的层间绝缘层中形成空腔；以及在第一电极层上方形成包括第二电极层的盖部分。
按照本发明的第六方面，提供一种制造半导体器件的方法，包括：在半导体衬底上形成层间绝缘层；在层间绝缘层上形成牺牲层；在层间绝缘层和牺牲层上形成第一绝缘层；在第一绝缘层上形成向上移动的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在层间绝缘层与第一绝缘层之间形成空腔；以及在第一电极层上方形成包括第二电极层的盖部分。
附图说明
图1是按照本发明第一实施例的MEMS器件的平面图；
图2是沿图1中线II-II看去的MEMS器件的剖视图；
图3是按照本发明第二实施例的MEMS器件的平面图；
图4是沿图3中线IV-IV看去的MEMS器件的剖视图；
图5是按照本发明第三实施例的MEMS器件的平面图；
图6是沿图5中线VI-VI看去的MEMS器件的剖视图；
图7是图5和图6中所示的MEMS器件的电路图；
图8是应用了本发明的VCO电路的电路图；
图9是按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图10是接着图9步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图11是接着图10步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图12是接着图11步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图13是接着图12步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图14是接着图13步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图15是接着图14步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图16是接着图15步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图17是接着图16步骤的按照本发明第四实施例的半导体器件的制造步骤的剖视图；
图18是沿着图17的XVIII-XVIII线看去的剖视图；
图19是按照本发明第五实施例的半导体器件的制造步骤的剖视图；
图20是接着图19步骤的按照本发明第五实施例的半导体器件的制造步骤的剖视图；
图21是接着图20步骤的按照本发明第五实施例的半导体器件的制造步骤的剖视图；
图22是接着图21步骤的按照本发明第五实施例的半导体器件的制造步骤的剖视图；
图23是按照本发明第六实施例的半导体器件的制造步骤的剖视图；
图24是接着图23步骤的按照本发明第六实施例的半导体器件的制造步骤的剖视图；
图25是接着图24步骤的按照本发明第六实施例的半导体器件的制造步骤的剖视图；
图26是接着图25步骤的按照本发明第六实施例的半导体器件的制造步骤的剖视图；
图27是按照本发明第七实施例的半导体器件的制造步骤的剖视图； 
图28是接着图27步骤的按照本发明第七实施例的半导体器件的制造步骤的剖视图；
图29是接着图28步骤的按照本发明第七实施例的半导体器件的制造步骤的剖视图；
图30是接着图29步骤的按照本发明第七实施例的半导体器件的制造步骤的剖视图；
图31是按照本发明第八实施例的半导体器件的制造步骤的剖视图；
图32是接着图31步骤的按照本发明第八实施例的半导体器件的制造步骤的剖视图；
图33是接着图32步骤的按照本发明第八实施例的半导体器件的制造步骤的剖视图。
具体实施方式
下面将参照附图说明本发明的实施例。由类似的参考标记表示具有相同或类似功能和结构的元件。如果必要则对其重复说明。
首先说明MEMS器件的结构的实施例。
(第一实施例)
图1是按照本发明第一实施例的MEMS器件的平面图。图2是沿图1中线II-II看去的MEMS器件的剖视图。在平面图中，为了容易理解本发明，由实线绘制稍后将说明的盖部分27的内部结构。
在半导体衬底11上提供绝缘层12。作为半导体衬底11，例如可以使用Si、Ge等的本征半导体，GaAs、ZnSe等的化合物半导体，或通过给这些半导体掺杂杂质而获得的高导电的半导体。半导体衬底11可以是SOI(绝缘体上硅)衬底。
例如由SiO2形成绝缘层12。在半导体衬底11上部分地提供绝缘层12。在绝缘层12中提供凹槽21。凹槽21成为稍后将说明的致动器25能够在其中移动的空腔21。空腔21的深度没有特别的限制。例如，空腔21可以是浅的。具体地，致动器25向上移动。如果致动器25能够自由地移动，则空腔21的深度不是很重要。例如，能够按照绝缘层12的厚度来调整空腔21的深度。
在绝缘层12和空腔21上提供绝缘层13。具体地，绝缘层13的一个端部分提供在绝缘层12上。绝缘层13从绝缘层12突出到空腔21的上部。绝缘层13的另一个端部分(远端)提供在空腔21上方并未被固定。因此，绝缘层13能够按照致动器25的移动简单地移动。作为绝缘层13，可以使用单层的SiN、单层的SiO2、单层的Al2O3、叠层的SiN/SiO2、叠层的SiN/Al2O3等。
在绝缘层13上提供致动器25。致动器25由例如压电元件构成。致动器25包括下电极层14、上电极层16和夹在下电极层14与上电极层16之间的压电层15。在下电极层14、上电极层16和压电层15中，至少压电层15基本上是平坦的。理想的是这三层都应是平坦的。
下电极层14的面积可以基本上等于上电极层16的面积，或者可以大于或小于上电极层16的面积。当如图所示下电极层14的面积大于上电极层16的面积时，优点是连接到下电极层14的接触插块19a能够容易地向上延伸。
压电层15的面积可以基本上等于下电极层14的面积，或者可以大于或小于下电极层14的面积。而且，压电层15的面积可以基本上等于上电极层16的面积，或者可以大于或小于上电极层16的面积。换句话说，压电层15、下电极层14和上电极层16可以具有相等的平面形状，或者它们中的至少一个可以具有不同的平面形状。
可以变化地设置压电层15、下电极层14和上电极层16的平面形状。例如，平面形状可以是多边形(正方形、长方形、四边形、六边形等)或者圆形。上电极层16的平面形状可以是具有钝角的五边形或更多边形。在此情况下，具有能够防止上电极层16变形或从压电层15上剥落的优点。
可变电容器26的第一电极层17形成在致动器25的至少一端。理想的是，绝缘层12应当在与第一电极层17相对的致动器25另一端之下。换句话说，理想的是，致动器25应当部分地位于绝缘层12上方，而不是整体地位于空腔12上方。其原因是如果在致动器25运动时绝缘层12用作支点，则可增强对运动的控制。
作为致动器25的下电极层14和上电极层16的材料，例如能够使用(a)选自于由Pt、Sr、Ru、Cr、Mo、W、Ti、Ta、Al、Cu和Ni组成的材料组中的任何一种材料，(b)含有选自于该材料组的至少一种材料的氮化物，(c)含有选自于该材料组的至少一种材料的导电的氧化物(例如，SrRuO)，(d)选自于该材料组的材料的化合物，(e)选自于(a)至(d)中的材料的叠层等。
作为致动器25的压电层15的材料，例如，可以使用诸如PZT(Pb(Zr、Ti)O3)、AlN、ZnO、PbTiO、BTO(BaTiO3)等的陶瓷压电材料，诸如PVDF(聚偏二氟乙烯)的聚合物压电材料等。
在绝缘层13和绝缘层12上提供绝缘层18以覆盖致动器25。可以使用由SiO2等形成的单层作为绝缘层18。
顺便提及，将提供在致动器25上的绝缘层18a的厚度设置为小于绝缘层13的厚度。例如，将绝缘层18a的厚度设置为基本上等于绝缘层13的一半。但是，绝缘层18a的厚度不限于此，甚至可以稍小于绝缘层13的厚度。因此，能够改变从上侧施加到致动器25的压电层15的应力的幅度以及从下侧施加到其上的应力的幅度。换句话说，从上侧施加的应力变得小于从下侧施加的应力。
如果在压电层15的两端施加偏置电压，则压电层15扭曲(更具体地，压电层15在横向上收缩)。此时，由于从上侧施加到压电层15的应力与从下侧施加其上的应力之间的差，所以致动器25能够向上移动。
此外，绝缘层18a和绝缘层13的厚度可以相等，致动器的下电极层14和上电极层16的厚度可以不同。换句话说，将上电极层16的厚度设为小于下电极层14的厚度。例如，上电极层16的厚度是50nm，下电极层14的厚度是200nm。如果在压电层15的两端施加偏置电压，则压电层15在横向上收缩。此时，如果上电极层16的厚度小于下电极层14的厚度，则致动器25能够向上移动。
而且，绝缘层13和下电极层14的总厚度可以不同于绝缘层18a和上电极层16的总厚度。换句话说，将绝缘层18a和上电极层16的总厚度设为小于绝缘层13和下电极层14的总厚度。在此情况下，致动器25也能够向上移动。
在绝缘层18中，在绝缘层13的远端上提供接触插块17a。在绝缘层13的远端上方的绝缘层18上提供第一电极层17，使其连接到接触插块17a。作为第一电极层17和接触插块17a的材料，可以使用Al、Cu、W等。布线层17b连接到第一电极层17。例如，经过布线层17b将高频信号提供给第一电极层17。
在绝缘层18上提供布线层19和布线层20。布线层19经过接触插块19a电连接到下电极层14。布线层20经过接触插块20a电连接到上电极层16。
在致动器25和第一电极层17上方提供用作可变电容器26的第二电极层的盖部分27。盖部分27包括导电层24、绝缘层23和支撑层22。盖部分27例如通过绝缘粘合剂粘结到衬底。
在致动器25和第一电极层17上提供导电层24。更具体地，导电层24与第一电极层17间隔预定的距离，同时覆盖致动器25和第一电极层17。在导电层24下提供绝缘层23，以防止第一电极层17与导电层24之间的电接触。
而且，为了使第一电极层17与导电层24(第二电极层)彼此隔开预定的距离，提供支撑导电层24和绝缘层23的支撑层22。更具体地，在绝缘层12、布线层19和20以及绝缘层18上提供支撑层22，使其包围致动器25和第一电极层17。结果，盖部分27密封含有致动器25、第一电极层17等的芯片。
例如，将导电层24的平面形状设为正方形，只要导电层24能够覆盖致动器25和第一电极层17，则导电层24的平面形状可以是任何形状。换句话说，导电层24可以形成为多边形或圆形。例如，绝缘层23的平面形状基本上与导电层24的平面形状相同。例如，支撑层22的外围基本上与导电层24的外围相同。
例如，盖部分27的内部是抽真空的。盖部分27的内部压力和供应到其内的气体没有限制。例如，内部压力可以等于大气压。气体可以主要含有氮气或可以等于大气的气体。在使用氮气的情况下，能够防止盖部分27内的元件的腐蚀。
作为导电层24，可以使用掺有高浓度杂质的Si、Al、Cu等。作为绝缘层23，可以使用诸如玻璃、SiO2、SiN、AlN、氧化铪、Al2O3等绝缘体。作为支撑层22，可以使用诸如SiO2、SiN等绝缘体。
例如，盖部分27用作物理和化学地保护内部元件的封装。下面是形成盖部分27的一种方法。在晶片上形成多个MEMS器件。通过在晶片状态下实施封装的晶片级封装来形成封装(盖部分27)。之后，晶片经过切割，由此形成多个芯片。通过使用晶片级封装能够制造大量的芯片。
形成盖部分27的方法不限于晶片级封装。在切割晶片之后，可以对多个芯片中的每个形成盖部分27。
在一个芯片中，可以单独形成MEMS器件作为分离的产品，或者可以与例如CMOS器件一起形成MEMS器件。
例如，在导电层24上提供键合线28，以便将地电位提供给导电层24。提供给导电层24的电位不限于地电位，也可以是其它的固定电位(例如，电源电位)。
在布线层19上提供键合线29，以便将电压V1提供给布线层19。在布线层20上提供键合线29，以便将电压V2提供给布线层20。
将说明具有上述结构的MEMS器件的操作。首先，将说明致动器25不在移动状态情况下的操作。当致动器25的下电极层14和上电极层16的电压V1和电压V2例如是地电位(0V)时，致动器25不移动并保持在图2所示的状态。当致动器25处于图2所示的状态时，可变电容器26的电容值Cv变得最小。
接下来，说明致动器25在移动状态情况下的操作。如果将致动器25的下电极层14的电压V1设为例如地电位(0V)，上电极层16的电压V2从0V上升到例如3V，则致动器25的压电层15在横向上收缩。如上所述，绝缘层18a的厚度变得小于绝缘层13的厚度。因此，由于来自绝缘层18a的应力很小，所以致动器25向上移动。
结果，可变电容器26的第一电极层17与第二电极层(导电层24)之间的距离变小。如果致动器25移动并且第一电极层17与绝缘层23接触，则可变电容器26的电容值Cv变成最大。
因此，通过调整分别施加给致动器25的下电极层14和上电极层16的电压V1和V2，能够移动致动器25，从而，能够通过改变可变电容器26的两个电极层之间的距离来改变可变电容器26的电容值Cv。
在本实施例中，如上详细所述，当形成可变电容器26时，不需要在空腔21下形成可变电容器26的下电极。如果构成可变电容器的电极层形成在致动器25下，则需要多个制造步骤。但是如上所述，由于不需要在空腔21下形成下电极，所以能够减少制造成本。而且，也能够降低寄生电容。
盖部分27用作可变电容器26的第二电极层和封装。因此，能够减少部件的数量并降低制造成本。
致动器25被配置成向上移动。因此，在绝缘层13下的空腔21的深度可以非常小。换句话说，空腔21的深度没有限制。由于空腔21不需要形成为具有高精度，因此能够降低制造成本。
形成绝缘层13以及比绝缘层13更薄的绝缘层18a的制造步骤比形成绝缘层13以及比绝缘层13更厚的绝缘层18a的制造步骤要简单。而且，在层叠了下电极层14、压电层15和上电极层16之后，能够按照绝缘层18a的厚度来调整致动器25的移动范围。换句话说，能够容易地控制致动器25的移动。
将地电位提供给盖部分27的导电层24。因此，能够限制来自盖外部的噪声的影响。提供给盖部分27的导电层24的电位不限于地电位，可以是其它的固定电位(例如，电源电位)。在此情况下，也能够限制噪声的影响。
通过使用盖部分27来密封致动器25。因此，由于能够保护致动器25不受外部环境影响，所以能够防止致动器25劣化。
在本实施例中，采用封装(即，盖部分)作为可变电容器26的第二电极层，但是不限于此。盖部分27可以不密封致动器25或第一电极层17。换句话说，例如在第一电极层17上方提供与第一电极层17基本具有相同平面形状的导电层24(第二电极层)，并在导电层24下提供绝缘层23。然后，在衬底上提供支撑导电层24和绝缘层23的支撑层22。例如，形成支撑层使其部分地支撑导电层24和绝缘层23。在此结构中，也能够形成可变电容器26。
(第二实施例)
在第二实施例中，开关形成有致动器25。图3是按照本发明第二实施例的MEMS器件的平面图。图4是沿图3中线IV-IV看去的MEMS器件的剖视图。
开关中包含的致动器25和第一电极层17的结构与第一实施例中的相同。
在致动器25和第一电极层17上方提供用作开关的第二电极层的盖部分27。除了没有绝缘层23之外，盖部分27的形状与第一实施例中的相同。盖部分27例如通过绝缘粘合剂粘结到衬底。在本实施例中，可以使用例如SiO2、SiN等绝缘体作为支撑层31。支撑层31可以是导电元件。在此情况下，支撑层31由与导电层24相同的材料形成。
下面说明具有上述结构的MEMS器件的操作。首先，将说明致动器25不在移动状态情况下的操作。当致动器25的下电极层14和上电极层16的电压V1和电压V2例如是地电位(0V)时，致动器25不移动并保持在图4所示的状态。由于开关的第一电极层和第二电极层不彼此接触，因此开关变成OFF状态。
接下来，将说明致动器25在移动状态情况下的操作。如果将致动器25的下电极层14的电压V1设为例如地电位(0V)，上电极层16的电压V2从0V上升到例如3V，则致动器25向上地移动。开关的第一电极层和第二电极层彼此接触，开关变成ON状态。
按照本实施例，如上所述，开关能够形成为MEMS器件。其它的优点与第一实施例的相同。
(第三实施例)
在第三实施例中，LC储能电路(LC串联谐振电路)形成有致动器25。图5是按照本发明第二实施例的MEMS器件的平面图。图6是沿图5中线VI-VI看去的MEMS器件的剖视图。除了盖部分27之外，所示的结构与第一实施例中的相同。因此，致动器25和第一电极层17没有显示在图5的平面图中。
提供盖部分27以便包围和覆盖致动器25和第一电极层17。盖部分27包括由绝缘体形成的支撑层22、绝缘层32、可变电容器26的第二电极层33、绝缘层34和电感器35、接触插块36和接线端37。
在第一电极层17上方提供第二电极层33。第二电极层33的面积可以大于或小于或等于第一电极层17的面积。第二电极层33的平面形状可以与第一电极层17的平面形状不同或基本上相同。作为第二电极层33的材料，例如可以使用Al、Cu、W等。
在第二电极层33的下表面和侧表面上提供绝缘层34。可以只在第二电极层33的下表面上提供绝缘层34。作为绝缘层34，可以使用例如玻璃、SiO2、SiN、AlN、氧化铪、Al2O3的绝缘体等。
在第二电极层33和支撑层22上提供绝缘层32，以覆盖致动器25和第一电极层17。作为绝缘层32，使用例如SiO2、SiN等绝缘体。
在绝缘层32上提供电感器35。电感器35的形状可以是正方形、螺旋形、曲折形等。作为电感器35，例如使用Al、Cu、W等。
在绝缘层32中形成接触孔。在接触孔内提供接触插块36，以使第二电极层33与电感器35的一个端部之间电连接。接触插块36例如由与电感器35相同的材料形成。
在绝缘层32上，在电感器35的另一个端部提供接线端37。接线端37例如由与电感器35相同的材料形成。接线端37例如经过键合线(没有显示)连接到外部电路。
图7是图5和图6中所示的MEMS器件的电路图。该MEMS器件用作LC储能电路。通过使可变电容器26与电感器35之间串联来形成LC储能电路。
更具体地，可变电容器26的第二电极层33连接到电感器35的一个接线端。可变电容器26的第一电极层17经过布线层17b连接到外部电路。电感器35的另一个接线端经过接线端37连接到外部电路。
此外，通过在MEMS器件上混合安装MOS晶体管和电阻器能够形成VCO(压控振荡器)电路。图8是显示VCO电路的电路图。
VCO电路包括两个电感器35、两个可变电容器26、六个MOS晶体管41和两个电阻器42。这些元件形成在公共的半导体衬底11上。
按照本实施例，如上所述，LC储能电路或VCO电路能够形成为MEMS器件。其它的优点与第一实施例相同。
接下来，将说明MEMS器件制造方法的实施例(第四至第八实施例)。
(第四实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器件的方法的第一示例。
首先，在半导体衬底11上形成凹槽，在凹槽中嵌入绝缘体以形成STI(浅沟槽隔离)12，如图9所示。STI对应于图2中所示的绝缘层12。半导体衬底11具有形成MOS晶体管的第一区域和形成MEMS器件的第二区域。绝缘层12的一部分被设置为以使第一区域和第二区域彼此电隔离。
接下来，在半导体衬底11的第一区域中形成MOS晶体管51。换句话说，在半导体衬底11上形成栅极绝缘膜。在栅极绝缘膜上形成栅极电极。通过使用栅极电极作为掩模将杂质引入半导体衬底11，并在栅极电极两侧的半导体衬底11中形成源极区和漏极区。
接下来，通过例如CVD(化学气相淀积)法在第二区域的半导体衬底11上淀积绝缘层13，如图10所示。通过光刻和RIE(反应离子蚀刻)法以预期的形状蚀刻绝缘层13。此时，在绝缘层12上形成绝缘层13的一个端部分。因此，即使空腔12形成在绝缘层13下面，通过使用绝缘层12作为支点，绝缘层13也能够支撑致动器25。
接下来，如图11所示，形成将电连接到MOS晶体管51的布线层53。换句话说，在MOS晶体管51上淀积层间绝缘层52。层间绝缘层52例如由SiO2形成。然后，形成接触孔，以露出例如MOS晶体管51的源极区和漏极区。在接触孔中嵌入导体，以形成电连接到源极区和漏极区的接触插块54。形成布线层53，使其电连接到接触插块54。
接下来，例如通过溅射在绝缘层13上按顺序淀积下电极层14、压电层15和上电极层16，如图12所示。然后，图形化上电极层16和压电层15，以露出部分的下电极层14。而且，以预期形状图形化下电极层14、压电层15和上电极层16。因此，形成了包括下电极层14、压电层15和上电极层16的压电致动器25。
接下来，例如通过CVD法在致动器25和绝缘层13上淀积绝缘层18，如图13所示。在绝缘层18中形成布线凹槽以便露出部分绝缘层13。在布线凹槽中嵌入导体，由此在布线凹槽中形成接触插块17a。在接触插块17a和绝缘层18上淀积第一电极层17。图形化第一电极层17。由此形成了预期形状的第一电极层17。与第一电极层17同时地形成布线层17b。
接下来，形成接触孔以便部分地露出下电极层14和上电极层16，分别在接触孔中嵌入导体，由此形成了接触插块19a和20a，如图14所示。在绝缘层18上形成布线层19和20，其分别连接到接触插块19a和20a。
接下来，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13，由此在绝缘层13的边缘部分形成凹槽55，以便露出第一区域中的部分半导体衬底11，如图15所示。可以在形成每个绝缘层18和绝缘层13的同时形成凹槽55。
接下来，通过使用氟基气体(含氟气体)的CDE(化学干法蚀刻)法蚀刻绝缘层13下的半导体衬底11，如图16所示。作为氟基气体，可以使用XeF2等。结果，在绝缘层13下形成空腔21。因此，第一电极层17按照致动器25的移动而移动。
接下来，形成包括导电层24、绝缘层23和支撑层22的盖部分27，如图17(平面图)和图18(沿着图17的XVIII-XVIII线看去的剖视图)所示。形成盖部分27，使其尺寸大得足够包围致动器25和MOS晶体管51。盖部分27例如通过绝缘粘合剂粘结到衬底。因此，形成图17和图18所示的半导体器件。
按照本实施例，如上所述，能够减少形成空腔21的制造步骤。换句话说，在不使用用于形成空腔21的牺牲层的情况下，能够形成预期形状的空腔。
在本发明中能够采用这样的制造方法，其中电极等没有形成在空腔21中，或者通过沿向上方向移动致动器25，空腔21的深度未受到限制。结果，能够降低制造成本。
(第五实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器件的方法的第二示例。
首先，在半导体衬底11上形成凹槽，在凹槽中嵌入绝缘体以形成STI(绝缘层)12，如图19所示。通过采用STI形成步骤，在将要形成空腔21的区域中形成了凹槽，在凹槽中嵌入绝缘体(例如，SiO2)以形成牺牲层56。然后，在半导体衬底11的第一区域中形成MOS晶体管51。
接下来，通过例如CVD法在第二区域的半导体衬底11上，在牺牲层56和绝缘层12上淀积绝缘层13，如图20所示。通过光刻和RIE法以预期的形状蚀刻绝缘层13。
接下来，类似于第四实施例形成致动器25、第一电极层17和布线层19。然后，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13，由此在绝缘层13的边缘部分形成凹槽55，以便露出绝缘层13的边缘部分下的牺牲层56，如图21所示。可以在形成每个绝缘层18和绝缘层13的步骤中形成凹槽55。
接下来，通过使用氟基气体的CDE法蚀刻牺牲层56，如图22所示。结果，在绝缘层13下形成空腔21。之后，通过盖部分27覆盖衬底。
按照本实施例，如上所述，能够通过采用STI处理步骤形成用于形成空腔21的牺牲层56。因此，形成牺牲层56的特殊制造步骤是不必要的。结果，能够减少制造成本。
(第六实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器件的方法的第三示例。
首先，在半导体衬底11的第一区域中形成MOS晶体管51，如图23所示。然后，在半导体衬底11上淀积与MOS晶体管51的栅极电极(例如，由多晶硅形成)材料相同的牺牲层57。通过光刻和RIE法蚀刻牺牲层57，使其与将形成空腔21的区域具有相同的形状。在与MOS晶体管51的栅极电极处理相同的步骤中执行牺牲层57的蚀刻。牺牲层57和栅极电极可以是硅化物层。
接下来，通过例如CVD法在牺牲层57和绝缘层12上淀积绝缘层13，如图24所示。通过光刻和RIE法以预期的形状蚀刻绝缘层13。然后，形成致动器25、第一电极层17和布线层19、20。
然后，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13，以便露出绝缘层13的边缘部分下的牺牲层57，由此在绝缘层13的边缘部分形成凹槽55，如图25所示。可以在形成每个绝缘层18和绝缘层13的同时形成凹槽55。
接下来，通过使用氟基气体(含氟气体)的CDE法蚀刻牺牲层57，如图26所示。作为氟基气体，可以使用XeF2等。结果，在绝缘层13下形成空腔21。之后，通过盖部分27覆盖衬底。
按照本实施例，如上所述，能够通过采用栅极电极处理步骤形成用于形成空腔21的牺牲层57。因此，形成牺牲层57的特殊制造步骤是不必要的。结果，能够降低制造成本。
(第七实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器件的方法的第四示例。
首先，形成MOS晶体管51，如图27所示。然后，通过例如CVD法在半导体衬底11上淀积层间绝缘层52(例如由SiO2形成)。例如通过双镶嵌法形成接触插块54和布线层53。
接下来，在层间绝缘层52的将形成空腔21的区域中形成凹槽，例如在凹槽中嵌入有机材料以形成牺牲层58，如图28所示。牺牲层58的材料不限于有机材料，也可以是例如Cu等的金属、多晶硅、氧化物膜等。换句话说，任何材料能够用于牺牲层58，只要其对于层间绝缘层52的绝缘材料具有高的选择比。此外，能够通过与布线层53相同的材料，在布线层53的形成步骤中形成牺牲层58。
接下来，在牺牲层58和层间绝缘层52上形成致动器25、第一电极层17和布线层19、20，如图29所示。此时，在绝缘层13的边缘部分事先部分地暴露了牺牲层58。
接下来，通过CDE法蚀刻牺牲层58，如图30所示。结果，在绝缘层13下的层间绝缘层52中形成空腔21。之后，通过盖部分27覆盖衬底。
按照本实施例，如上所述，能够在晶体管布线层处理步骤中形成用于形成空腔21的牺牲层58。
对层间绝缘层52可以用具有小的介电常数的低k膜。作为低k膜，例如可以使用多孔膜。由于使用低k膜能够减小布线电容，所以能够提高晶体管的操作速度。
(第八实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器件的方法的第五示例。
首先，在层间绝缘层52的将形成空腔21的区域中形成牺牲层59，如图31所示。作为牺牲层59的材料，可以使用有机材料、诸如Cu等的金属、多晶硅、氧化物膜等。此外，任何材料能够用于牺牲层59，只要其对于层间绝缘层52的绝缘材料具有高的选择比。
接下来，在牺牲层59和层间绝缘层52上形成致动器25、第一电极层17和布线层19、20，如图32所示。此时，在绝缘层13的边缘部分事先部分地暴露了牺牲层59。
接下来，通过CDE法蚀刻牺牲层59，如图33所示。结果，在绝缘层13下的层间绝缘层52中形成空腔21。之后，通过盖部分27覆盖衬底。
按照本实施例，如上所述，能够在晶体管布线层处理步骤中形成用于形成空腔21的牺牲层59。由此形成了本实施例的半导体器件。
对于本领域技术人员来讲，其它的优点和修改将是很容易的。因此，本发明在其较宽的方面不限于此处所示和说明的具体细节和代表性实施例。因此，在不脱离由后附权利要求及其等价物定义的一般发明概念的精神和范围的情况下，可以进行各种修改。

Claims (18)

1.一种半导体器件，包括：
半导体衬底；
提供在所述半导体衬底上方以便向上地移动的致动器；
形成在所述半导体衬底和所述致动器之间的空腔；
通过所述致动器移动的第一电极层；和
提供在第一电极层上方并包括第二电极层的盖部分，
其中所述盖部分包括提供在第二电极层下的绝缘层，第一电极层、第二电极层和绝缘层用作可变电容器。
2.如权利要求1所述的半导体器件，进一步包括：
提供在半导体衬底上的第一绝缘层，该第一绝缘层支撑所述致动器和第一电极层；和
提供在所述致动器上的第二绝缘层，其厚度小于第一绝缘层的厚度，
其中所述致动器包括下电极层、提供在所述下电极层上的压电层和提供在所述压电层上的上电极层。
3.如权利要求2所述的半导体器件，进一步包括：
提供在所述半导体衬底与第二绝缘层之间并具有凹槽的第四绝缘层；和
其中，所述空腔形成在第四绝缘层的凹槽中，并且第一电极层设置在所述空腔上方。
4.如权利要求1所述的半导体器件，其中所述盖部分包括用于支撑第二电极层的支撑层。
5.如权利要求4所述的半导体器件，其中所述盖部分密封所述致动器和第一电极层。
6.如权利要求5所述的半导体器件，其中第二电极层覆盖致动器和第一电极层，所述支撑层包围所述致动器和第一电极层。
7.如权利要求6所述的半导体器件，其中所述盖部分用作封装。
8.如权利要求1所述的半导体器件，其中为第二电极层提供固定电位。
9.如权利要求1所述的半导体器件，其中所述盖部分包括电连接到第二电极层的电感器，所述可变电容器和电感器用作LC储能电路。
10.如权利要求1所述的半导体器件，其中所述半导体衬底具有第一区域和第二区域，可变电容器形成在第一区域，包括栅极电极、源极区和漏极区的晶体管形成在第二区域。
11.一种制造半导体器件的方法，包括：
在半导体衬底中形成第一绝缘层；
在所述半导体衬底和第一绝缘层上形成第二绝缘层；
在第二绝缘层上形成向上移动的致动器和通过所述致动器移动的第一电极层；
蚀刻第二绝缘层下的半导体衬底，由此在第二绝缘层下在所述半导体衬底中形成空腔；以及
在第一电极层上方形成包括第二电极层的盖部分。
12.如权利要求11所述的方法，其中第二绝缘层被形成为露出半导体衬底的一部分。
13.一种制造半导体器件的方法，包括：
在半导体衬底中形成第一绝缘层；
在所述半导体衬底中形成牺牲层；
在第一绝缘层和所述牺牲层上形成第二绝缘层；
在第二绝缘层上形成向上移动的致动器和通过所述致动器移动的第一电极层；
蚀刻所述牺牲层，由此在第二绝缘层下在所述半导体衬底中形成空腔；以及
在第一电极层上方形成包括第二电极层的盖部分。
14.如权利要求13所述的方法，其中第二绝缘层被形成为露出牺牲层的一部分。
15.一种制造半导体器件的方法，包括：
在半导体衬底上形成牺牲层；
在所述牺牲层和半导体衬底上形成第一绝缘层；
在第一绝缘层上形成向上移动的致动器和由所述致动器移动的第一电极层；
蚀刻所述牺牲层，由此在所述半导体衬底与第一绝缘层之间形成空腔；以及
在第一电极层上方形成包括第二电极层的盖部分。
16.如权利要求15所述的方法，其中第二绝缘层被形成为露出牺牲层的一部分。
17.一种制造半导体器件的方法，包括：
在半导体衬底上形成层间绝缘层；
在所述层间绝缘层中形成牺牲层；
在所述层间绝缘层和牺牲层上形成第一绝缘层；
在第一绝缘层上形成向上移动的致动器和由所述致动器移动的第一电极层；
蚀刻所述牺牲层，由此在第一绝缘层下在所述层间绝缘层中形成空腔；以及
在第一电极层上方形成包括第二电极层的盖部分。
18.一种制造半导体器件的方法，包括：
在半导体衬底上形成层间绝缘层；
在所述层间绝缘层上形成牺牲层；
在所述层间绝缘层和牺牲层上形成第一绝缘层；
在第一绝缘层上形成向上移动的致动器和由所述致动器移动的第一电极层；
蚀刻所述牺牲层，由此在所述层间绝缘层与第一绝缘层之间形成空腔；以及
在第一电极层上方形成包括第二电极层的盖部分。
CN2006100941354A 2005-06-27 2006-06-27 半导体器件及其制造方法 Expired - Fee Related CN1893137B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-186854 2005-06-27
JP2005186854 2005-06-27
JP2005186854A JP4799059B2 (ja) 2005-06-27 2005-06-27 半導体装置

Publications (2)

Publication Number Publication Date
CN1893137A CN1893137A (zh) 2007-01-10
CN1893137B true CN1893137B (zh) 2010-12-08

Family

ID=37568015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100941354A Expired - Fee Related CN1893137B (zh) 2005-06-27 2006-06-27 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7402907B2 (zh)
JP (1) JP4799059B2 (zh)
CN (1) CN1893137B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502409B1 (en) * 2000-05-03 2003-01-07 Computer Process Controls, Inc. Wireless method and apparatus for monitoring and controlling food temperature
US7541209B2 (en) * 2005-10-14 2009-06-02 Hewlett-Packard Development Company, L.P. Method of forming a device package having edge interconnect pad
US7679186B2 (en) * 2005-12-08 2010-03-16 Electronics And Telecommunications Research Institute Piezolectric micro electro-mechanical system switch, array of the switches, and method of fabricating the same
KR100832627B1 (ko) * 2006-05-17 2008-05-27 삼성전기주식회사 소결 베어링 모터
KR100841803B1 (ko) * 2006-09-21 2008-06-26 김채곤 증기를 이용한 보일러장치
JP5232378B2 (ja) * 2006-10-31 2013-07-10 株式会社アドバンテスト 可変容量素子、共振器および変調器
JP2008114354A (ja) 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
JP5123532B2 (ja) * 2007-01-30 2013-01-23 太陽誘電株式会社 マイクロカンチレバー
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US20080211042A1 (en) * 2007-02-28 2008-09-04 Seiko Epson Corporation Method for manufacturing semiconductor device, and semiconductor device
KR100831724B1 (ko) * 2007-03-12 2008-05-22 송성현 차량용 전원 차단 장치
US8193685B2 (en) * 2007-07-03 2012-06-05 Koninklijke Philips Electronics N.V. Thin film detector for presence detection
DE102007058951B4 (de) 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
JP5305735B2 (ja) 2008-05-26 2013-10-02 株式会社東芝 微小電気機械システム装置およびその製造方法
JP5407765B2 (ja) * 2008-11-20 2014-02-05 富士通株式会社 発振器および半導体装置
JP2011103327A (ja) * 2009-11-10 2011-05-26 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置
US8535966B2 (en) * 2010-07-27 2013-09-17 International Business Machines Corporation Horizontal coplanar switches and methods of manufacture
US9000656B2 (en) * 2011-03-15 2015-04-07 Qualcomm Mems Technologies, Inc. Microelectromechanical system device including a metal proof mass and a piezoelectric component
JP2012195829A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 発振回路
JP2012222718A (ja) 2011-04-13 2012-11-12 Seiko Epson Corp 発振器
JP5394435B2 (ja) * 2011-05-13 2014-01-22 株式会社アドバンテスト 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置
US20180294409A1 (en) * 2015-10-07 2018-10-11 William Marsh Rice University Direct formation porous materials for electronic devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675960A (en) * 1985-12-30 1987-06-30 Motorola, Inc. Method of manufacturing an electrically variable piezoelectric hybrid capacitor
US20020109436A1 (en) * 2000-11-30 2002-08-15 Cheng-Jien Peng Piezoelectrically actuated tunable electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33568A (en) * 1861-10-29 Improvement in plows
US4678957A (en) * 1986-06-24 1987-07-07 General Electric Company Piezoelectric ceramic switching devices and systems and methods of making the same
USRE33568E (en) 1984-12-21 1991-04-09 General Electric Company Piezoelectric ceramic switching devices and systems and methods of making the same
JP3815405B2 (ja) * 1996-08-27 2006-08-30 オムロン株式会社 マトリックスリレー
US6359374B1 (en) * 1999-11-23 2002-03-19 Mcnc Miniature electrical relays using a piezoelectric thin film as an actuating element
US6377438B1 (en) * 2000-10-23 2002-04-23 Mcnc Hybrid microelectromechanical system tunable capacitor and associated fabrication methods
DE10065013B4 (de) * 2000-12-23 2009-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
WO2002088017A1 (fr) * 2001-04-26 2002-11-07 Advantest Corporation Element de connexion et son procede de fabrication, micro-commutateur et son procede de fabrication
WO2003061024A1 (fr) * 2002-01-15 2003-07-24 Matsushita Electric Industrial Co.,Ltd. Dispositif de commande piezo-electrique, tete a jet d'encre et imprimante a jet d'encre
US6577476B1 (en) * 2002-03-28 2003-06-10 International Business Machines Corporation Flux guide structure for a spin valve transistor which includes a slider body semiconductor layer
US7052117B2 (en) * 2002-07-03 2006-05-30 Dimatix, Inc. Printhead having a thin pre-fired piezoelectric layer
JP4505189B2 (ja) * 2003-03-24 2010-07-21 富士フイルム株式会社 透過型光変調装置及びその実装方法
JP2004358603A (ja) * 2003-06-04 2004-12-24 Shinko Electric Ind Co Ltd マイクロデバイスの製造方法
JP4747604B2 (ja) * 2005-02-18 2011-08-17 Ｔｄｋ株式会社 セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675960A (en) * 1985-12-30 1987-06-30 Motorola, Inc. Method of manufacturing an electrically variable piezoelectric hybrid capacitor
US20020109436A1 (en) * 2000-11-30 2002-08-15 Cheng-Jien Peng Piezoelectrically actuated tunable electronic device

Also Published As

Publication number Publication date
US20060292729A1 (en) 2006-12-28
JP4799059B2 (ja) 2011-10-19
CN1893137A (zh) 2007-01-10
US7402907B2 (en) 2008-07-22
JP2007000994A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
CN1893137B (zh) 半导体器件及其制造方法
US8125046B2 (en) Micro-electromechanical system devices
US7655995B2 (en) Semiconductor device using MEMS technology
US7582940B2 (en) Semiconductor device using MEMS technology
US10160635B2 (en) MEMS device and process for RF and low resistance applications
JP5629795B2 (ja) Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法
US8629517B2 (en) Wafer level packaging
US8564928B2 (en) MEMS device having a movable structure
KR101092536B1 (ko) 압전형 ｒｆ 멤스 소자 및 그 제조방법
US7943412B2 (en) Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
US20090302716A1 (en) Piezoelectric device
US8315030B2 (en) MEMS device and method of manufacturing the same
JP2011066156A (ja) Ｍｅｍｓデバイス
US7829409B2 (en) Method of manufacturing silicon topological capacitors
US7479726B2 (en) MEMS device using an actuator
CN103663343A (zh) 电子装置及其制造方法、以及振荡器
US8049274B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JP2007311785A (ja) Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法
CN115428158A (zh) 用于制造微电子设备的方法
Karlin et al. Park et a1.
TW201438983A (zh) 微機電系統（ｍｅｍｓ）裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20140627

EXPY Termination of patent right or utility model