CN1890652A - 用反馈来选择发送电压 - Google Patents
用反馈来选择发送电压 Download PDFInfo
- Publication number
- CN1890652A CN1890652A CNA2004800365240A CN200480036524A CN1890652A CN 1890652 A CN1890652 A CN 1890652A CN A2004800365240 A CNA2004800365240 A CN A2004800365240A CN 200480036524 A CN200480036524 A CN 200480036524A CN 1890652 A CN1890652 A CN 1890652A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- voltage
- transmission signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims description 101
- 238000000034 method Methods 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 238000012854 evaluation process Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 description 14
- 230000014509 gene expression Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000011664 signaling Effects 0.000 description 5
- JSDWWNLTJCCSAV-VZBVYBAISA-N thromboxane B1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1OC(O)C[C@H](O)[C@@H]1CCCCCCC(O)=O JSDWWNLTJCCSAV-VZBVYBAISA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0026—Transmission of channel quality indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/14—Arrangements for detecting or preventing errors in the information received by using return channel in which the signals are sent back to the transmitter to be checked ; echo systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Credit Cards Or The Like (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
在一些实施例中，芯片包括发射机，用于向芯片接口和电压控制电路提供发送信号，以便控制该发送信号的电压。该芯片进一步包括接收机，以接收来自另一个芯片的外部信号。该芯片也包括评估电路，该评估电路基于对接收到的外部信号中的至少一个进行的评估来确定该发送信号是否可以由其它芯片使用，并向电压控制电路提供一个可用性指示信号，该信号指出该发送信号是否可以由其它芯片所使用。其它实施例也有所描述并得到主张。
Description
技术领域
本发明涉及集成电路芯片，尤其涉及一种用至少一个外部反馈信号来选择发送电压的芯片。
背景技术
许多芯片都设计成按针对最差情况选定的电压来提供输出发送信号。因为最差情况并不经常出现，所以这些芯片所用功率比需要的要大。
一些芯片被设计成按不止一个电压来工作。例如，移动计算机芯片可以在当外部电源供电时有一个工作电压，而在当由电池供电时则有另一个较小的工作电压。然而，这两个电压都是预先选定的。
回送是指这样一种过程，其中第一芯片向第二芯片发送信号，并且第二芯片将这些信号再次发送给第一芯片。回送可用在模拟和数字的确认、测试和调试中。
已经开发了各种各样的技术使芯片互相进行通信。这些技术包括那些已经标准化的和那些尚未标准化的。标准化的技术示例包括外围芯片互连(PCI)局部总线规范的各个版本，比如PCI局部总线规范修订本2.2，它是由PCI特殊利益群(SIG)于1998年12月18日提出的。PCI专门规范(之前被称为3GIO，第三代输入输出)正在由PCI SIG定义。2002年7月22日已经颁布了修订本1.0的PCI专用基础规范，只要付费就可以获得该规范。2003年10月7日的勘误表也已经公布。
信号通常是以差分的方式加到两个互连上。术语“共模”是指两个互连处的平均电压。系统已经使用了带有互连的串联电容器，以传递两个互连处的信号之差，但在平时工作时没有共模。8b/10b代码是串联链路中所经常使用的代码。
附图说明
从下面详细描述以及本发明诸多实施例的附图中，可以更加完整地理解本发明，然而，这些也不应该被视为将本发明限定在所描述的这些特定实施例中，而只是用于解释说明。
图1是表示根据本发明的一些实施例的一个系统的示意性方框图。
图2示出了具有不同电压的典型的发送信号。
图3是表示根据本发明的一些实施例的一个系统的示意性方框图。
图4是表示根据本发明的一些实施例的一个系统的示意性方框图。
图5是表示根据本发明一些实施例的图1所述芯片A的一些细节的示意性方框图。
图6是表示根据本发明的一些实施例的一个系统的示意性方框图。
图7是表示根据本发明的一些实施例的一个系统的示意性方框图。
图8是表示根据本发明的一些实施例的一个系统的示意性方框图。
具体实施方式
图1示出了具有第一芯片(芯片A)和第二芯片(芯片B)的系统10，两个芯片通过链路14耦合起来。链路14包括互连16(互连30-1、32-1…30-N、32-N)和互连18(互联36-1、38-1…36-M、38-M)。芯片A中的处理电路24包括评估电路40和电压控制电路42。电压控制电路42向发射机TXA1……TXAN提供信号VoutA1+、VoutA1-……VoutAN+、VoutAN-，发射机将这些作为互连16(30-1、32-1…30-N、32-N)上的差分发送信号D+和D-来发送。芯片B中的接收机RXB1……RXBN向处理电路34提供相应的接收信号VinB1+、VinB1-……VinBN+、VinBN-。
下面会解释，评估电路40使用来自芯片B的至少一个反馈信号来确定在一个或多个互连16上的一个或多个发送信号是否可以由芯片B来使用。评估电路40向电压控制电路42提供一个可用性指示信号。电压控制电路42使用该可用性指示信号来确定发送信号的电压究竟可以低到多少并仍然可以由芯片B来使用。可用的发送信号是这样一种发送信号，芯片B将对其翻译以具有芯片A打算具有的一些值。提供更低的电压的原因在于，会消耗更少的能量。如此处所使用的，术语“启动”旨在被广泛地加以解释，而非具有某些环境中它可能具有的专门的意思。在启动模式中可以执行各种其它的活动。相同的互连可以被用于启动和正常工作模式。
这些芯片可以在启动模式中工作，其中芯片A确定发送信号所对应的可用电压。在一些实施例中，在启动模式期间，芯片A确定可以由芯片B所使用的最低可用发送信号电压。在启动模式之后，在普通工作模式中，芯片A以该最低可用发送信号电压来向芯片B发送该发送信号。然而，在其它实施例中，芯片A可以选择在比可以获得的最低可用电压大的情况下发送该发送信号(例如，更谨慎一些)。在一些实施例中，无论哪种原因，芯片A可以决定不低于某一电压，即使更低的电压是可以获得的。
在一些实施例中，这些芯片可以从正常工作模式切换回启动模式中的至少某些活动。可以有规律地按一定间隔切换回启动模式。该切换的实现也可以是对环境变化的响应，比如，芯片A或B的温度超过某一阈值，或者电源发生变化(例如，电池，而非外部电源)。该切换的实现也可以是对从芯片B到芯片A的大量重试请求的响应(下面会讨论到)。当芯片首次获得能量或重置时，也可以进入启动模式。通过互连16上的命令或通过其它技术，芯片A可以让芯片B知道芯片A处于启动模式。
在普通工作模式中，芯片B的处理电路34根据特定的实现方式使用接收到的信号VinB1+、VinB1-……VinBN+、VinBN-来执行各种功能。处理芯片34的功能之一是向发射机TXB1……TXBM提供发送信号VoutB1+、VoutB1-……VoutBM+、VoutBM-，以便通过互连18向芯片A的接收机RXA1……RXAM传输。(注意到，M可以等于N，或者不同于N。)发送信号VoutB1+、VoutB1-……VoutBM+、VoutBM-可能是处理电路34进行计算的结果，或者它们可以源自芯片B中的其它电路、来自芯片A、或来自图1没有示出的另一个芯片。
信号VoutB1+、VoutB1-……VoutBM+、VoutBM-被称为外部信号——当它们通过导体36-1、38-1……36-M、38-M时。信号VinA1+、VinA1-……VinAM+、VinAM-被称为接收到的外部信号。在图1中，评估电路40接收上述接收到的外部信号中的至少一些，并确定一个或多个互连16上的一个或多个发送信号是否可以由芯片B使用。下面将描述确定发送信号是否可用的各种方法中的一些。至少在普通的工作模式中，某些或所有接收到的外部信号被用于其它目的(图1中没有示出)，并且可能会或可能不会通过评估电路40。
评估电路40向电压控制电路42提供了可用性指示信号，指出该发送信号是否被评估电路40确定为可用由芯片B使用。作为对该结果的响应(并考虑到可以获得的电压)，电压控制电路42可以以相同的电压发送接下来的发送信号，也可以以更高的电压来发送接下来的发送信号，或者以更低的电压来发送接下来的发送信号。
图2示出了具有六个不同电压V1-V6的互连16上的发送信号的示例，其中V1＜V2＜V3＜V4＜V5＜V6。在不同的实施例中，可能的电压数目可以比图2所示的六个多一些或少一些。图2中信号的形状仅是典型的。实际使用的信号可能与图2所示的稍有不同或显著不同。作为与图2所示显著不同的信号的一个示例，信号可以是符号，其中在一个周期中(或少于一个周期，或多于一个周期)对多个比特进行编码。在一些实施例中，不止一个电压可以用符号来改变。在一些实施例中，各个发送信号都具有相同的电压，而在其它实施例中，它们可以具有不同的电压。在一些实施例中，差分发送信号的不同分量具有相同的电压，而在其它实施例中，这些不同的分量可以具有不同的电压。
下面是在启动模式期间芯片A运行的一些可能性。在一个方法中，电压控制电路42以互连16上具有最低可用电压的发送信号开始(即图2示例中的V1)。如果评估电路40确定该发送信号可以由芯片B使用，则电压控制电路继续使发送信号具有普通工作模式中最低的电压(V1)。如果确定具有最低电压的发送信号不可以由芯片B使用，则电压控制电路42将该电压提高到下一个更高的电压(图2示例中的V2)。如果评估电路40确定该发送信号可以由芯片B使用，则电压控制电路继续使该发送信号具有普通工作模式中的下一个更高的电压(V2)。如果确定具有下一个更高电压(V2)的发送信号不可以由芯片B使用，则电压控制电路42将该电压提高到下一个更高的电压(图2示例中的V3)。该过程不断重复，直到有一个可用的电压或者直到确定没有电压可用为止。
在另一个方法中，电压控制电路42以互连16上具有最高可用电压(图2示例中的V6)的发送信号开始。如果该电压下的发送信号被评估电路40确定为可以被芯片B使用，则该发送信号的电压被降低到下一个更低的电压(图2示例中的V5)。如果在该电压下它们可以被芯片B使用，则该电压进一步被降低(到图2示例中的V4)，如此继续，只要该发送信号被确定为可以使用，直到使用最低的可用电压(图2示例中的V1)。如果任何时候评估电路40确定该发送信号不可以被芯片B使用，则电压控制电路42可以将该电压提高到下一个更高的电压(它已经被确定为可以使用)，并且将该电压应用于普通的工作模式中。
在另一种方法中，电压控制电路42可以以中间的电压开始(例如，V3)，并向更低的电压运行，只要该发送信号被确定为可用，或者向上运行直到有一个可用的电压。仍然可以使用其它方法。注意到，为了谨慎起见，芯片A可能采用一个除最低的值以外的电压。例如，芯片A可能是用于发送信号的最低可用电压的下一个。在一些实施例中，无论哪种原因，芯片A可能确定不低于某一电压，即使更低的电压是可以获得的。
至少有三种方法使评估电路40来确定互连16上的发送信号是否可以由芯片B使用。(1)确定芯片B回送的信号是否完全或在可接受的程度之内匹配于该发送信号的表示。(2)确定接收到的重试请求的数目是否在可接受的范围之内。(3)确定芯片B是否发送测试通过或失败信号。下面将讨论这些方法中的每个方法。换种说法，至少有三类反馈信号(回送信号、重试信号、以及测试通过或失败信号)。
在一些实施例中，芯片将可以使用这些方法中的仅一种(或者不同于这三种的另外一种方法)，同时在其它实施例中，这些芯片将能够使用这些方法中的不止一种。例如，在一些实施例中，回送技术可以用在启动模式期间，而重试请求可能会在普通工作模式中引起变化。在其它实施例中，这些技术只用在启动模式中。
1.回送。在一些实施例中，芯片A和B可以进入回送模式，其中一些或所有来自互连16的接收到的信号VinB1+、VinB1-……VinBN+、VinBN-都再次被发送回芯片A。在图1中，再次发送的(回送的)信号通过一个或多个发射机TXB1……TXBM被发送到互连18和接收机RXA1……RXAM相应的地方以及评估电路40。评估电路40接着可以将接收到回送信号的至少一部分与发送信号至少相应的部分的表示进行比较。(作为示例，这些表示可以是硬布线的或存储的比特)。如果有匹配，则可以得出结论至少那些发送信号是可以由芯片B使用的。然而，在一些实施例中，芯片A可以按特定的电压(或该特定电压附近作轻微的变化)发送具有不同测试样本的各种发送信号，这在评估电路40将确定特定电压下的发送信号是否可以由芯片B使用之前。在一些实施例中，任何失配将导致发送信号不可以被芯片B使用的结论。在其它实施例中，一定数量的失配是可以接受的。可以接受一些失配的一个示例便在系统之中，其中芯片A可以通过重新发送该发送信号来回应来自芯片B的重试请求(下面会对此进行讨论)。此外，芯片A可以重试一个电压，针对该电压有一个非可使用性的确定过程以确定它是否真地不可使用。
有多种可以启动并执行回送的方式。例如，回送启动命令可以被发送到互连16中的一个或多个之上。回送可以继续，直到完成命令。在不同的实施例中，处理电路34可以再次发送所有的发送信号(包括回送命令)或比所有的发送信号要少一些(例如，除回送命令以外)，并且可能会或可能不会向回送信号添加附加的信号，比如头部。
当据说信号被回送时，可理解正在被回送的、来自芯片A的信号的电压和/或定时特征可以在某种程度上被芯片B中的电路修正(例如，用处理电路34或一个或多个发射机TXB1……TXBM)。因此，从芯片B中返回的信号的电压或定时没有必要与从芯片A到芯片B的信号完全相同。
2.重试请求。在一些实施例中，处理电路34能够检测出来自互连16的接收到的发送信号是否具有误差，并能够请求芯片A重新发送该发送信号。这被称为重试请求。作为对重试请求的响应，芯片A可以重新将发送信号发送给芯片B。在其它实施例中，芯片B不能够检测误差或请求重试。重试请求可以通过一个或多个发射机TXB1……TXBM和相应的互连18来传送。在一些实施例中，评估电路40可以允许特定数目的重试请求，并仍然确定发送信号可以由芯片B使用(尽管在某些实施例中，针对重试请求可能有零公差)。特定的数目可以根据发送信号的性质或其它因素而改变。芯片A可以重试一个电压，针对该电压有一个非可用性的确定过程。此外，在评估电路40将确定特定电压下的发送信号是否可以由芯片B使用之前，芯片A可能按特定电压(或在特定电压附近轻微变化)发送各种具有不同测试样本的发送信号。
在确定重试请求的数目是否在可接受的范围之内的过程中，该数目可以与阈值进行比较。根据实施例或情况，可接受的范围可以小于阈值或者小于或等于阈值。
在不同的实施例中，监控重试请求可以只发生在启动模式期间，只发生在普通工作模式期间，或者同时发生在启动模式和普通工作模式期间。
3.测试通过或失败信号。在一些实施例中，芯片B在启动模式期间期望来自芯片A的特定测试样本。芯片B的处理电路34可以将它从芯片A中接收到的测试样本中的至少一部分与测试样本的表示进行比较，或者使用某种其它的技术来确定接收到的测试样本是否是正确的。在一些实施例中，芯片B通过一个或多个发射机TXB1……TXBM向芯片A发送用于指出测试已通过的消息或测试失败的消息。测试通过的消息和测试失败的消息可能是相同信号的不同状态。测试样本可以不断重复以给出可用性的保证。
除这三种以外的方法也可以使用。
在图1中，串联的去耦电容器C1-1、C2-1……C1-N、C2-N和C3-1、C4-1……C3-M、C4-M分别串联在互连30-1、32-1……30-N、32-N和36-1、38-1……36-M、38-M中。去耦电容器阻断直流(DC)电压，而让高频信号通过。去耦电容器C1-1、C2-1、C1-N、C2-N被解释成在该互连上且在该芯片外部，而去耦电容器C3-1、C4-1、C3-M、C4-M被解释成在该芯片中。然而，各个去耦电容器可以在芯片外部或在芯片上。根据去耦电容器的电容，让去耦电容器在管芯上可能不太实际。例如，去耦电容器可以约为75纳法，尽管它们可以比该值大或者小。去耦电容器可以在芯片组中、在支撑芯片的卡片上、在母板上或别的地方。标签30-1旨在指去耦电容器C1-1各个侧面的互连所对应的标签。在芯片A和B具有不同的电压处，去耦电容器可能是有用的。一些实施例并不包括去耦电容器。
在图1中，芯片A包括端口20-1、22-1……20-N、22-N。这些端口是芯片接口。这些端口的示例包括压料垫，但这些端口可以是除压料垫以外的。同样，芯片A包括端口52-1、54-1……52-M、54-M，芯片B包括端口26-1、28-1……26-N、28-N和端口48-1、50-1……48-M、50-M。在图1的示例中，端口20-1、22-1……20-N、22-N和48-1、50-1……48-M、50-M是输出端口，端口26-1、28-1……26-N、28-N和端口52-1、54-1……52-M、54-M是输入端口，但是这些端口可以是双向的。芯片A和B可以是卡片、母板或其它基板上的芯片。另外的芯片(未示出)也可以耦合到芯片A和/或B上。所示出的互连表示下列中的一种或多种：槽，指状元件，轨迹，和其它可以出现在芯片之间的导电材料。
如图1所示，接收机RXB1……RXBN向处理电路34提供接收到的信号作为差分信号VinB1+、VinB1-……VinBN+、VinBN-。与图3成对比，接收机RXB1……RXBN和接收机RXA1……RXAM将差分信号转变为单端信号。(在其它实施例中，接收机可以将单端信号转变为差分信号)。图3也示出了没有串联电容器的互连16和18。此外，在图3中，处理电路34包括评估电路44和电压控制电路46，而在图1中处理电路34的内容是未指定的。在图3的情况中，芯片B可以经历像芯片A那样的启动模式，并确定在普通工作模式中通过互连18发送发送信号所用的电压。在此情况下，芯片A可以回送信号，发送重试请求，发送测试通过或失败信号给芯片B，或者通过其它方式向芯片B提供反馈。注意到，在这些信号中，VinB1和VinBN可以是由除评估电路44以外的电路(未示出)来接收。
图4示出了又一种技术，用于将反馈从芯片A提供给芯片B。在图1和3中，反馈信号通过一个或多个互连18。互连16和18可以被称为频带内互连。相反，在图4中，从芯片B到芯片A的反馈信号(例如，回送信号、重试请求、或测试通过或失败信号)可以通过边带发射机TXBY、边带互连74、76以及边带接收机TXAY到达评估电路40。同样，从芯片A到芯片B的反馈信号可以通过边带发射机TXAY、边带互连70和72以及边带接收机RXBY到达评估电路44。可以有更多的边带发射机、互连和接收机。边带信号可以是差分的或单端的。在图4的系统中，为其确定电压的发送信号可以在频带内的互连16和18上传输(像图1和3那样)，或者它们可以在图4的后侧互连70、72和74、76上传输。
在图1中，发送信号的电压由电压控制电路42来设置，使得VoutA1+、VoutA1-在被发射机TXA1……TXAN接收到之前就具有了设定的电压，并且发射机仅在设定的电压下增大驱动强度。或者，图5示出了示出了电压控制电路42可以通过导线94……导线96来控制发射机TXA1……TXAN，使得发射机TXA1……TXAN除了提供驱动强度以外还设置发送信号的电压。
发射机、互连和接收机可以充当串联链路。在一些实施例中，该链路包括许多通道，其中一条通道由两对相对的发射机和接收机之间的互连构成。例如，一条通道可以包括互连30-1、32-1、36-1和38-1，其中互连30-1和32-1将信号从芯片A运到芯片B，并且互连36-1和38-1将信号从芯片B运到芯片A。然而，这种通道的使用不是强求的。处理电路24和34可以使这些通道中的任何通道中的回送启动命令可以使所有的通道进行回送，或者可以使除包含该回送启动命令的那个通道以外的一些指定通道进行回送。在一些实施例中，仅针对包括该回送启动命令的那些通道启动回送。在其它实施例中，一个通道中的命令可以启动该链路中某些或所有的通道所对应的回送。可以有不同类型的回送启动命令。
图6示出了单端信号可以用于互连，而非差分信号。
图7示出了双向互连。双向信号可以是按顺序的或同时的。对于按顺序的双向信号而言，要被回送的信号和正被回送的信号可以是散乱的或者完全按顺序的。对于同时的双向信号而言，这些互连可以同时携载着发送信号和反馈信号。
图8示出了在芯片A和B之间可以有一个中间芯片98。互连102-1、104-1……102-N、104-N和106-1、108-1……106-M、108-M携载差分信号，但是如所讨论的，它们可以是单端的和/或双向的。参照不同的图所描述的各种特征可以混合并匹配到不同的实施例中。
本发明的一些实施例在实现时要依从PCI专用规范，但是这不是强求的。本发明可以按一种不依从PCI专用规范的方式来实现。
芯片A和B可以在计算机系统中，这包括台式机系统、服务器计算机系统、移动计算机系统和嵌入式计算机系统。芯片A和B也可以在通信系统中，该通信系统可以在计算机系统中也可以不在计算机系统中。可以有尚未示出的附加电路，比如，静电排放电路。
发射机可以是各种类型的，包括电压模式或电流模式发射机。
在一些实施例中，芯片A上可以只有一个发射机。
信号并不限于任何特定类型的信令。例如，信号可以是分组的或时间复用的。在一些实施例中，信令可以是这样的类型，其中时钟从信号D+和D-恢复并且被用于提供与信号数据同相的采样时钟。信号可以例如用8b/10b编码方法来编码。
上述讨论涉及正在变化以期找出减小的功率的发送信号的电压。然而，在一些实施例中，可以通过保持恒定电压并减小电流来减小功率。上面所描述的技术可以用于这种系统。在一些实施例中，发射机和接收机并不颠倒它们接收到的信号，但是在其它实施例中，它们可以颠倒这些信号。一个实施例是本发明的实现过程或示例。本说明书中提到的“实施例”、“一个实施例”、“一些实施例”或“其它实施例”意指结合这些实施例所描述的特定特征、结构或特性被包括在这些发明的至少某些实施例中，而并不必然地被包括在所有的实施例中。所出现的“实施例”、“一个实施例”或“一些实施例”并不必然地指代相同的实施例。
如果本说明书声明某一组件、特征、结构或特性“可能”或“可以”被包括，则该特定的组件、特征、结构或特性并不强求被包括。如果本说明书或权项提到“一个”元件，则这并不意味着只有一个元件。如果本说明书或权项提到“一个附加的”元件，则这不排除可能有不止一个附加元件。
本发明并不限于本文所描述的特定细节。事实上，在本发明的范围之内可以对前面的描述和附图做出许多其它的改动。因此，只有以下权利要求书及其任何修改才界定了本发明的范围。
Claims (32)
1.一种芯片，它包括：
发射机，用于向芯片接口提供发送信号；
电压控制电路，用于控制所述发送信号的电压；
接收机，用于接收来自另一个芯片的外部信号；以及
评估电路，所述评估电路基于对接收到的外部信号中的至少一个进行的评估来确定所述发送信号是否可以被其它芯片使用，并且所述评估电路向所述电压控制电路提供可用性指示信号，所述可用性指示信号指出所述发送信号是否可以由其它芯片使用。
2.如权利要求1所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号可以被其它芯片使用，则所述电压控制电路降低接下来的发送信号的电压。
3.如权利要求1所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号不可以被其它芯片使用，则所述电压控制电路使接下来的发送信号的电压提高到已被确定为可以被其它芯片使用的前面的发送信号的电压。
4.如权利要求1所述的芯片，其特征在于，所述评估电路和所述电压控制电路运行，以找出对所述发送信号的电压而言可以获得的最低可用电压。
5.如权利要求1所述的芯片，其特征在于，所述外部信号包括至少部分的发送信号的回送信号，并且所述其它芯片将其提供给所述接收机，其中所述评估电路将至少部分的回送信号与所述发送信号的至少部分表示进行比较。
6.如权利要求1所述的芯片，其特征在于，如果所述接收到的外部信号中的至少一个包括重试请求，则所述评估电路确定接收到的重试请求的数目是否在可接受的范围之内。
7.如权利要求6所述的芯片，其特征在于，如果所述接收到的重试信号的数目不在可接受的范围之内，则所述可用性指示信号指出所述发送信号不可以被其它芯片使用。
8.如权利要求6所述的芯片，其特征在于，所述接收到的重试信号的数目必须在可接受的范围之内，以便用于所述评估电路的多种测试样本推断出所述发送信号是可用的。
9.如权利要求1所述的芯片，其特征在于，所述评估过程完成于初始化模式期间并且之后不再重复，直到另一个初始化过程。
10.如权利要求1所述的芯片，其特征在于，所述评估过程完成于初始化模式期间，并且通过下列的一种或多种便可进入所述初始化模式：芯片首次加电，芯片被重置，响应于接收到的特定数目的重试请求，温度超过阈值，以及更换电源。
11.如权利要求1所述的芯片，其特征在于，所述发送信号是测试例程的一部分，并且所述其它芯片确定所述测试例程是否是正确的并提供通过或失败信号作为所述外部信号的一部分，其中所述评估电路在确定所述发送信号是否可以被其它芯片使用的过程中使用了所述通过或失败信号。
12.如权利要求1所述的芯片，其特征在于，在所述发送信号被所述发射机接收到之前，所述电压控制电路改变所述发送信号的电压。
13.如权利要求1所述的芯片，其特征在于，在所述电压控制电路的控制下，所述发射机改变所述发送信号的电压。
14.如权利要求1所述的芯片，其特征在于，如果所述发送信号中的任何发送信号被确定为已经是不可用的，则针对所述发送信号的全部改变所述电压。
15.一种芯片，它包括：
发射机，用于向至少一个芯片接口提供发送信号；
电压控制电路，用于控制所述发送信号的电压；
接收机，用于接收来自另一个芯片的外部信号；以及
评估电路，所述评估电路基于对接收到的外部信号进行的评估来确定所述发送信号是否可以被其它芯片使用，并且所述评估电路向所述电压控制电路提供可用性指示信号，所述可用性指示信号指出所述发送信号是否可以由其它芯片使用。
16.如权利要求15所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号可以被其它芯片使用，则所述电压控制电路降低接下来的发送信号的电压。
17.如权利要求15所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号不可以被其它芯片使用，则所述电压控制电路使接下来的发送信号的电压提高到已被确定为可以被其它芯片使用的前面的发送信号的电压。
18.如权利要求15所述的芯片，其特征在于，所述评估电路和所述电压控制电路运行，以找出对所述发送信号的电压而言可以获得的最低可用电压。
19.如权利要求15所述的芯片，其特征在于，所述外部信号可以包括下列中的一种：回送信号，重试请求，或者通过或失败信号。
20.一种芯片，它包括：
发射机，用于向芯片接口提供发送信号；
控制电路，用于控制所述发送信号的功率；
接收机，用于接收来自另一个芯片的外部信号；以及
评估电路，所述评估电路基于对接收到的外部信号中的至少一个进行的评估来确定所述发送信号是否可以被其它芯片使用，并且所述评估电路向所述控制电路提供可用性指示信号，所述可用性指示信号指出所述发送信号是否可以由其它芯片使用。
21.如权利要求20所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号可以被其它芯片使用，则所述控制电路降低接下来的发送信号的功率。
22.如权利要求20所述的芯片，其特征在于，如果所述可用性指示信号指出所述发送信号不可以被其它芯片使用，则所述控制电路使接下来的发送信号的功率提高到已被确定为可以被其它芯片使用的前面的发送信号的功率。
23.如权利要求20所述的芯片，其特征在于，所述评估电路和所述电压控制电路运行，以找出对所述发送信号的功率而言可以获得的最低可用功率。
24.一种系统，它包括：
第一和第二互连；
用所述第一和第二互连来耦合的第一和第二芯片；
其中所述第一芯片包括：
发射机，用于向第一互连提供发送信号；
电压控制电路，用于控制所述发送信号的电压；
接收机，用于接收来自所述第二芯片的外部信号；以及
评估电路，所述评估电路基于对接收到的外部信号中的至少一个进行的评估来确定所述发送信号是否可以被所述第二芯片使用，并且所述评估电路向所述电压控制电路提供可用性指示信号，所述可用性指示信号指出所述发送信号是否可以由所述第二芯片使用。
25.如权利要求24所述的系统，其特征在于，如果所述可用性指示信号指出所述发送信号可以被所述第二芯片使用，则所述电压控制电路降低接下来的发送信号的电压。
26.如权利要求24所述的系统，其特征在于，如果所述可用性指示信号指出所述发送信号不可以被所述第二芯片使用，则所述电压控制电路使接下来的发送信号的电压提高到已被确定为可以被所述第二芯片使用的前面的发送信号的电压。
27.如权利要求24所述的系统，其特征在于，所述评估电路和所述电压控制电路运行，以找出对所述发送信号的电压而言可以获得的最低可用电压。
28.如权利要求24所述的系统，其特征在于，所述外部信号包括至少部分的发送信号的回送信号，并且所述第二芯片将其提供给所述接收机，其中所述评估电路将至少部分的回送信号与所述发送信号的至少部分表示进行比较。
29.如权利要求24所述的系统，其特征在于，如果所述接收到的外部信号中的至少一个包括重试请求，则所述评估电路确定接收到的重试请求的数目是否在可接受的范围之内。
30.如权利要求24所述的系统，其特征在于，所述评估过程完成于初始化模式期间并且之后不再重复，直到另一个初始化过程。
31.如权利要求24所述的系统，其特征在于，所述评估过程完成于初始化模式期间，并且通过下列的一种或多种便可进入所述初始化模式：所述第一芯片首次加电，第一芯片被重置，响应于接收到的特定数目的重试请求，温度超过阈值，以及更换电源。
32.如权利要求24所述的系统，其特征在于，所述发送信号是测试例程的一部分，并且所述第二芯片确定所述测试例程是否是正确的并提供通过或失败信号作为所述外部信号的一部分，其中所述评估电路在确定所述发送信号是否可以被所述第二芯片使用的过程中使用了所述通过或失败信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/750,259 | 2003-12-31 | ||
| US10/750,259 US7155352B2 (en) | 2003-12-31 | 2003-12-31 | Using feedback to select transmitting voltage |
| PCT/US2004/043652 WO2005066821A2 (en) | 2003-12-31 | 2004-12-22 | Using feedback to select transmitting voltage |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101613052A Division CN101833531B (zh) | 2003-12-31 | 2004-12-22 | 用反馈来选择发送电压的芯片和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1890652A true CN1890652A (zh) | 2007-01-03 |
| CN1890652B CN1890652B (zh) | 2010-06-09 |
Family
ID=34711236
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004800365240A Expired - Fee Related CN1890652B (zh) | 2003-12-31 | 2004-12-22 | 用反馈来选择发送电压的芯片和系统 |
| CN2010101613052A Expired - Fee Related CN101833531B (zh) | 2003-12-31 | 2004-12-22 | 用反馈来选择发送电压的芯片和系统 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101613052A Expired - Fee Related CN101833531B (zh) | 2003-12-31 | 2004-12-22 | 用反馈来选择发送电压的芯片和系统 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7155352B2 (zh) |
| CN (2) | CN1890652B (zh) |
| DE (2) | DE202004021968U1 (zh) |
| GB (1) | GB2423426B (zh) |
| TW (1) | TWI285812B (zh) |
| WO (1) | WO2005066821A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103109507A (zh) * | 2010-09-24 | 2013-05-15 | 英特尔公司 | 使通信链路适配平台上的链路状况的方法和系统 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533543B2 (en) * | 2009-03-30 | 2013-09-10 | Infineon Technologies Ag | System for testing connections between chips |
| CN104115086B (zh) * | 2011-12-22 | 2017-11-07 | 英特尔公司 | 用于封装件上输入/输出架构的非线性端接 |
| US8866508B2 (en) * | 2012-01-20 | 2014-10-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for calibrating chips in a 3D chip stack architecture |
| CN104885514B (zh) | 2012-11-01 | 2019-05-21 | 英特尔公司 | 在LTE-A网络中发送QoS要求以及UE功率偏好的信号 |
| US8829955B1 (en) * | 2013-03-14 | 2014-09-09 | Analog Devices, Inc. | Isolator-based transmission system with side isolator channel for refresh signals |
| US8988140B2 (en) | 2013-06-28 | 2015-03-24 | International Business Machines Corporation | Real-time adaptive voltage control of logic blocks |
| DE112015004340T5 (de) | 2014-09-24 | 2017-06-01 | Analog Devices, Inc. | Schaltungen und Systeme für gemultiplexte Kommunikation über einen Isolator |
| CN113360436B (zh) * | 2020-03-06 | 2023-02-21 | 浙江宇视科技有限公司 | PCIe设备的处理方法、装置、设备及存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563928A (en) * | 1993-09-30 | 1996-10-08 | Lsi Logic Corporation | Method and apparatus for optimizing the performance of digital systems |
| US5648972A (en) | 1995-07-11 | 1997-07-15 | Exar Corporation | V.35 integrated circuit transceiver with diagnostics loopback |
| JP3006516B2 (ja) * | 1996-10-18 | 2000-02-07 | 日本電気株式会社 | 半導体装置 |
| CA2388024C (en) * | 1999-10-19 | 2008-04-15 | Interdigital Technology Corporation | Receiver for multiuser detection of cdma signals |
| US6453422B1 (en) * | 1999-12-23 | 2002-09-17 | Intel Corporation | Reference voltage distribution for multiload i/o systems |
| US6546343B1 (en) | 2000-11-13 | 2003-04-08 | Rambus, Inc. | Bus line current calibration |
| DE10146585A1 (de) * | 2001-09-21 | 2003-04-24 | Siemens Ag | Verfahren und Schaltungsanordnung zur Anpassung des Spannungspegels für die Übertragung von Daten |
| US7206981B2 (en) | 2002-12-31 | 2007-04-17 | Intel Corporation | Compliance testing through test equipment |
| US6825693B2 (en) | 2002-12-31 | 2004-11-30 | Intel Corporation | Remote receiver detection |
| US6906549B2 (en) | 2002-12-31 | 2005-06-14 | Intel Corporation | Asynchronous coupling and decoupling of chips |
| US7324458B2 (en) | 2003-03-21 | 2008-01-29 | Intel Corporation | Physical layer loopback |
-
2003
- 2003-12-31 US US10/750,259 patent/US7155352B2/en active Active
-
2004
- 2004-12-22 CN CN2004800365240A patent/CN1890652B/zh not_active Expired - Fee Related
- 2004-12-22 GB GB0608719A patent/GB2423426B/en not_active Expired - Fee Related
- 2004-12-22 CN CN2010101613052A patent/CN101833531B/zh not_active Expired - Fee Related
- 2004-12-22 WO PCT/US2004/043652 patent/WO2005066821A2/en active Application Filing
- 2004-12-22 DE DE202004021968U patent/DE202004021968U1/de not_active Expired - Lifetime
- 2004-12-22 DE DE112004002572T patent/DE112004002572B4/de not_active Expired - Fee Related
- 2004-12-27 TW TW093140764A patent/TWI285812B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103109507A (zh) * | 2010-09-24 | 2013-05-15 | 英特尔公司 | 使通信链路适配平台上的链路状况的方法和系统 |
| US9104793B2 (en) | 2010-09-24 | 2015-08-11 | Intel Corporation | Method and system of adapting communication links to link conditions on a platform |
| CN103109507B (zh) * | 2010-09-24 | 2018-11-23 | 英特尔公司 | 使通信链路适配平台上的链路状况的方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200530824A (en) | 2005-09-16 |
| US20050146829A1 (en) | 2005-07-07 |
| DE112004002572T5 (de) | 2008-03-06 |
| CN101833531B (zh) | 2013-03-27 |
| GB2423426A (en) | 2006-08-23 |
| WO2005066821A2 (en) | 2005-07-21 |
| DE202004021968U1 (de) | 2013-09-17 |
| US7155352B2 (en) | 2006-12-26 |
| CN1890652B (zh) | 2010-06-09 |
| GB0608719D0 (en) | 2006-06-14 |
| CN101833531A (zh) | 2010-09-15 |
| WO2005066821A3 (en) | 2005-11-17 |
| DE112004002572B4 (de) | 2013-11-14 |
| GB2423426B (en) | 2008-01-23 |
| TWI285812B (en) | 2007-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
| US6848018B2 (en) | Method employed by a base station for transferring data | |
| CN101038577B (zh) | 电子设备的通信接口 | |
| US7475273B2 (en) | Hybrid parallel/serial bus interface | |
| CN104067248A (zh) | 用于根据不同协议的信号的复用器 | |
| CN1890652A (zh) | 用反馈来选择发送电压 | |
| CN1799039A (zh) | 用于区分状态信息与读数据的存储接口协议 | |
| US6487620B1 (en) | Combined low speed and high speed data bus | |
| CN115686431A (zh) | 晶粒之间的通讯系统及其操作方法 | |
| CN113792003A (zh) | 单总线通信单元、系统及方法 | |
| US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
| US6744779B1 (en) | Data processing system | |
| CN101145897B (zh) | 一种基于通信硬件平台减少传送时钟线路的方法及其系统 | |
| EP2680504B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
| CN2645348Y (zh) | 多路通用异步收发器 | |
| CN213934587U (zh) | 一种动态切换串口工作端口的电路 | |
| JP2004178081A (ja) | エンコーダシステム | |
| CN201170898Y (zh) | 串口打印机共享器 | |
| JPH04305748A (ja) | 高信頼性バス | |
| CN116226003A (zh) | 一种监控板rs422总线一对多通讯电路及通讯方法 | |
| CA2540609A1 (en) | System and method for powering a peripheral device | |
| CN114416629A (zh) | 一种共享串口的通讯电路及通讯方法 | |
| WO2003047113A1 (en) | Method of transferring data | |
| CN102092353A (zh) | 通信接口转换装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20191222 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |