CN1869913A - 具有sata接口及远程缓冲的存储设备电路 - Google Patents

Abstract

本发明提供了一种用于与外部设备通信的存储设备的电路，包括：用以提供ATA接口的第一接口；用以执行主轴/VCM及数据处理的处理器；和与第一接口和控制器通信的存储控制器；其中存储设备在工作期间生成与存储相关的缓冲器数据，且存储控制器通过第二高速接口，把与存储相关的缓冲器数据选择性地存储在外部设备中。还提供了一种上述电路的系统，该系统进一步包括具有第二接口的桥接芯片；该第二接口提供串行的高级技术配件接口，且与第一接口及第三接口通信；该第三接口提供串行连接的SCSI接口或者光纤通道接口其中之一。还提供了包括上述电路的一种芯片上系统和一种多芯片模块。

Description

具有SATA接口及远程缓冲的存储设备电路

本专利申请是一个分案申请，其母案申请的申请日为2005年5月27日，申请号为200510073062.6，名称为“具有高速接口以远程缓冲的存储控制器”。

技术领域

本发明涉及硬盘驱动器，更具体地说涉及增大HDD芯片上系统(system on chip，SOC)的缓冲存储器和改进包含HDD芯片上系统的企业系统。

背景技术

主机设备，比如计算机、笔记本计算机、个人视频记录机(PVR)、MP3播放器、游戏控制台、服务器、机顶盒、数码相机和/或其他电子装置经常需要存储大量的数据。像硬盘驱动器(HDD)这样的存储设备可被用于满足这些存储需求。

现在参考图1，图中显示了一个示例性的硬盘驱动器10，该硬盘驱动器包括一个硬盘驱动器(HDD)芯片上系统(SOC)12和一个硬盘驱动组件(HDA)13。HAD 13包括一个或多个硬盘驱动盘片14，这些盘片上涂覆有磁层15。磁层15存储表示二进制1和0的正负极磁场。图中示意性地用附图标记16表示的主轴马达使得硬盘驱动盘片14旋转。通常主轴马达16在读/写操作期间以固定的速度旋转硬盘驱动盘片14。一条或多条读/写传动臂相对于硬盘驱动盘片14移动，以从硬盘驱动盘片14读取数据/或把数据写到硬盘驱动盘片14。

读/写装置20的位置靠近读/写臂18的远端。读/写装置20包括一个写元件，比如产生磁场的感应器。读/写装置20还包括一个感应盘片14上的磁场的读元件，比如磁阻(MR)元件。前置放大器电路22放大模拟式的读/写信号。

当读取数据时，前置放大器电路22放大来自读元件的低电平信号，并把被放大的信号输出到读/写通道装置24。当写数据时，产生写电流，此写电流流过读/写装置20的写元件。写电流被切换便产生具有正极或负极的磁场。上述正极或负极被硬盘驱动盘片14存储，并用于表示数据。

硬盘驱动器芯片上系统(HDD SOC)12典型地包括一个缓冲器32，其存储与硬盘驱动器的控制有关的数据和/或缓冲数据，以让数据能够作为更大的数据块而被收集和传输，从而提高效率。缓冲器32可采用DRAM、SDRAM或其他类型的低延迟存储器。HDD SOC 12进一步包括一个处理器34，它执行与HDD 10的操作有关的处理。

HDD SOC 12进一步包括一个硬盘控制器36(即HDC 36)，它经由输入/输出(I/O)接口38与主机设备通信。HDC 36也与主轴/音圈马达驱动器40(即主轴VCM 40)和/或读/写通道装置24通信。I/O接口38可以是一串行接口或并行接口，比如集成驱动电路(IDE)、高级技术配件(ATA)或串行ATA(SATA)接口。主轴/VCM驱动器40控制主轴马达16，而主轴马达16旋转盘片14。主轴/VCM驱动器40也产生用于给读/写臂18定位的控制信号，这种定位例如使用音圈传动器、步进电机或其他合适的传动器。I/O接口38与I/O接口44通信，而I/O接口44是和主机设备46相关联的。

现在参考图2，图中显示了一个示例性的主机设备64，其包括一个处理器66，该处理器具有存储器67，比如缓存。处理器66和输入/输出接口68(即I/O接口68)通信。易失性存储器69，比如随机存取存储器(RAM)70和/或其他合适的电子数据存储器也与接口68通信。图形处理器71和诸如缓存这样的存储器72提高了图形处理的速度和性能。

一个或多个I/O设备，比如键盘73和指示装置74(比如鼠标和/或其他合适的装置)与接口68通信。计算机架构64也可包括显示器76、音频输出设备77比如音频扬声器、和/或用附图标记78来标识的一般其他输入/输出(I/O)设备。

在使用中，HDD是独立于主机设备操作的。硬盘驱动器在本地缓冲数据以提高性能。这种方案要求硬盘驱动器包括低延迟的RAM，比如DRAM，这增加了硬盘驱动器的成本。

现在参考图3，图中显示了主机设备如桌面计算机的桌面HDDSOC 200。HDD SOC 200包括处理器204、硬盘控制器(HDC)208、读/写通道装置电路212、存储器216(其可以实现于芯片上和/或芯片外)和高速接口220。举例来说，高速接口220可以是与主机设备226通信的一种串行或并行接口，比如ATA和/或SATA接口。在这个实施例中，如图所示，主轴/VCM驱动器是和处理器204集成在一起的。HAD 13与处理器204以及读/写通道电路212相连接。主机设备226包括一个与ATA/SATA接口220通信的ATA/SATA接口228。HDD SOC200的操作与以上结合图1所作描述类似。

现在参考图4，图中显示了一个用于企业设备232，比如服务器或其他企业设备的HDD SOC 230。HDD SOC 230包括一个主轴/VCM/数据处理器234，其执行与主轴马达、VCM和/或数据处理相关的操作。HDD SOC 230进一步包括一个接口/数据处理器236，该处理器执行与企业设备接口相关的处理。HDD SOC 230还包括硬盘控制器(HDC)238、读/写通道电路242、存储器246(其可实现在芯片上)和高速接口250。举例来说，高速接口250可以是一种串行或并行接口，比如小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)或者光纤通道(FC)接口，此接口经由高速接口251与企业设备232通信。

由于使用不同数量的处理器和不同的输出端接口，制造商已经为企业应用和桌面应用设计和制造了两种不同的HDD SOC架构。特别的是，桌面HDD SOC 200包括单个处理器而企业HDD SOC 230包括两个处理器。此外，桌面HDD SOC 200典型地使用ATA和/或SATA接口而企业服务器典型地使用SAS和/或FC接口。独立的架构增加了两种设备的设计总量和模片成本(die cost)。

发明内容

本发明提供了一种用于存储设备的电路，包括第一高速接口，所述存储设备与主机设备通信。一存储控制器与所述高速接口通信。一缓冲器与所述存储控制器通信。所述存储设备在工作期间生成存储缓冲器数据，且所述存储控制器适合于经由所述高速接口，把存储缓冲器数据选择性地存储在至少所述缓冲器和/或所述主机设备之一中。

所述第一高速接口包括一串行的高级技术配件(ATA)接口。一处理器、一主轴/VCM驱动器和一读/写通道电路与所述存储控制器通信。

本发明提供了一种硬盘驱动组件，包括以磁性方式存储数据的硬盘驱动盘片。一主轴马达旋转所述硬盘驱动盘片并与所述主轴/VCM驱动器通信。一条读/写臂读和写数据到所述硬盘驱动盘片，并与所述读/写通道电路通信。

本发明提供了一种系统，该系统包括所述的电路，并进一步包括所述的主机设备。所述主机设备包括一个与所述第一高速接口通信的第二高速接口。易失性存储器存储来自存储设备的存储缓冲器数据。

一种芯片上系统(system on chip，SOC)包括所述的电路。

一种多芯片模块(MCM)包括所述的电路。

一种包括一主机设备的系统，所述主机设备包括一个处理器、一个与所述处理器通信的易失性存储器，以及至少与所述处理器和易失性存储器之一通信的第一高速接口。一个存储设备包括第二高速接口，第二高速接口与所述第一高速接口通信。一个存储控制器与所述第二高速接口通信。一个缓冲器与所述的存储控制器通信。所述存储设备在工作期间生成存储缓冲器数据。所述存储控制器适合于经由所述第一和第二高速接口，把存储缓冲器数据选择性地存储在至少所述缓冲器和/或所述主机设备之一中。

本发明提供了一种桥接电路，包括一第一接口，所述第一接口提供一串行的高级技术配件(ATA)接口。一第二接口提供串行连接SCSI(SAS)或者光纤通道(FC)接口之一。一处理器与所述第一和第二接口通信并支持连接和数据处理。存储器与所述处理器通信。

所述第一和第二接口和所述处理器被作为集成电路来实施。所述集成电路进一步包括所述的存储器。

本发明提供了一种系统，该系统包括所述的桥接电路，并进一步包括一个与所述桥接电路的第一接口通信的存储设备。所述存储设备包括一第三接口，其提供一串行高级技术配件(ATA)接口，并与所述第一接口通信。一存储控制器与所述第三接口通信。所述存储设备在工作期间生成存储缓冲器数据。所述存储控制器经由所述第一和第三接口，把存储缓冲器数据存储在所述桥接电路中。

本发明提供了一种用于存储设备的电路，包括提供串行高级技术配件(ATA)接口的第一接口，所述存储设备与外部设备通信。一处理器执行主轴/VCM和数据处理。一存储控制器与所述第一接口和所述处理器通信。所述存储设备在工作期间生成存储缓冲器数据。所述存储控制器经由第二高速接口，把存储缓冲器数据存储在所述外部设备中。

存储器与所述存储控制器通信。所述存储缓冲器数据被选择性地存储在所述存储器和/或所述外部设备之一中。一读/写通道电路与所述存储控制器通信。

本发明提供了一种桥接芯片，包括一第二接口，其提供一串行高级技术配件(ATA)接口，并与所述第一接口通信。一第三接口提供串行连接SCSI(SAS)或者光纤通道(FC)接口之一。

本发明提供了一种系统，该系统包括所述电路，并进一步包括一企业设备，所述企业设备包括与所述第三接口通信的第四接口。所述桥接芯片进一步包括一处理器，其与所述第三和第四接口通信，且执行连接和数据处理。所述桥接芯片与存储器通信。所述存储器存储来自所述存储设备的存储缓冲器数据。

根据以下提供的详细描述，本发明应用的其他方面将变得显而易见。应该理解的是，详细的描述和特定的例子虽然表示了本发明的优选实施例，但仅仅是为了说明的目的而不是打算限制本发明的范围。

还应说明，本发明要求2004年6月23日提交的60/582259号美国临时申请的优先权。以上申请的公开内容在此并入作为参考。

附图说明

由以下详细的描述参看附图，将能更充分地理解本发明，其中：

图1是依据现有技术的示例芯片上硬盘驱动系统的功能方框图；

图2是依据现有技术的示例主机设备的功能方框图；

图3是依据现有技术的桌面HDD SOC的功能方框图；

图4是依据现有技术的企业HDD SOC的功能方框图；

图5是硬盘驱动SOC的示例实施例的功能方框图，该硬盘驱动SOC包括一芯片上缓冲器，且利用主机设备的易失性存储器用于额外的HDD缓冲；

图6是一个流程图，说明了从主机设备的易失性存储器存储和检索硬盘缓冲器数据的一种示例性方法的步骤；

图7是在桌面应用中实施的一种桌面/企业SOC的示例性实施例的功能方框图；

图8是在企业应用中实施的桌面/企业SOC和桥接芯片的示例功能方框图；

图9是图7所示在桌面应用中实施的桌面/企业SOC的一个更详细的方框图；

图10是图8所示桌面/企业SOC和桥接芯片的一个更详细的功能方框图；

图11是依据现有技术具有FIFO存储器和基于主机的缓冲的HDDSOC的功能方框图；

图12A和12B是依据现有技术的低成本/性能HDD SOC和较高性能的HDD SOC的功能方框图；

图13A说明了依据一个实施例的用于低成本应用的HDD SOC，其包括小的本地存储器比如DRAM，且具有被禁用的基于主机的缓冲功能；

图13B说明了依据另一个实施例的用于较高性能/成本应用的HDD SOC，其包括小的本地存储器比如DRAM，且具有被启用的基于主机的缓冲功能；

图14和15说明了具有HDD SOC和小的本地存储器比如DRAM的MCM；而

图15说明了利用与图14相同的HDD SOC的一种企业应用。

具体实施方式

以下描述的优选实施例仅仅是示例性的，并且决非打算限制本发明、其应用或者使用。为清楚起见，在附图中使用相同的标记数字来标识类似的元件。虽然这里公开的是SOC，但本领域技术人员将理解SOC可作为多芯片模块来实施，而并不背离本发明。

现在参考图5，其中展示依据本发明的系统300，包括HDD SOC302。HDD SOC 302包括缓冲器332，此存储器存储与HDD的控制关联的数据和/或缓冲数据，从而让数据能够作为较大的数据块被收集和传输，以提高效率。缓冲器332可利用DRAM或其他类型的低延迟存储器。HDD SOC 302进一步包括一处理器334，其执行与HDD 300的操作相关的处理，比如主轴/VCM控制处理。

HDD SOC 302进一步包括一硬盘控制器(HDC)336，它经由高速输入/输出(I/O)接口338与主机设备通信。HDC 336也与主轴/音圈电机(VCM)驱动器340和/或读/写通道装置324通信。高速I/O接口338可以是串行ATA(SATA)接口。主轴/VCM驱动器340控制主轴马达16，主轴马达16旋转盘片14。主轴/VCM驱动器340也产生用于定位读/写臂18的控制信号，这种定位例如使用音圈传动器、步进电机或者其他合适的传动器来完成。高速I/O接口338与高速I/O接口344通信，高速I/O接口344和主机设备346相关联。

主机设备346包括处理器348和易失性存储器350。主机设备346和HDD SOC 302将一部分易失性存储器350分配给主机磁盘驱动缓冲器(HDDB)352。HDD SOC 302还包括缓冲器332。当需要额外的RAM用于缓冲时，HDD SOC 302便通过高速接口338将数据传输到位于主机设备346的易失性存储器350中的HDDB 352，或者从HDDB 352接收数据。例如，使用SATA接口可获得3Gb/s的额定速度或者更高的速度。本领域技术人员会理解，能够使用HDD SOC 302上的缓冲器332以及主机设备346的HDDB 352极大地增加了HDD SOC 302的灵活性。此外，通过进一步在HDD SOC 302上包括缓冲器332，便使得HDDSOC 302也可被用于没有启用HDDB352的应用中。

在一个实施方案中，主机设备346包括一操作系统，该操作系统允许用户从主机设备346的易失性存储器350给HDDB 352分配大小可变的存储区。在另一个实施方案中，易失性存储器350是被自动分配的，和/或被分配大小固定的、可让HDDB 352使用的存储区。

现在参考图6，该图显示了一种从主机设备346的易失性存储器350存储和检索硬盘驱动缓冲器数据的方法。此方法始于步骤355。在步骤356，控制确定是否有一请求，要求在HDD缓冲器中存储缓冲器数据。如果结果为“是”，那么控制继续到步骤358，并确定是否有一请求，要求在主机HDDB中存储缓冲器数据。如果步骤358的结果为“否”，那么控制把缓冲器数据存储在HDD SOC 302内的HDD缓冲器332中。如果步骤358的结果为“是”，那么在步骤364便控制通过高速接口338和344，而将缓冲器数据传送到主机HDDB 352中，且控制返回步骤356。

如果步骤356的结果为“否”，那么控制在步骤366确定是否有一请求，要求检索作为HDD缓冲器数据而存储的缓冲器数据。如果步骤366的结果为“否”，控制返回步骤354。如果步骤366的结果为“是”，那么控制在步骤370确定缓冲器数据是否存储在主机HDDB 352中。如果步骤370的结果为“是”，那么控制在步骤374便通过高速接口338和344，而从主机HDDB 352检索HDD缓冲器数据。

如本领域技术人员能够理解的，HDD SOC 302提供了灵活性，从而让使用或不使用SATA接口和主机存储器进行HDD缓冲的主机设备应用都能够得到实现。

依据本发明的一种系统包括一HDD SOC和一桥接芯片，能够在企业应用中使用。所述HDD SOC也可被用于桌面应用。现在参考图7和8，桌面/企业HDD SOC 450能够被分别用于桌面应用452和企业应用454，以减少成本。桌面/企业HDD SOC 450与主机设备346通信。桌面/企业HDD SOC 450选择性地利用主机设备346的易失性存储器，如同以上描述的HDDB 352。

在图8中，桌面/企业HDD SOC 450经由SATA接口464与桥接芯片460和存储器462通信。存储器462可以是DRAM或其他低延迟存储器。桥接芯片460执行SAS/FC到SATA的转换。HDD SOC 450使用类似ATA的软件协议，以在存储器486和存储器462之间分配缓冲器存储需求。通常，当超出与HDD SOC 450关联的存储器486的容量时，就使用缓冲器462。其他适合的技术可被用于确定缓冲器存储的分配和使用。

在一些实施方案中，较快的处理器可被用于企业应用和高级桌面应用，而较低速度的处理器可被用于桌面应用和低成本的企业应用。把相同的SOC用于桌面和企业应用的能力，使得与桌面应用相关联的额外容量的优点能够和与企业应用相关联的一般较低容量的优点结合起来。此外，由于相同的SOC可被用于这两种应用，所以在这些应用的库存中只需存储一个SOC。

现在参考图9，桌面/企业HDD SOC 450与主机设备346通信。当需要时，桌面/企业HDD SOC 450便选择性地利用HDDB 352作为缓冲器存储器，如上所述。当需要额外的RAM用于缓冲时，桌面/企业HDD SOC 450便通过高速接口344和490，将数据传输到位于主机设备346中的易失性存储器350中的HDDB 352或者接收来自HDDB 352的数据。如本领域技术人员能够理解的，能够使用桌面/企业HDD SOC450上的缓冲器存储器486以及主机设备346的HDDB 352，极大增加了桌面/企业HDD SOC 450的灵活性。此外，通过进一步包括桌面/企业HDD SOC 450上的缓冲器486，桌面/企业HDD SOC 450也可被用于没有启用HDDB 352的应用中。

现在参考图10，图中显示了桌面/企业HDD SOC 450。桌面/企业HDD SOC 450包括处理器474、硬盘控制器(HDC)478、读/写通道电路482、存储器486(其可以实现在芯片上和/或芯片外)和高速接口490。所述存储器可以是低延迟存储器，比如DRAM或其他低延迟存储器。存储器486可包括嵌入的1-T DRAM存储器。高速接口490可以是与桌面应用中的主机设备424通信的SATA接口(如图7和9所示)，或者是如图8和10所示的桥接芯片460。桥接芯片460包括SAS/FC/数据处理器500和SATA接口504。如图所示，存储器462可以在芯片上和/或芯片外。存储器462可以是低延迟存储器，比如DRAM或者其他低延迟存储器。SAS/FC/数据处理器500经由接口506和251与企业设备232通信。接口506和251可以是SAS/FC接口且企业设备232可以是服务器。

某些主机设备现在还不能为HDD SOC处理基于主机的缓冲存储器。换言之，在旧商业模型和新商业模型之间存在一个过渡时期。在旧商业模型中，主机设备没有支持基于主机的缓冲的驱动器，且HDDSOC和/或MCM具有足够的缓冲存储器来支持HDD操作。在新商业模型中，HDD SOC和/或MCM有非常小的FIFO存储器，且主机具有支持基于主机的缓冲的驱动器。本发明的实施例可完成在新旧商业模型之间的转换。

现在参考图11，为基于主机的缓冲而设计的HDD SOC 600通常包括一个非常小的存储器602，它典型地仅仅用于FIFO目的。存储器602典型地具有小于1MB的容量，例如某些HDD SOC 600包括约32kB的存储器。主机604包括存储器610，通过高速接口612比如图中所示的SATA但不限于SATA，存储器610支持基于主机的缓冲。当这些HDD SOC 600和不支持基于主机的缓冲的主机604一起使用时，由于不支持高速操作的存储器602的容量小，所以系统性能显著降低。

现在参考图12A和12B，低成本/性能的HDD SOC640不是设计用于基于主机的缓冲的，它典型地使用大于4MB以及小于64MB的存储器642。例如可以使用16MB的存储器。更高成本/性能的HDD SOC640典型地使用大于等于64MB的存储器646。

现在参考图13A和13B，依据本发明的HDD SOC 650包括存储器652，而没有外部接口用于额外的存储器。存储器652可以是DRAM且具有16MB的容量。依据本发明的HDD SOC 650选择性地启用基于主机的缓冲。对于较低成本/性能的应用654，HDD SOC 650利用存储器652，而具有主机658的基于主机的缓冲则被禁用，如图13A所示。在较高成本/性能的应用660中，HDD SOC 650利用存储器652，且基于主机的缓冲被启用，如图13B所示。

这个方案的好处之一是能够消除用于存储器扩展的HDD SOC 650上的外部引脚。因此可以使用较小的模片且减少制造成本，这是因为焊点对于制造来说成本较高(特别是对于CMOS≤90nm)。焊点还要求静电放电保护(ESD)，这也增加了制造和设计成本。

现在参考图14和15，对于HDD MCM，焊点可制造得更小，这造成较少关注ESD。此外，单一一个模片可被用于HDD MCM以处理没有本地HDD存储器的应用，及用于具有本地HDD存储器的应用。例如，HDD MCM 700可包括HDD SOC 702和存储器704用于桌面应用。相同的HDD SOC 700可被用于企业应用710中，无论是否使用存储器706。在此情况下，HDD SOC 702便使用高速接口712如SATA，连接到与桥接电路718关联的存储器714，如上述附图所示。

可以理解的是，如果需要，HDD SOC 450、460和302可以封装成多芯片模块。虽然本发明的实施例是结合磁存储系统描述的，但技术人员可理解的是本发明也可结合光存储和/或其他只读数据和/或读/写系统使用。本领域的技术人员现在能够从前述描述理解本发明的广泛原理可以各种形式实现。因此，虽然本发明是结合这里的特定例子描述的，但本发明的真正范围不应该如此受限，因为在研究附图、说明书和权利要求后，其他修改对于技术人员来说将显而易见的。

Claims (10)

1.一种用于与外部设备通信的存储设备的电路，包括：

一第一接口，其提供串行高级技术配件接口即ATA接口；

一处理器，其执行主轴/VCM及数据处理；和

一存储控制器，其与所述第一接口和所述控制器通信；

其中所述存储设备在工作期间生成与存储相关的缓冲器数据，且其中所述存储控制器通过所述第二高速接口，把所述与存储相关的缓冲器数据选择性地存储在所述外部设备中。

2.如权利要求1所述的电路，进一步包括一存储器，其与所述存储控制器通信，其中所述与存储相关的缓冲器数据是选择性地存储在所述存储器和/或所述外部设备其中之一内的。

3.如权利要求1所述的电路，进一步包括一读/写通道电路，其与所述存储控制器通信。

4.如权利要求3所述的电路，进一步包括一硬盘驱动组件，该硬盘驱动组件包括：

一存储介质盘，其存储数据；

一主轴马达，其旋转所述存储介质盘，且其与所述处理器通信；

一读/写臂，其对所述存储介质盘读和写数据，且其与所述读/写通道电路通信。

5.一种系统，其包括如权利要求1所述的电路，且进一步包括一桥接芯片；该桥接芯片包括一第二接口，其提供一串行的高级技术配件接口即ATA接口，且其与所述第一接口及一第三接口通信；该第三接口提供串行连接的SCSI接口或者光纤通道接口其中之一，所述串行连接的SCSI接口又称SAS接口，所述光纤通道接口又称FC接口。

6.如权利要求5所述的系统，进一步包括一企业设备，该企业设备包括一第四接口；该第四接口与所述第三接口通信。

7.如权利要求5所述的系统，其中所述桥接芯片进一步包括一处理器，其与所述第三和第四接口通信，且其执行接口和数据处理。

8.如权利要求7所述的系统，其中所述桥接芯片与一存储器通信，其中所述存储器存储来自所述存储设备的所述与存储相关的缓冲器数据。

9.一种芯片上系统即SOC，其包括权利要求1所述的电路。

10.一种多芯片模块，其包括权利要求1所述的电路。

Images