CN1849991A

CN1849991A - 双向数字无线内窥镜胶囊用的集成电路系统

Info

Publication number: CN1849991A
Application number: CN 200610012011
Authority: CN
Inventors: 谢翔; 李国林; 喻学艺; 王志华
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2006-05-26
Filing date: 2006-05-26
Publication date: 2006-10-25
Anticipated expiration: 2026-05-26
Also published as: CN100403972C

Abstract

本发明涉及无线内窥镜系统的体内胶囊数模混合集成电路技术领域，其特征在于，依次含有：图像传感器，用电池供电的、包括数字基带电路和模拟射频电路的数模混合集成电路；其中，该数模混合集成电路为含有胶囊内系统控制单元、图像传感器接口、图像编解码及压缩单元、无线基带处理单元以及驱动单元，分别由所述控制单元内的低频控制子单元、控制子单元以及图像传感器接口、图像压缩单元、存储器以及无线基带处理单元中的无线收发电路组成三级管理结构，来控制胶囊内各部分电路的休眠状态和工作状态之间的转换，从而降低了动态功耗，避免了各电路单元的同时动作，使胶囊的连续工作时间超过14小时。

Description

双向数字无线内窥镜胶囊用的集成电路系统

技术领域

本发明属于无线内窥镜系统的体内胶囊数模混合集成电路设计技术领域。

背景技术

常规内窥镜系统由于导管的存在造成两大缺陷：①给患者带来痛苦；②检查部位受限。无线内窥镜将照明、图像采集和传输集中在一个胶囊内，在患者吞服胶囊后由图像传感器开始采集图像，并经过专用集成电路数字部分的处理(包括图像压缩和无线通信基带处理等)由模拟射频模块以无线方式传到体外，供医生诊断。

双向数字式无线内窥镜系统由体内胶囊和体外收发控制平台两大部分组成，采用无线方式在两者之间通信。体外收发控制平台通过向体内胶囊发送控制命令，来控制体内芯片工作状态，并对图像大小、曝光时间、采集视角、图像压缩质量等参数进行调节。体内胶囊芯片在接受到体外收发控制平台命令后完成图像的采集、数据的压缩和通信基带处理和发送以及错误包的重传等功能。为了便于患者吞服，要求体内胶囊尺寸足够小；为了实现对全消化道的检查，要求胶囊内电路功耗很低，在电池供电的情况下能保证连续工作12小时以上。

发明内容

根据无线内窥镜胶囊系统对体内胶囊专用集成电路小尺寸、低功耗的要求，本发明提出了一种低复杂度的系统结构，提出了一种用于双向数字式无线内窥镜系统胶囊内的小尺寸、低功耗数模混合集成电路设计和验证方法，并基于UMC0.18um集成电路工艺，设计实现了体内专用集成电路。

本发明提出的双向数字无线内窥镜胶囊用的集成电路系统，其特征在于：该系统含有：图像传感器、无线收发器以及用电池供电的包括数字基带电路和模拟射频电路在内的数模混合集成电路，其中：

图像传感器采用CMOS器件组成；

数字基带电路含有：胶囊内的系统控制单元、图像传感器接口、图像编码及压缩单元、无线基带处理单元以及驱动单元，其中：

胶囊内的系统控制单元含有低时钟控制控制子单元、控制子单元和工作单元，其中：

低时钟控制子单元执行对高时钟频率的时钟晶体的起振与停振操作，以控制该系统控制单元内工作单元中各电路的休眠模式和工作模式之间的转换，该低时钟控制子单元包含：

低时钟控制器，分别输出32KHz的低频时钟和40MHz的高频时钟，接收所述控制子单元发出的起振或停振命令request，并发出相应的控制信号wake_up；

可控晶体振荡环，含有：

寄存器(A)，设有：所述32KHz工作时钟信号输入端、所述控制子单元发出的休眠请求信号的输出端以及复位信号的输入端；

寄存器(B)，该寄存器(B)的D输入端与所述寄存器(A)的Q输出端相连，同时也设有所述32KHz工作时钟信号的输入端和所述复位信号的输入端；

40MHz晶体振荡器；

第(1)与非门，一个输入端与所述寄存器(B)的Q输出端相连，另一个输出端与所述低时钟控制器的wake_up信号输出端相连，当所述控制子单元输出的request信号以及低时钟控制的wake_up信号皆为高电平时，所述第(1)与非门的输出为低电平，所述40MHz晶体振荡器停振；

第(2)与非门，一个输入端与所述40MHz晶体振荡器相连，另一个输入端与所述第(1)与非门的输出端相连，同时输出端则与40MHz晶体振荡器的另一端相连；

延迟电路，一个输入端与所述第(1)与非门的输出端相连，另一个输入端接所述32KHz信号的输出端，使系统由休眠进入工作模式时，该延时电路输出40MHz时钟与所述40MHz晶体振荡器起振有一个稳定的延时；

锁存器，一个输入端与所述延时电路的延时后的40MHz频率信号输出端相连，另一个输入端与所述第(2)与非门的输出端相连，输出一个稳定的40MHz频率信号；

第(1)与门，一个输入端与所述锁存器的输出端相连，另一个输入端与所述第(2)与非门的输出端相连，以便向所述控制子单元的输出稳定的40MHz的频率信号；

工作单元，含有：

图像传感器接口，工作时钟为400KHz；

图像压缩单元，工作时钟为40MHz；

存储器；

该工作单元与所述无线基带处理单元以及收发电路组成第三级时钟管理电路；

控制子单元，其400KHz的时钟信号输出端与所述图像传感器接口的相应输入端相连；40MHz时钟信号输出端与所述图像压缩单元的相应输入端相连；2MHz时钟信号输出端和640KHz时钟信号输出端依次分别与所述无线基带处理单元中的发送电路以及接收电路相连；另有两个40MHz和2MHz时钟信号输出端经过一个选择器与所述工作单元存储器的相应输入端相连；

所述控制子单元是第二级时钟管理电路，其工作状态依次按以下顺序进行：

h)系统初始化状态：初始化寄存器(A)及寄存器(B)的值，并通知低时钟控制器进入系统休眠状态；

i)休眠状态：该控制子单元发出休眠请求信号request，使所述40MHz晶体振荡器停振，第(2)与非门输出低电位，使所述工作单元内的各电路停止工作，进入休眠状态；

j)接收命令状态：所述无线收发器接收来自外部的进入工作状态的命令，通过所述无线基带处理单元送入所述控制子单元；

k)设置图像传感器和无线收发器的状态：所述控制子单元完成对所述图像传感器和无线收发器内部寄存器的设置，再回到接收命令状态；在这个状态(d)中，只有图像传感器接口的400KHz与无线收发器内无线接收端的640KHz时钟在工作，其余各时钟被关闭；

l)图像采集状态：所述控制子单元通过图像传感器接口令所述CMOS图像传感器采集图像，采集时根据外部的工作命令进行，在采集结束后，把图像数据从所述CMOS图像传感器输出并送入依次相串接的数据总线编码器、数据总线解码器进行编解码后进入所述存储器；

m)图像压缩状态：所述控制子单元把存储器中存储的图像数据送往图像压缩单元压缩后，再把压缩后的数据送回所述存储器；

n)图像传输状态：从该存储器中把压缩后的图像数据读出，并分为若干数据包，以2Mbps的基带码率发送到所述无线基带处理单元后，通过所述无线收发器发到体外；在正确发送完一帧图像后，该控制子单元自动进入接收命令状态；

无线基带处理单元，含有：

发送电路，依次有并-串转换电路、信道编码电路和无线发送基带控制电路串接组成；

接收电路，依次由无线接收基带控制电路、串-并转换电路、信道解码电路串接组成；

所述并-串转换电路的输入端与所述存储器的输出端相连，而控制指令输入端与所述控制子单元的相应输出端相连；所述信道解码电路的数据输出端与所述控制子单元的相应输入端相连；

驱动单元，是一个微电流刺激器，其驱动控制信号输入端与所述控制子单元的相应输出端相连，该微电流刺激器的输出信号是用于刺激消化道壁的微电流信号；

无线收发器，包括天线、无线接收器和无线发送器，所述无线发送器的输入端和所述无线发送基带控制电路的输出端相连，而无线接收器的输出端与所述无线接收基带控制电路的相应输入端相连。

本发明中，SRAM的面积大约占整个芯片面积的70％。在芯片的测试中采用PGA封装。为了测试芯片的各项指标与功能，设计了专用PCB测试板。而且为了能在模拟RF前端芯片设计成功之前能对设计的数字芯片进行测试，所设计的数字芯片中的基带部分包含了两个接口：一个与Xe1201的接口以及与本发明中射频团队研制的射频芯片的接口。测试结果表明整个芯片的各项指标功能均已完成，图18是设计的数字芯片在图像采集、图像压缩与传输阶段时的功耗测量图，其中采样电阻为10欧姆。表1是测试后芯片的主要性能指标，它表明设计芯片的各项功能指标均已达到设计目标。在射频功耗假设为9mW(射频芯片指标)的情况下胶囊内所有电路的平均功耗将小于15mW，胶囊的连续工作时间将超过110×2/15＝14.7小时(以从市场上可买到的一节氧化银电池的供电量110mWh为标准)，超过了设计方案中胶囊能连续工作12小时的设计指标。

表1无线内窥镜胶囊内数字芯片的主要技术指标

工艺器件库芯片核心面积低时钟频率高时钟频率逻辑规模存储器规模休眠时的功耗工作时的功耗供电电压

UMC 0.18μm 6-layer CMOSArtisan标准单元器库、I/O器件库、SRAM3.0mm×4.6mm32kHz40MHz9万等效门(标准二输入与非门)103kBytes80μW6.5mW(8帧/秒，图像尺寸320*288)1.8V(core)/3.3V(I/O)

附图说明

图1胶囊内数模混合芯片结构框图；

图2胶囊内数模混合芯片电路IC结构图；

图3采用三级时钟管理的数字电路结构；

图4可停止的晶体振荡环路的电路；

图5系统处于不同工作模式下40MHz时钟的输出时钟波形；

(a)系统从工作模式到休眠模式时的40MHz时钟的输出时序波形；

(b)系统从休眠模式时进入苏醒状态时的40MHz时钟的输出时序波形；

(c)系统从休眠模式到工作模式时的40MHz时钟的输出时序波形；

图6“低时钟控制单元”的状态机；

图7“控制单元”的状态机；

图8基于锁存器的门控时钟技术；

图9总线反转的编码原理图；

图10图像压缩单元的ASIC实现结构；

图11图像压缩单元中低通滤波器的ASIC实现结构；

图12无线基带通信处理单元的电路结构；

图13微电流刺激器电路；

图14双向数字化无线内窥镜的FPGA验证系统结构；

图15能量测量电路原理图；

图16FPGA验证系统中体内各主要模块的功耗测量结果；

(a)系统中采用休眠工作方式的功耗；

(b)系统中没有采用休眠工作方式的功耗；

(c)SRAM单元部分采用能量管理策略的功耗；

(d)SRAM单元部分无能量管理策略的功耗；

(e)无线收发器部分采用能量管理策略的功耗；

(f)无线收发器部分无能量管理策略的功耗；

(g)图像传感器部分采用能量管理策略的功耗；

(h)图像传感器部分无能量管理策略的功耗；

图17无线内窥镜胶囊内数字芯片后端设计流程；

图18在图像采集、存储与图像传输阶段中胶囊内数字芯片的功耗图。

具体实施方式

本发明提出双向数字无线内窥镜胶囊低功耗集成电路方法，该方法是一种用于双向数字式无线内窥镜系统胶囊内的小尺寸、低功耗数模混合集成电路设计和验证方法；所述双向数字式无线内窥镜系统包括体内胶囊和体外收发和控制平台两大部分，两者之间采用无线通信；所述胶囊内部结构包括图像采集模块、含图像压缩的数字信号处理和无线基带处理控制模块、存储器和无线收发的射频模块；所述数模混合集成电路的设计方法如下述：

a)所述双向数字式无线内窥镜系统采用收发同载波频率的半双工无线通信方式和ASK/OOK调制解调方式以降低所述胶囊内集成电路的复杂度和功耗；

b)所述胶囊内集成电路有休眠状态和工作状态两种，所述体外收发和控制平台可以发出控制指令使其进入休眠状态；

c)低时钟控制单元作为系统休眠状态时的工作单元，工作频率仅为32kHz。

d)所述胶囊内图像传感器输出的图像数据用BAYER格式，将数据量降为全彩色RGB的三分之一；

e)采用一种低复杂度、高效率、基于BAYER图像格式的准无损图像压缩算法、且支持Region of Interest无损压缩；

f)采用时钟门控技术；

g)所述数模混合集成电路的射频模块的本振采用自由振荡方式，节约锁相环带来的较大功耗，而中心频率的跟踪和校准依靠所述体外控制平台的无线收发模块来实现；

h)采用脉宽调制方式控制闪光灯，仅在图像采集的瞬间进行闪光；

i)采用能量管理方案来控制胶囊内各模块的工作状态以降低整机功耗；

j)基于电池供电系统的特性，在速度满足设计要求的前提下，电路设计中尽量避免各部分电路同时动作；

k)采用总线编码技术降低总线翻转概率，从而降低动态功耗；

所述验证方法如下述：

a)采用商用CMOS图像传感器、FPGA、PROM、无线收发芯片以及40MHz和32kHz的晶振等器件搭建所述无线内窥镜系统体内胶囊的验证系统；

b)采用商用FPGA、PROM、MCU、USB控制器、无线收发芯片、工作站以及40MHz晶振等器件搭建所述无线内窥镜系统体外收发和控制平台的验证系统；

c)基于体内胶囊和体外收发和控制平台验证系统验证系统功能和特性；

d)采用小阻值取样电阻对工作电流取样，基于可编程混合信号示波器和VC++语言编写功耗测量软件平台，验证能量管理策略和低功耗特性。

本发明提出双向数字无线内窥镜胶囊低功耗集成电路系统，该系统是一种用于双向数字式无线内窥镜胶囊内小尺寸、低功耗数模混合集成电路的结构；所述数模混合集成电路采用电池供电，由数字基带电路和模拟射频电路组成，所述数字基带电路包括下述单元：

a)胶囊内的系统控制单元：主要包括“低时钟控制单元”和“控制单元”；所述“低时钟控制单元”完成对高时钟晶体的起振与停振来控制体内电路部分的休眠模式与工作模式之间的切换；所述“控制单元”完成对图像采集的控制、图像压缩模块控制、基带处理器部分的控制、系统能量的管理、时钟的管理等等；由此在低时钟控制单元、控制单元、其余功能模块电路之间实现三级的时钟管理；

b)图像传感器的接口：主要包括图像传感器的控制接口以及数据总线编码与解码器；所述控制接口采用I2C标准接口来实现对图像传感器内部各项参数的设置；所述数据总线编码/解码器对图像传感器输出的数据总线进行编码，降低总线翻转带来的功耗；

c)图像压缩部分：主要包括存储器和图像压缩模块；所述存储器用来存储图像传感器输出采集的图像数据以及经过压缩后的图像数据；所述图像压缩模块是采用一种准无损和无损图像压缩算法对图像数据进行压缩；

d)无线基带处理模块：主要包括“并—串”、“串—并”、“信道编/解码器”以及“无线收发基带控制器”，主要完成发信机训练码和帧同步信号的产生、接收机的位同步和帧同步提取、信道的编/解码等无线通信的基带处理功能；

e)驱动电路模块：主要完成对四盏LED灯的驱动，以及微电流刺激器的驱动，所述无线内窥镜胶囊通过微电流来刺激消化道壁，使得其收缩来加快胶囊的运动。

各单元的设计：

一.胶囊内的系统控制单元

该单元是整个胶囊内电路系统的控制核心，同时也是系统能量管理策略的执行者。系统控制单元中“低时钟控制单元”的工作时钟频率是32kHz，“控制单元”的工作时钟频率采用40MHz。为了实现数字电路部分的低功耗以及整个系统的低功耗管理，本发明采用如图3所示的一个三级的时钟管理电路结构。这三级时钟有不同管理优先权，其中第一级优先权最高，然后依次降低。下面针对每一级时钟管理的设计进行分析和介绍。

1.第一级时钟管理

第一级时钟管理具有最高级时钟管理优先权，通过控制系统40MHz晶体起振与停振，来停止“控制单元”的时钟输入，实现系统的休眠和工作两种工作模式。图4显示了在第一级“低时钟控制单元”中采用的一种可停止晶体振荡环路的电路。当“控制单元”收到来自外部的休眠命令，且在确保系统的第二和第三级电路都停止工作后，会向“低时钟控制单元”发出系统休眠的申请，即‘request’为高电平信号，同时“低时钟控制单元”也将控制信号‘wake_up’设为高电平，使得40MHz晶体振荡环路的控制信号‘clk_on’为低，因此晶体振荡环路被打断而停振。考虑到当系统从休眠进入工作模式时，40MHz晶体在刚起振时频率信号不稳定，因此电路中采用了“延迟单元”以确保输出到“空制单元”的40MHz时钟信号是稳定的。电路中的锁存器则是用来消除时钟输出时的毛刺。由于信号‘request’是来自“控制单元”的异步信号，所以电路中采用了寄存器A和B来进行同步。虽然采用两级寄存器进行同步，从理论上不能完全消除同步失败，但这种简单的同步方式能够把这个同步失效的概率降低到极小。采用该同步方式的同步失败平均间隔时间可用下面公式1进行描述

MTBF = \frac{e^{(T + t_{r}) / t_{sw}}}{f_{d} f_{c}^{2} w^{2}}

公式1

公式中t_r＝t_c->q+t_met：t_c->q表示从寄存器时钟端到数据输出q端的延迟时间；t_met表示从寄存器数据输出端输出数据到可以进行稳定采样的那段时间；t_sw是亚稳态的分辨率时间；f_c是“低时钟控制单元”的工作频率，32kHz；f_d是异步数据的变化率，考虑到一个周期内有上升和下降沿，因此它是两倍于异步时钟的频率，即80MHz；w＝t_setup+t_hold，其中t_setup是寄存器的建立时间，t_hold是寄存器的保持时间。

由于系统采用UMC 0.18μm CMOS的工艺，所以有t_c->q≈0.25ns，t_met≈31.2ms，t_sw≈0.1ns，w≈0.15ns代入公式1中，可以得出平均同步失效时间将大于10²⁶⁰年。因此设计中的同步失效完全可以忽略。图5所示是可停止晶体振荡环路输出时钟信号的波形图。

图6所示是“低时钟控制单元”的状态机，它包括三个状态：

a)休眠状态：通过控制信号‘clk_en’为低电平使得40MHz晶体停振，系统进入休眠模式。其主要时序波形见图5(a)。在该状态下，低时钟控制单元会定时让晶体起振，来唤醒“控制单元”控制无线接收机接收数据，判断当前外部是否有控制命令发送。

b)苏醒状态：该状态下40MHz晶体启振，胶囊内接收机开始工作，当在指定时间内未收到体外发送的控制命令时，则又进入休眠状态。其主要时序波形见图5(b)。

c)工作状态：在该状态下，整个胶囊内系统处于正常工作模式，除非接收到体外发来的休眠命令，则“低时钟控制单元”进入休眠状态；或者胶囊在指定的长时间内未接收到任何外部发来的命令信号时，也会进入休眠状态(保证系统在信道条件恶劣到无法进行正常的图像传送时，则胶囊内系统进入休眠模式以节约能量)。

通过第一级时钟管理实现了胶囊内系统的休眠模式，大大节约了胶囊在通过那些医生不感兴趣的消化道区域时的能量，保证设计的无线内窥镜系统能实现对整个消化道系统的检查。用Synopsys公司的PrimePower工具进行功耗分析，表明在系统处于休眠模式时，数字IC部分的功耗仅为60μW。

2.第二级时钟管理

“控制单元”是第二级时钟管理的控制核心，它控制除“低时钟控制”以外的所有其它模块的时钟输入。“控制单元”的状态机见图7所示。它包括如下几个状态：

a)系统初始化状态：上电时初始化所有寄存器的值，并通知“低时钟单元”可以进入系统休眠模式。

b)休眠状态：系统的40MHz工作时钟被停振，第二和第三级时钟管理中的所有模块都因此停止工作，系统进入休眠模式，只有系统接收到体外的新命令时，才会进入工作模式状态。

c)接收命令状态：在这个状态中胶囊内系统接收来自外部的命令，根据接收到的命令，来确定系统下一步的动作。

d)设置图像传感器和无线收发器状态：完成对图像传感器和无线收发器内部寄存器的设置，然后回到接收命令状态。在这个状态里，只有图像传感器接口的400kHz与无线接收器模块的2MHz工作时钟在工作，其它各模块的时钟都被关闭。

e)图像采集状态：胶囊会根据接收命令中指定的二维或三维以及图像尺寸进行图像采集和存储，完成采集和数据存储后，则自动进入图像压缩状态。在该状态中，只有CMOS图像传感器的20MHz与存储器的40MHz时钟在工作。

f)图像压缩状态：胶囊根据接收到的外部命令进行指定质量和指定感兴趣区域(ROI)的图像压缩，压缩后的数据将存回存储器中。完成压缩后，自动进入图像传输状态。在压缩状态中，只有图像压缩模块的和存储器的40MHz时钟在工作。

g)图像传输状态：从存储器中把压缩后的图像数据读出分成若干数据包，以2Mbps基带码率发送到无线发送器，通过射频信号发送到体外。当正确发送完一帧图像后，则自动进入接收命令的状态。在传输状态中，只有无线基带处理模块中的接收模块的2MHz工作时钟与存储器的2MHz读时钟进行工作。

在第二级时钟管理中，通过采用大量的门控时钟来减少时钟网路的功耗以及降低数据路径上的时序要求。系统采用了如图8所示基于锁存器的门控制时钟技术。其中的锁存器是用来消除毛刺信号。

3.第三级时钟管理

除了“低时钟控制单元”和“控制单元”以外的其它各模块均属于第三级时钟管理部分，它们都有各自的时钟管理。

设计中采用这种三级的时钟管理能够大大降低胶囊内的功耗，仿真结果表明，在采用这种时钟管理结构比不采用时钟管理结构和能量管理要节约能量约55％；采用这种电路结构，也有利于系统基于模块的设计。

二.图像传感器的接口

1.图像传感器的控制接口

采用了I2C的标准控制接口来对图像传感器OV7648进行内部寄存器设置。该模块的输入400kHz时钟信号受“控制单元”控制，当完成对传感器的设置后，该模块的时钟将被关闭。

2.图像传感器数据线的总线编码

为了减少图像传感器总线上数据变化带来的功耗，数字电路部分采用了参考文献提出的基于汉明距离的总线反转的编码技术，其基本原理图见图9。

三.图像压缩

考虑到将来还需要对采集的原始图像数据进行研究，因此发明中图像压缩方案中的SRAM大小仍能存储一帧未压缩的图像。该单元电路的实现结构见图10。压缩部分电路的工作时钟是40MHz，从图像传感器输出的Bayer阵列彩色图像数据首先将通过一个低通滤波器滤波，然后再进行JPEG-LS(已有的一种图像压缩算法)的无损压缩，压缩后的数据将存回SRAM，以保证这些压缩后的数据可以通过SR+SW混合ARQ通信方式，以无线方式发送到体外。

其滤波器部分的硬件结构如图11所示，实现非常的简单。输入的同步信号主要包括：行/场同步信号，以及每个像素点输出的同步时钟信号等。行场同步信号用来计算当前输出图像数据所在的行和列，提供滤波控制部分来决策当前的像素点是否要被低通器滤波，来实现对ROI内的图像数据实现无损压缩。那些滤波和ROI中未滤波的数据都将存入SRAM中。滤波过程只需要一个8比特位宽的加法器。该滤波器的硬件开销非常低，对于每个需滤波的像素点只需要进行两次8比特位宽的加法操作和一次SRAM的写操作，每个色彩分量只需要二个寄存器来存储相邻点的像素点值。

JPEG-LS的硬件实现部分主要包括如下几部分：

a)JPEG-LS的控制单元

主要实现对输入的Bayer图像数据的滤波和数据存储的控制，以及数据的压缩，并对上下文的决策单元的输出结果判断当前压缩点应该进入的编码模式，它还控制着整个JPEG-LS压缩模块的时钟管理。

b)上下文决策

该模块是根据当前被压缩点的上下文内容来进行本地梯度的计算和量化，以及对量化后梯度的融合与压缩模式的选择，决策的结果将送回控制单元。

c)误差预测

该单元首先完成对被压缩点的中值边缘检测，也即对被压缩点值的固定预测，并对固定预测值进行自适应校正，然后计算预测值的误差，以及对误差值的归类与映射。

d)计算新的参数值

在误差预测和计算中，需要用到四组参数A、B、C和N，这四组参数是根据图像的自身内容进行自适应调整，使得预测的误差越来越小。这四组预测参数被存储在SRAM中，所需内存大小＝68×16(参数A)+368×6(参数B)+368×8(参数C)+368×6(参数N)＝13248bits。

e)Golomb编码

JPEG-LS的正常编码模式下，对预测误差值进行限定码字长度的Golomb编码。

f)游程扫描和游程编码

对进入游程编码模式的压缩点进行游程扫描，并对扫描的游程长度进行Golomb编码。

因此图像压缩部分总的内存开销是322×288×8+13248＝755136bits。

四.无线基带通信处理模块

图12所示是无线基带通信处理模块的电路结构。该部分电路可分为数据发送和数据接收两个模块。

1)数据发送模块

在每帧图像开始发送前是先把训练码和帧同步码生成器生成的数据流发送至射频发送单元，然后再从SRAM中读取8比特位宽的压缩后图像数据，通过并—串转换单元把数据变为串行的数据，进行16bits的CCITT-CRC的编码、采用多项式生成序列G(x)＝Z^-7+Z^-4+1加入扰码，最后把数据以2Mbps码率送至射频单元进行无线发射。整个发送过程由基带处理单元控制器进行各单元间的协调控制。数据发送模块的主时钟频率是2MHz。

2)数据接收模块

当系统处于接收外部命令状态时，从射频单元输出的数据流先是经过两级的同步单元进行同步，即位同步与帧同步单元。由于在系统设计方案中考虑到多胶囊同时工作的情况，因此在外部发送来的帧同步数据中将包含胶囊的识别码，只有在帧同步单元中获取了正确的胶囊识别码后，才会将收到的控制命令数据送入到CRC解码单元和串—并转换单元。外部命令发送的码率是128kbps，因此数据接收单元的工作时钟频率选择在6401kHz，以降低数据接收时的功耗。

由于系统是采用半双工的通信方式，因此在基带处理部分采用了时钟管理单元，以控制系统处于数据发送和接收不同状态时，关闭无需工作模块的时钟，以降低功耗。

五.驱动电路模块

该部分电路主要包括四盏LED灯的驱动，以及微电流刺激器的驱动。

1.LED灯的驱动

设计中采用了带输出buffer、具有24mA电流输出、电压为3.3V的CMOS输出I/O作为两盏发白光LED的驱动，以及两盏发不同红外光LED的驱动。

2.微电流刺激器的驱动

该单元的目的是产生微电流以刺激消化道壁来加速胶囊在人体内的运动。图13所示是本发明提出的微电流刺激器电路图。而数字部分提供的驱动控制信号，是‘ctrl1’和‘ctrl2’。信号‘ctrl1’将直接控制PMOS管MM5的栅级，当为高电平时，可以控制输出电流‘I1’；当为低电平时，则电流‘I1’为零。同样另一个控制信号‘ctrl2’将通过控制PMOS管MM6的导通与否来控制电流I2。I1和I2的电流输出公式可见公式2。其中μ_n是NMOS管的电荷迁移率；W，L和C_ox分别表示晶体管的宽度，长度和每单位面积的电容量。

I 1 = I 2 = \frac{2}{μ_{n} C_{ox} {(W / L)}_{N}} \cdot \frac{1}{R_{S}^{2}} {(1 - \frac{1}{\sqrt{K}})}^{2},

公式2

那么微电流刺激器输出的总电流为Iout＝I1+I2。因此数字电路部分可以根据接收到的外部命令，通过控制‘ctrl1’和‘ctrl2’驱动信号来控制微电流刺激器是否输出电流以及输出多大的电流来控制胶囊的运动速度。

胶囊内低功耗电路的FPGA验证环境设计：

根据前面提出的数字电路设计方案，本发明设计了如图14所示双向数字化无线内窥镜的FPGA验证环境系统，它由体内和体外两部分组成：

一.体内无线内窥镜胶囊系统

其电路构成的主要芯片是：

1.OMINIVISION公司的CMOS图像传感器OV7648，其带封装的尺寸要小于4.9mm×4.7mm和低功耗40mW@30帧/秒，外围器件少(仅一个电容)；

2.40MHz和32kHz的晶振；

3.FPGA选用Xilinx的VirtexII XC2V1000，为了能够脱机工作还选择了该公司相应的PROM：XC18V04；

4.无线收发器选择Xemics公司的XE1201，该芯片采用了FSK调制方式，其工作频率是在433MHz，码率是64kHz。

对胶囊内图像传感器和无线收发器芯片选择的原则是：体积小，功耗低以及外围电路简单。以保证将来能够集成在胶囊内。无线内窥镜胶囊内电路系统采用双时钟工作，当系统处于正常工作状态时，主模块工作在40MHz频率上，胶囊内系统处于休眠状态时，仅有低时钟单元工作在32kHz，其它模块的时钟均被关闭，这样能够大大降低胶囊内的功耗。在工作状态时，无线收发器收到体外传来的控制信号，送到FGPA中进行命令解析，然后通过FPGA数字控制逻辑来控制图像传感器采集图像，并在FPGA内的RAM中缓存，然后进行图像压缩后，把输出码流送到无线收发器，发送到体外的图像接收部分。体内胶囊部分的数字逻辑部分的等效门数为41,367。

二.无线内窥镜系统的体外图像接收部分

电路构成的主要芯片是：

1.无线收发器是Xemics公司的XE1201；

2.20MHz的晶振；

3.FPGA选择Xilinx的VirtexII XC2V500以及相应的PROM-XC18V04；

4.单片机是ATMEL公司的89C52芯片；

5.USB控制器是CPRESS公司的SL811HS芯片；

6.选用PC机作为工作站。

体外部分芯片的选择主要是考虑成本和小体积。体外系统工作的主时钟频率为20MHz。其主要功能是把计算机上用户发出的控制命令通过USB控制器送到单片机进行解析，并送往FPGA的控制逻辑来控制无线收发器把命令发射到胶囊系统。当胶囊内发送的图像数据被无线收发器接收后，被缓存到FPGA内的RAM中，然后在单片机控制下通过USB控制器把压缩的图像数据送到PC工作站上进行解压缩，并进行图像插值和图像处理等。

该FPGA验证环境，不仅测试和验证了本发明提出的双向数字化无线内窥镜的方案，还提供了下一步无线内窥镜胶囊内的电路系统实现单片集成的设计验证环境和研究条件，同时可以验证胶囊内能量管理策略方案的效果。图15是能量测量电路的原理图。其中取样电阻采用小的阻值已保证不影响电路的工作。

测量中使用了Agilent 54622D混和信号示波器，它可由外部计算机编程控制操作，并具有将测量所得数据通过串口数据线传送到外部计算机的功能。由于只能传送采集到的数据，为了能直观地观察波形数据，采用VC++语言实现了对该示波器的采集控制、数据传输以及对采集到的数据进行各种灵活的显示等功能。

虽然在FPGA系统上进行功耗测量的结果不能精确定量地反映下一步实际设计的ASIC芯片功耗情况，但在FPGA系统上进行功耗测量，能够定性地分析系统功耗和能量管理策略。它主要解决了如下两个问题：a)能够验证下一步对ASIC进行功耗测量方案的正确性；b)测量的功耗结果能够定性地表现出采用能量管理策略后，功耗节约的大致情况以及能量管理策略的效率。

图16是设计的功耗数据采集、测量和处理软件显示的功耗曲线对比图。这些曲线是胶囊内系统在不同阶段下，采用与不采用能量管理策略时的功耗对比。图中的纵坐标是取样电阻上的电压值，横坐标是时间轴。根据采用的功耗测量方式有如下换算公式：P＝U²/R，其中R是取样电阻的电阻值，实际测量中为2欧姆。虚线280mV是FGPA系统静态功耗点，即FPGA在未加载设计的逻辑电路时取样电阻上测得的电压值。由于电阻值固定，因此取样电阻上的电压值准确反映了胶囊内FPGA验证电路系统的功耗，在下面为了讨论方便，功耗都用取样电阻的电压来表示。图16(a)和(b)说明了在系统采用低时钟休眠状态与系统未采用低时钟休眠状态时的功耗对比图，可以看出采用休眠状态后，其电压值能下降(312-286)/(312-280)＝81％，也即功耗能大大下降。从图16(c)和(d)功耗曲线的对比可以看出在对SRAM模块采用能量管理策略后，可以看出在开始采集下一幅图像到闪光灯曝光前SRAM被控制在非使能状态，其功耗非常低，只有在图像采集完毕，进行图像存储操作时SRAM才开始工作。同样通过对无线收发器以及图像传感器进行能量管理和无能量管理的功耗对比图16(e)(f)(g)(h)分析也可知，在采用能量管理策略后能大大降低功耗。

胶囊内低功耗数字芯片的后端设计：

采用UMC 0.18μm、1P6M、标准CMOS工艺和Artisan标准单元器库、I/O器件库以及Borderless Single-port SRAM。利用Synopsys的DC、Formality、Prime Time、VCS、Astro、Hercules和Cadence的SE、Calibre等EDA工具对经FGPA验证的无线内窥镜数字部分的硬件电路进行了芯片后端设计。其后端设计流程如图17所示，具体步骤如下：

1.把HDL硬件代码以及综合用的约束文件输入DC(Design Compiler)做初步综合(Initial Synthesis)；

2.将第1步初步综合后的网单结果输入JupiterXT做布局与规划(floorplan)；

3.将上步的输出结果读入Astro，进行物理综合(Physical Compile)时钟树生成(Clock Tree Generate)和布线(Route)，并在Astro中调用Hercules进行天线效应检查，对违反规则的部分进行修改，最后输出GDSII文件；

4.将Astro输出的GDSII读入Calibre和Virtuoso分别进行设计规则检查(DRC)，版图功能检查(LVS)，电气规则检查(ERC)和版图修改(包括最后粗电源线的开槽(slot))，并输出最终的GDSII文件。

5.在第一步和第三步完成的同时，对它们的输出结果用Prime Time做静态时序分析、用Formality做功能比较；同时还对第三部的输出结果用VCS做动态时序后仿真。

采用上面的ASIC后端的设计流程，完成了无线内窥镜胶囊内数字芯片的后端设计。整个数字芯片部分的逻辑规模在9万门左右，存储器采用了7块SRAM，总存储量是103kBytes。系统采用两个时钟，低时钟32kHz和高时钟40MHz。芯片核心面积是3.0mm×4.6mm。

Claims

1.双向数字无线内窥镜胶囊用的集成电路系统，其特征在于：该系统含有：图像传感器、无线收发器以及用电池供电的包括数字基带电路和模拟射频电路在内的数模混合集成电路，

其中：

图像传感器采用CMOS器件组成；

可控晶体振荡环，含有：

40MHz晶体振荡器；

工作单元，含有：

图像传感器接口，工作时钟为400KHz；

图像压缩单元，工作时钟为40MHz；

存储器；

a)系统初始化状态：初始化寄存器(A)及寄存器(B)的值，并通知低时钟控制器进入系统休眠状态；

b)休眠状态：该控制子单元发出休眠请求信号request，使所述40MHz晶体振荡器停振，第(2)与非门输出低电位，使所述工作单元内的各电路停止工作，进入休眠状态；

c)接收命令状态：所述无线收发器接收来自外部的进入工作状态的命令，通过所述无线基带处理单元送入所述控制子单元；

d)设置图像传感器和无线收发器的状态：所述控制子单元完成对所述图像传感器和无线收发器内部寄存器的设置，再回到接收命令状态；在这个状态(d)中，只有图像传感器接口的400KHz与无线收发器内无线接收端的640KHz时钟在工作，其余各时钟被关闭；

e)图像采集状态：所述控制子单元通过图像传感器接口令所述CMOS图像传感器采集图像，采集时根据外部的工作命令进行，在采集结束后，把图像数据从所述CMOS图像传感器输出并送入依次相串接的数据总线编码器、数据总线解码器进行编解码后进入所述存储器；

f)图像压缩状态：所述控制子单元把存储器中存储的图像数据送往图像压缩单元压缩后，再把压缩后的数据送回所述存储器；

g)图像传输状态：从该存储器中把压缩后的图像数据读出，并分为若干数据包，以2Mbps的基带码率发送到所述无线基带处理单元后，通过所述无线收发器发到体外；在正确发送完一帧图像后，该控制子单元自动进入接收命令状态；

无线基带处理单元，含有：