CN1843003B - 具有经由通信网络耦合的处理单元的电子电路 - Google Patents

具有经由通信网络耦合的处理单元的电子电路 Download PDF

Info

Publication number
CN1843003B
CN1843003B CN2004800244689A CN200480024468A CN1843003B CN 1843003 B CN1843003 B CN 1843003B CN 2004800244689 A CN2004800244689 A CN 2004800244689A CN 200480024468 A CN200480024468 A CN 200480024468A CN 1843003 B CN1843003 B CN 1843003B
Authority
CN
China
Prior art keywords
circuit
message
data
data item
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004800244689A
Other languages
English (en)
Other versions
CN1843003A (zh
Inventor
安德烈·勒杜列斯库
约翰努斯·T·M·H·德伊列森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Network System Technology Co ltd
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1843003A publication Critical patent/CN1843003A/zh
Application granted granted Critical
Publication of CN1843003B publication Critical patent/CN1843003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/30Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/35Flow control; Congestion control by embedding flow control information in regular packets, e.g. piggybacking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/39Credit based

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

在一种电子电路中,数据通过网络(12)在数据处理电路之间传输。为通过网络在一对处理器之间发出发送消息和收取接收消息提供了一种双向网络接口。该网络接口使用发送消息来传送数据和表示各自的用于从接收消息中收取数据项的未报告缓冲空间的数量R的信息,其中所述未报告缓冲空间在用于处理电路(10)的缓冲存储器电路(27)中。该网络接口阻止来自特定的一个数据处理电路(10)的发送消息的发送,直到数据项的数目A超过一个阈值,其中该特定的一个处理电路(10)已经使所述数据项可用于在消息中发送,且通过网络(12)用于所述数据项的缓冲空间是可用的。然而,响应于未报告缓冲空间的数量R上的增长,降低该阈值、或在超过该阈值之前发出发送消息,其中所述未报告缓冲空间在用于所述特定的一个处理电路(10)的缓冲存储器电路(27)中。

Description

具有经由通信网络耦合的处理单元的电子电路 
技术领域
本发明涉及一种电子电路,尤其涉及一种具有多个经由通信网络互相传送处理数据的数据处理单元的集成电路。 
背景技术
在具有多个数据处理单元的系统中,不同数据处理电路之间的数据通信是确定系统有效性的重要因素。在简单系统中,可以在处理电路之间使用直接连接,通常包括连接所有处理单元的多条数据总线,这样发送电路和接收电路能够即时共享状态信息。 
在更复杂的系统中,可以使用通信网络来传送数据。这样的网络常引起数据发送时间和接收时间之间的延迟。处理单元失去对消息接收时间的直接控制。这就带来了问题,因为其使得难以确定处理单元是否可以继续发送新数据还是应等到接收方就绪。为解决此问题,需要一种特殊机制来调整接收和发送电路。 
美国专利No.6,594,701公开了一种电子电路,其中以信用报告(credit report)的方式来控制经由网络的通信。接收电路动态地确定还有多少空闲缓冲空间可用于接收来自发送电路的数据,并通过网络将有关可用空闲缓冲空间的信用报告发给发送电路。发送电路注册所报告的信用,当发送数据时减少所注册的信用,并保证发送的数据不多于注册为空闲可用的缓冲空间内所能存储的数据。基于信用的通信可看作握手协议的扩展,在握手协议中发送电路在发消息后等待来自接收电路的返回消息,该返回消息的内容是用于下一消息的空闲空间变为可用。与这样的握手协议相比,基于信用的通信支持更高的数据速率,这是因为发送电路能以本地信息为基础决定发送下一消息(以及关于消息的大小),而通常无需等待有关缓冲空间的释放的下一消息。 
美国专利No.6,594,701描述了能使接收电路确定何时应该给发 送电路发送信用报告的多种算法。一种推荐解决方案是使用时间周期报告。另一种解决方案使用对发送电路中可用信用数量的估计:如果一接收到来自发送电路的消息,先前报告的信用就减少了接收到数据量而下降到一个阈值之下,则发送信用报告。该专利依据观察到的发送电路数据速率描述了不同阈值的使用。 
美国专利No.6,460,080描述了基于信用的通信,其中,发送电路发送信用请求来触发信用报告的发送。当发送电路要发送消息,但无足够信用可用时,该发送电路改为发送一个信用请求。接收电路接收到该信用请求并返回一个信用报告,如有必要则等到足够的空闲缓冲区空间可用之后返回。 
可使用网络来交换信用报告,且如果可行的话信用请求消耗网络带宽。希望能将消耗带宽的数量最小化。US 6,594,701通过在网络以外报告信用做到了这一点,但这使通信电路复杂化。 
当处理电路具有通过网络的双向数据通信时,一种减少用于信用报告的网络带宽的具有吸引力的可能性出现了。在这种情况下,能够将用于一个方向上的发送的信用报告添加到在另一方向上发送的数据消息中的数据上,反之亦然。这样,消息开销能够由数据和信用报告所共享。然而,减少用于信用报告的带宽应以不减少或不显著减少数据传输速率的方式实现,例如,通过使发送电路暂停发送来等待信用报告的方式。 
发明内容
其中,本发明的一个目标是减少用于信用报告的网络带宽,而对使用所报告信用的数据能够传输的速率没有不希望的影响。 
其中,本发明的一个目标是有效利用一对处理电路之间的双向数据通信以减少用于信用报告的网络带宽。 
根据本发明的电路在权利要求1中阐明。该电路使用双向网络接口。该网络接口至少在部分具有数据项的输出消息中,包括了表示各自的用于从输入消息中接收数据项的未报告缓冲空间的数量R的信息。网络接口的发送控制电路触发输出消息的发送。该发送控制电路 控制阻止发送,直至数据项的数目A超过一个典型地被设置为多个(>1)数据项的阈值,其中所述数据项可用于发送并且通过网络关于所述数据项的缓冲空间是可用的。然而,响应于未报告缓冲空间的数量R上的增长,发送控制电路降低该阈值、或者完全取消(suppress)该阈值,其中所述未报告缓冲空间在用于特定的一个处理电路的缓冲存储器电路中。这样,一方面,通过将数据发送、用于返回数据的信用组合发送以及使用阈值,减少了带宽的使用。另一方面,通过随着未报告信用的数量增加而降低阈值、和/或当未报告信用的数量超过一个阈值时取消阈值(即不再阻止发送),来减少由未报告信用或数据引起的延迟。优选地,该阈值以及该阈值减小的条件是可编程的。 
在另一个实施例中,发送控制电路支持清除(flush)命令。响应于该清除命令,从先前处理电路已经使其可用的未发送数据项中取样得到B个未发送数据项。触发一条或更多的发送消息的发送,直到至少B个数据项已经被发出,而无需等到数目A超过阈值和/或未报告的可用缓冲空间的数量R降低或取消该阈值。 
在消息发送之后随着时间的流逝可以将该阈值有效降低。例如,如果数目A超出该阈值和/或数量R超出另一阈值,则发送控制电路可以触发发送。这可以用一种简单的方式检测到。在另一实施例中,如果数目A和数量R的加权和超过了另一阈值,则触发发送。 
附图说明
将利用下列附图详细描述本发明的这些以及其它目标和有利方面: 
图1示出了一种电子电路; 
图2示出了一种网络接口。 
具体实施方式
图1示出了一个电子电路,其包含多个处理电路10、通信网络12以及网络接口电路14。处理电路10经由网络接口电路14耦合到网络12上。通信网络12具有多个用于不同的处理电路10的终端(作为例子,示出了八个),但为了简明,只示出两个连接的处理电路10。通信网络12可以是任意已知类型。例如,其可以包括交叉式(cross-bar)交换机、中继器等。特别是在网络12中不同的消息同时传播成为可能,使得消息在网络12中相互交错。这允许高处理速度。 
图2示出一个双向网络接口电路14的例子。在该例子中,双向网络接口电路14包含FIFO(先入先出)输出缓冲区20、发送控制电路22、发送复用器24、发送信用注册单元25、接收解复用器26、FIFO输入缓冲区27、接收控制电路28以及接收信用注册单元29。处理电路10的输出端耦合到FIFO输出缓冲区20的输入端。发送控制电路22耦合到FIFO输出缓冲区20的控制输出和输入端,耦合到发送复用器24的控制输入端,耦合到发送信用注册单元25以及接收信用注册单元29。发送复用器24输入端耦合到发送控制电路22和FIFO输出缓冲区20。 
接收解复用器26具有耦合到接收控制电路28和FIFO输入缓冲区27的输出端。FIFO输入缓冲区27具有耦合到处理电路10的输入端的输出端。接收控制电路28耦合到FIFO输入缓冲区27、接收信用注册单元29以及接收解复用器26的控制输入端。在操作中,数据处理电路10产生连续的数据项,诸如16、32或64比特的字。网络接口电路14经由通信网络12以消息的方式将数据项发送给其它数据处理电路。其它数据处理单元接收到消息并将数据项用于进一步处理。数据处理电路10将数据项写入FIFO输出缓冲区20。可以使用常规的FIFO缓冲区接口(其向处理电路10发信号告知FIFO输出缓冲区20是否为满)来防止在FIFO输出缓冲区20为满的时候处理电路10写入。 
经过若干时间,发送控制电路22开始在网络12上发送具有多个数据项的消息。在这种情况下,发送控制电路22生成一个报头(header)并使发送复用器24将该报头输出到网络12。该报头可以包含用于同步符号、目的地址、消息长度码以及信用信息的多个字段。接着发送控制电路22控制FIFO输出缓冲区20将数据项输出给发送复用器24,并控制发送复用器24输出数据到网络12。在消息的结尾,发送控制 电路可以发送停止符号和可选的纠错数据(数据项的数目对应于报头内指定的长度,但当使用了停止符号时可以忽略此长度,反之亦然;停止符号的优势是可以将在消息发送时到达输出缓冲区20的数据添加到消息上)。例如,最后所得到的消息可以具有如下内容: 
消息=报头,数据项,数据项,数据项 
(虽然将本发明的一个实施例描述为利用了整个数据项的产生、发送和消耗,但应理解,例如可以将最后的数据项的部分分散在连续多个消息中发送而不偏离本发明,或者不同的处理单元的数据项颗粒尺寸可以不同,这使得对于一个处理电路的一个数据项(例如一个64比特字)对于另一个处理电路可以是多于一个的一组数据项(例如四个16比特字))。 
一接收到消息,接收解复用器26首先将报头传给接收控制电路28,随后该接收控制电路28使接收解复用器26将来自该消息的数据项传给FIFO输入缓冲区27,并且使FIFO输入缓冲区27接收数据项。处理电路10连续地从FIFO输入缓冲区27读取数据项。常规的FIFO缓冲区接口(其向处理电路10指示FIFO缓冲区是否为空)可以用在FIFO输入缓冲区27和处理电路10之间,以防止在FIFO输入缓冲区27为空时的读取。 
特定的发送网络接口电路14的发送信用注册单元25存储了数字T(也称为信用数量),其表示消息所发送给的另一接收网络接口电路14的FIFO输入缓冲区27中至少有多少空闲缓冲空间可用。该特定的发送网络接口电路14的接收信用注册单元29存储了数字R,其表示在该特定的发送网络接口电路14的FIFO输入缓冲区27中有多少未报告的空闲缓冲空间可用。 
发送控制电路22限制了发送的消息中的数据量L,使得不会有比发送信用注册单元25所指示的可用空闲缓冲空间T更多的数据被从FIFO输出缓冲区20输出到消息中。当消息发送时,发送控制电路22使发送信用注册单元25中的信用数量T与发送的数据量L相对应地降低。 
发送控制电路22在报头中包括了信用信息R,以报告FIFO输入 缓冲区27中先前未报告的空闲空间的可用性。特定的发送网络接口电路14的接收信用注册单元29存储了表示网络接口电路14中FIFO输出缓冲区27有多少未报告的空闲缓冲空间可用的数目R。每次当处理电路10从FIFO输入缓冲区27读取数据项时,接收信用注册单元29增加未报告的空闲缓冲空间的数目R。当发送控制电路22发送消息时,它从接收信用注册单元29中读取未报告的空闲缓冲空间的数量R,在该消息的报头中插入表示该数量R的数字,并复位接收信用注册单元29,将接收信用注册单元29中复位为零值R=0。在不偏离本发明的情况下,可以报告较低数量P<R,在这种情况下在接收信用注册单元29中所表示的数量被降低了P。 
一接收到消息,接收控制电路28就从报头读取未报告的空闲空间的数量R′,并使发送信用注册单元25以来自报头的未报告的空闲空间的数量R′来增加可用空闲缓冲空间的数量T。 
消息在选定的时机发送。发送控制电路22根据能够从FIFO输出缓冲区20发送的数据量A和由接收信用注册单元29指示的未报告的可用空闲空间的数量R来确定何时发送消息。当数据量A和/或未报告的可用空闲空间的数量R之任一或两者都充分增加时,发送控制电路22发送消息。在一个实施例中,发送消息的标准是 
A>M1或R>M2
此处M1和M2是阈值,其优选地是可编程的,这使该接口的操作能够适应于操作环境(operating context)。例如,能够从FIFO输出缓冲区20发送的数据量A被确定为是FIFO输出缓冲区20中的数据量B和来自发送信用注册单元25的信用数量T中的最小值。然而,应认识到其它用于发送消息的标准也是可能的,例如, 
αA+R>M其中α是某个正加权因子 
或(B>M3且T>M4)或R>M5
优选地,阈值M、M3、M4、M5是可编程的,这样使接口的操作能够适应于操作环境。 
在所发送的消息中,这样的数据被发送:(a)可用的并且(b)根据信用数量T能够接收到的。应注意,决定要发送消息并不必须要求有 至少预定数量的数据可用、或至少预定数量的信用可用。当未报告的可用空闲空间的数量R充分上升时,无论如何都要发送一条消息,即使消息中数据量为零或很小的情况也是如此。 
应认识到,在此类标准下,一方面使用了一个或更多阈值来确保网络带宽的使用最小化,同时另一方面能够撤销用于数据和信用中任一个的阈值,这样至少不会有过多数量的未报告的空闲空间R累积。由于正常数据发送时尽可能多地报告信用信息R,因此网络带宽使用得以减少。由于数据被累积以便来自FIFO输出缓冲区20的多个数据项优选地被组合成一条消息,从而能够共享报头的开销,因此也减少了网络带宽使用。为了减少带宽使用,优选地,在不使接收数据处理电路10等待数据的情况下,将阈值M1(或阈值M3和M4)设置成尽可能地高。当没有足够的数据可用时,如有足够的未报告的空闲缓冲空间R可用,则仍发送消息。为了减少带宽使用,优选地,在不使接收数据处理电路10等待缓冲空间的情况下,将阈值M2(或M5)设置成尽可能地高。 
网络可以为消息强加(impose)一个固定长度或最大长度。在这种情况下,此长度可以被用做阈值M1(或阈值M3和M4)。在固定长度消息的情况下,当因未报告的空闲缓冲空间R超过阈值而发送消息时,如果无足够的可发送的数据A可用,则可能有必要为消息中的数据留出未使用的空间。 
在另一个实施例中,时间被用做发送消息的附加触发器。例如发送控制电路22可以包含定时器,并可用于在存在任何数据(A>0)或未报告的空闲缓冲空间(R>0)且在预定时间内无消息发送的情况下,来发送一条消息。在另一个实施例中,发送控制电路22阈值(M1、M2、M3、M4、M5和/或M)在发送之前最后一个消息之后随时间减少。在另一个实施例中,根据自从未报告的空闲空间和/或未发送的数据变为可用后所经过的时间间隔,可以在用于发送消息的标准中将未报告的空闲空间和/或未发送的数据加权更重。例如,该标准可以是 
min(T,∑iw(t-ti))>M1或∑j Rjw′(t-tj)>M2
此处i标识不同的数据项,j标识不同的缓冲空间区域,t-ti标识自从写入数据项i后经过的时间,t-tj标识自从尺寸为Rj的区域j变为可用后经过的时间,而w()和w′()是随增加的所经过的时间而增加的加权函数。同样地,通过每次在新数据项到达时计算新的累积权重Wn=w+β(ti-ti-1)Wn-1来定义累积权重,β(ti-ti-1)>1随着时间增加,且类似的权重W′n=Rj+β(tj-ti-1)Wn-1用于缓冲空间。在这种情况下,标准可以是min(T,W)>M1或W′>M2。作为替换,信用数量也可以作为时间函数来渐增地加权。作为另一个替换,权重可以增加(或者,相对应地,阈值可以作为自从最后发送的消息开始的时间函数而下降)。 
在另一个实施例中,发送控制电路22用于响应来自处理电路10的“清除”命令。当发送控制电路22检测到清除命令时,它对有关FIFO输出缓冲区20内的数据量的信息进行采样。随后发送控制电路22撤销了发送消息的标准,并在每次信用T>0可用时发送一条消息(或多条消息),直到至少所采样的数据量已经被以消息发送。随后发送控制电路22恢复了初始的消息发送的标准。 
虽然将本发明说明为一对处理电路10之间的通信,但应认识到,任何处理电路10可以经由网络12与多于一个的其它处理电路10进行通信。在这种情况下,处理电路10可以经由多个网络接口连接到网络12。不同的网络接口可以共享相同的到网络12的连接,例如,以复用的方式。当然,不同的网络接口可以共享诸如复用器24、发送控制电路22等的硬件,但应为不同的网络接口保持各自的信用数目T。 
在一个实施例中,并行地使用多个FIFO输出缓冲区和/或FIFO输入缓冲区,用于不同的数据流。在这种情况下,使用一种判优模式来选择FIFO输出缓冲区将以何种次序提供数据。可以使用任何适当的模式,诸如轮循(round robin)模式或基于优先级(priority base)模式。 
优选地,还应保持各自的表示未报告的空闲空间的数目,但是可选地,不同的网络接口14可以从同一池中取出未报告的空闲空间,从而使用单个的数目R。在这种情况下,例如,每个网络接口14可报告数目R的一个预定的部分,如一个接口40%,而另一个接口60 %。当然许多对处理电路10可以并行地经由网络进行通信。一个网络接口可以从与用于一个处理电路的网络接口进行通信切换到与用于另一个处理电路的网络接口进行通信。在这种情况下,优选地,数量R和T当然首先被复位。 
虽然已经用特定的实施例对本发明进行了描述,但应认识到很多可替换的实施例是也可能的。例如,发送控制电路22和接收控制电路28可以作为一个电路来实现,并且注册单元25、29可以作为发送控制电路22和接收控制电路28可访问的存储位置来实现。可替换地,注册单元25、29可以包括一个寄存器和用于自治地更新寄存器内容的电路,诸如加法器等。 
在另一个实施例中,网络12可以为消息强加一个最大长度,在这种情况下,消息可能不包含来自具有信用T的FIFO输出缓冲区20的所有的A个可用数据项。在这种情况下,优选地,在消息中包括最大允许的数据项的数目。这减少了可发送的数据项的数目A,此后,重新用标准来确定是否应该发送下一消息。可替换地,一旦确定发送第一消息,就可以发送一系列消息以发送所有A个数据项,而无需测试该标准。然而,这增加了带宽使用。 
类似地,在消息中用于报告可用的空闲缓冲空间R的字段长度也许不可能报告所有可用的空闲缓冲空间。在这种情况下,优选地,在消息中报告最大允许的空闲缓冲空间的数量,且在接收信用注册单元29中R也因此降低。这减少了未报告的信用的数量R,此后重新用标准来确定是否应该发送下一消息。可替换地,一旦确定发送第一消息,就可以发送一系列消息以报告所有的信用,而无需测试该标准。然而,这增加了带宽使用。 
作为另一个例子,代替FIFO输入和输出缓冲区20、27,可以用其它类型存储器来存储数据。例如,缓冲区20、27中任意一个或两个都可以被由数据处理电路寻址的存储器所代替,或者是更大的存储器的一部分,所述更大的存储器例如包含要被发送的数据和接收到的数据的位置,以及其它数据。 
在这种情况下,可以保持一个发送请求队列,当数据处理电路 10发信号告知要发送的全部数据项的数据已经被写入时,在该发送请求队列上增加一个请求,而当发送控制电路22已经使来自数据项的数据以消息被发送时,从该发送请求队列删除一个请求。类似地,可以保持一个接收报告队列,当来自消息的数据项已经被写入到存储器时,增加报告,而当数据处理电路10发信号告知不再需要数据项时,删除报告。如果是这样,则增加未报告的空闲缓冲空间R。 
然而,要认识到FIFO输出缓冲区20和/或输入缓冲区27的使用相当程度地简化了设计,需要更少的用于网络接口的电路面积。 
此外,本发明并不限于固定尺寸的缓冲区乃至存储器中的固定位置。处理电路10可以确定增加或减少用于接收或用于发送或两者的缓冲空间。当然,未报告的空闲空间的数量R将因此改变,从而它甚至能够变成负值(相对于数量R的更新,空间的实际减少有延迟,直到随后数据处理电路10释放空间使R返回到非负值)。 
类似地,每次通过提供最新的可用缓冲空间的地址(可选地,以及长度),处理电路10可以给网络接口14发信号告知缓冲空间的可用性。所提供的地址可以是用于来自不再需要的先前的消息的数据的地址,但也可以是任何其它地址。这样缓冲区无需被限制在任何指定的存储区域。网络接口14利用所提供的地址将来自到达的消息的数据写入存储器。在这种情况下,未报告的空闲空间的数量R每次按照所告知的缓冲空间而增加。 
事实上,甚至不必在发送之前为存储数据项提供FIFO输出缓冲区20或等同的存储空间。在另一实施例中,当组装消息时,数据处理电路10用于一接收到来自发送控制电路22的命令就生成数据项。在这种情况下,响应于这样的命令,数据处理电路10仅报告准备就绪生成一定数目的数据项。 
在这些实施例中的每一个中,发送控制电路利用关于可发送的数据量和未报告的空闲空间的数量R的信息,来确定是否应发送含有数据(如果有的话)和未报告的空闲缓冲空间(如果有的话)的消息,以触发消息的发送。 

Claims (5)

1.一种电子电路,包括:
多个数据处理单元(10);
通信网络(12),用于在所述多个数据处理单元(10)之间传递消息;
缓冲存储器电路(27),用于存储从所述通信网络(12)收取的数据项,以供各个所述数据处理单元(10)使用;
双向网络接口(14),每个用于将来自相关的一个数据处理单元(10)的数据项打包进发送消息并经由所述通信网络(12)发出所述发送消息,以及用于从所述通信网络(12)收取接收消息并从每个接收消息中解包出数据项以供所述相关的一个数据处理单元(10)使用,所述双向网络接口(14)至少在部分所述发送消息中包括表示各自的用于收取来自所述接收消息的数据项的未报告缓冲空间的数量R的信息,其中所述未报告缓冲空间在用于所述相关的一个数据处理单元(10)的所述缓冲存储器电路(27)中;
发送控制电路(22),用于触发具有来自特定的一个数据处理单元(10)的数据项的所述发送消息的发出,所述发送控制电路(22)用于阻止发送直至数据项的数目A超过一个阈值,其中所述特定的一个数据处理单元(10)已经使所述数据项可用,且通过所述通信网络用于所述数据项的缓冲空间是可用的,所述发送控制电路(22)响应于所述未报告缓冲空间的数量R的增长,来降低所述阈值、或完全取消所述阈值,其中所述未报告缓冲空间在用于所述特定的一个数据处理单元的所述缓冲存储器电路(27)中。
2.如权利要求1所述的电子电路,其中,所述发送控制电路(22)用于从所述特定的一个数据处理单元(10)收取清除命令,并且响应于所述清除命令确定先前已经由所述特定的一个数据处理单元(10)使其可用于发送的未发送数据项的数目B,并触发一条或多条发送消息的发送直到至少B个数据项已经被发出,而无需等到所述数目A超过所述阈值和/或所述未报告可用缓冲空间的数量R降低或取消所述阈值。
3.如权利要求1所述的电子电路,其中,所述发送控制电路(22)用于如果所述数目A超过所述阈值和/或所述数量R超过另一阈值,则触发发送。
4.如权利要求1所述的电子电路,其中,所述发送控制电路(22)用于如果所述数目A和所述数量R的加权和超过另一阈值时,则触发发送。
5.一种在电子电路中通过网络(12)在数据处理电路之间发送数据的方法,所述方法包括:
将来自数据处理电路(10)的数据项打包进发送消息并经由所述网络(12)发出所述发送消息;
从所述网络(12)收取接收消息并从每个接收消息中解包出数据项以供所述数据处理电路(10)使用;
至少在部分所述发送消息中包括表示各自的用于收取来自所述接收消息的数据项的未报告缓冲空间的数量R的信息,其中所述未报告缓冲空间在用于所述数据处理电路(10)的缓冲存储器电路(27)中;
阻止来自特定的一个数据处理电路(10)的发送消息的发送,直至数据项的数目A超过一个阈值,其中所述特定一个数据处理电路(10)已经使所述数据项可用于在所述消息中发送,且通过所述网络(12)用于所述数据项的缓冲空间是可用的;
响应于所述未报告缓冲空间的数量R的增长,降低所述阈值、或在超过所述阈值之前发出所述发送消息,其中所述未报告缓冲空间在用于所述特定的一个数据处理电路(10)的所述缓冲存储器电路(27)中。
CN2004800244689A 2003-08-29 2004-08-10 具有经由通信网络耦合的处理单元的电子电路 Active CN1843003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103250.1 2003-08-29
EP03103250 2003-08-29
PCT/IB2004/051439 WO2005022849A1 (en) 2003-08-29 2004-08-10 Electronic circuit with processing units coupled via a communication network

Publications (2)

Publication Number Publication Date
CN1843003A CN1843003A (zh) 2006-10-04
CN1843003B true CN1843003B (zh) 2011-01-26

Family

ID=34259232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800244689A Active CN1843003B (zh) 2003-08-29 2004-08-10 具有经由通信网络耦合的处理单元的电子电路

Country Status (7)

Country Link
US (1) US8068508B2 (zh)
EP (1) EP1661332B1 (zh)
JP (1) JP4406011B2 (zh)
CN (1) CN1843003B (zh)
AT (1) ATE385368T1 (zh)
DE (1) DE602004011623T2 (zh)
WO (1) WO2005022849A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129439A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 通信システム、基地局装置、サーバ装置、移動局装置、及び送信データ量決定方法
US8288649B2 (en) * 2008-02-26 2012-10-16 Honeywell International Inc. Quantum dot solar cell
US8543756B2 (en) * 2009-02-02 2013-09-24 Marvell World Trade Ltd. Solid-state drive command grouping
US11681625B2 (en) * 2018-12-20 2023-06-20 Intel Corporation Receive buffer management

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187649A (zh) * 1996-11-05 1998-07-15 布尔有限公司 微处理器和存储器间交换数据的电路和含此电路的计算机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367523A (en) * 1993-08-26 1994-11-22 International Business Machines Corporation Adaptive rate-based congestion and flow control in packet communications networks
US5453982A (en) * 1994-08-29 1995-09-26 Hewlett-Packard Company Packet control procedure between a host processor and a peripheral unit
US6247077B1 (en) * 1998-02-06 2001-06-12 Ncr Corporation Highly-scalable parallel processing computer system architecture
US6426943B1 (en) * 1998-04-10 2002-07-30 Top Layer Networks, Inc. Application-level data communication switching system and process for automatic detection of and quality of service adjustment for bulk data transfers
US6289386B1 (en) 1998-05-11 2001-09-11 Lsi Logic Corporation Implementation of a divide algorithm for buffer credit calculation in a high speed serial channel
US6240095B1 (en) 1998-05-14 2001-05-29 Genroco, Inc. Buffer memory with parallel data and transfer instruction buffering
US6594701B1 (en) 1998-08-04 2003-07-15 Microsoft Corporation Credit-based methods and systems for controlling data flow between a sender and a receiver with reduced copying of data
US6337865B1 (en) * 1998-09-23 2002-01-08 Maxtor Corporation Fair buffer credit distribution flow control
US6347337B1 (en) 1999-01-08 2002-02-12 Intel Corporation Credit based flow control scheme over virtual interface architecture for system area networks
GB2349717A (en) * 1999-05-04 2000-11-08 At & T Lab Cambridge Ltd Low latency network
US6657962B1 (en) * 2000-04-10 2003-12-02 International Business Machines Corporation Method and system for managing congestion in a network
US7305486B2 (en) * 2000-06-30 2007-12-04 Kanad Ghose System and method for fast, reliable byte stream transport
US7145877B2 (en) * 2003-03-31 2006-12-05 Cisco Technology, Inc. Apparatus and method for distance extension of fibre-channel over transport

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187649A (zh) * 1996-11-05 1998-07-15 布尔有限公司 微处理器和存储器间交换数据的电路和含此电路的计算机

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Manish Verma, Tzi-cker Chiueh.PUPA: A Low-Latency Communication System for FastEthernet.1st Workshop on Personal Computer based Networks of Workstations IPDPS 1998 Workshop.1998,1(1998),全文.
Manish Verma, Tzi-cker Chiueh.PUPA: A Low-Latency Communication System for FastEthernet.1st Workshop on Personal Computer based Networks of Workstations IPDPS 1998 Workshop.1998,1(1998),全文. *
Ralf GroBe Borger, Roger Butenuth, Hans-Ulrich HeiB.IP over CSI.2000 IEEE.2000,200073-77. *

Also Published As

Publication number Publication date
EP1661332B1 (en) 2008-01-30
ATE385368T1 (de) 2008-02-15
JP2007504698A (ja) 2007-03-01
US20070008959A1 (en) 2007-01-11
JP4406011B2 (ja) 2010-01-27
CN1843003A (zh) 2006-10-04
EP1661332A1 (en) 2006-05-31
WO2005022849A1 (en) 2005-03-10
DE602004011623D1 (de) 2008-03-20
DE602004011623T2 (de) 2009-01-29
US8068508B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
JP3984680B2 (ja) 仮想メッセージ転送経路上への転送スケジューリングの効率を高めるために、転送サービスレートが近い仮想メッセージ転送経路同士をまとめるメカニズムを有するデジタルネットワーク
EP0797335B1 (en) Network adapter
JP4852194B2 (ja) デジタルデータネットワークにおけるメッセージフローを調整するシステムおよび方法
JP4358437B2 (ja) デジタルデータネットワークにおいてメッセージ伝送をスケジューリングし、処理を行うシステムおよび方法
CN100405344C (zh) 用于在交换结构中分发缓冲区状态信息的装置和方法
EP1489796B1 (en) Fabric access node integrated circuit configured to bound cell reorder buffer depth
JP4480845B2 (ja) メモリー幅の非常に広いtdmスイッチシステム
JPWO2004066570A1 (ja) ネットワークスイッチ装置およびネットワークスイッチ方法
US6292491B1 (en) Distributed FIFO queuing for ATM systems
CN104995872A (zh) 带有无源互连和分布式无交换机交换的路由器
US8706896B2 (en) Guaranteed bandwidth memory apparatus and method
US7137122B2 (en) Methods and apparatus for regulating process state control messages
CN1843003B (zh) 具有经由通信网络耦合的处理单元的电子电路
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
CN105009602A (zh) 无源连接光模块
CN101291275A (zh) Spi4.2总线桥接实现方法及spi4.2总线桥接器件
US7313146B2 (en) Transparent data format within host device supporting differing transaction types
US20050083837A1 (en) Transmission system
KR100335692B1 (ko) 선입선출을 이용한 비동기 전송 모드 셀의 다중화 방법
US6728857B1 (en) Method and system for storing and retrieving data using linked lists
JP3880890B2 (ja) セルスイッチ及びセル交換方法
CN117743239A (zh) 一种读请求发送装置、芯片及电子设备
JPH0779255A (ja) パケット優先制御装置
JPH05244179A (ja) マルチリングlan及びそのデータ伝送方法
JPH10178455A (ja) 共通バッファ制御方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee after: KONINKLIJKE PHILIPS N.V.

Address before: Holland Ian Deho Finn

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230613

Address after: Maine

Patentee after: Network System Technology Co.,Ltd.

Address before: 52 high-tech park, 5656AG, Edelhofen, Netherlands

Patentee before: KONINKLIJKE PHILIPS N.V.