CN1842764B - 用于计算图的计算机辅助并行化的方法及其系统 - Google Patents

用于计算图的计算机辅助并行化的方法及其系统 Download PDF

Info

Publication number
CN1842764B
CN1842764B CN2004800243582A CN200480024358A CN1842764B CN 1842764 B CN1842764 B CN 1842764B CN 2004800243582 A CN2004800243582 A CN 2004800243582A CN 200480024358 A CN200480024358 A CN 200480024358A CN 1842764 B CN1842764 B CN 1842764B
Authority
CN
China
Prior art keywords
characteristic
unit
link
assembly
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2004800243582A
Other languages
English (en)
Other versions
CN1842764A (zh
Inventor
克雷格·W.·斯坦菲尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Archie Taco Ltd
Ab Initio Technology LLC
Original Assignee
Ab Initio Software LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ab Initio Software LLC filed Critical Ab Initio Software LLC
Publication of CN1842764A publication Critical patent/CN1842764A/zh
Application granted granted Critical
Publication of CN1842764B publication Critical patent/CN1842764B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • G06F8/45Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Stored Programmes (AREA)
  • Image Generation (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

一种用于并行计算图的自动设定或辅助设计的方法,该方法包括确定与该图的数据处理单元连接的链路单元的数据处理特性。根据与该链路单元相关的上游和/或下游数据处理单元的特性确定所述链路单元的特性,以便例如利用与相关的串行图的计算等效的并行计算图进行计算。

Description

用于计算图的计算机辅助并行化的方法及其系统
交叉参考
本申请要求2003年6月25日提交的美国临时专利申请No.60/482,391的优先权,在此通过参考援引该申请的全部内容。
技术领域
本发明涉及数据的并行处理,特别涉及并行计算图(computation graph)的计算机辅助设计(computer-aided specification)。
背景技术
通常,可将复杂计算表示为流过有向图的数据流,其中计算组件与图的顶点关联,并且组件之间的数据流对应于图的链接(弧,边)。在名称为“执行用图表示的计算”的美国专利No.5,966,072中描述了实现这种基于图的计算系统。
参照图1A,计算图100的实例包括输入文件110和输出文件140。输入文件110是一系列作业项(work element)的源,所述作业项例如数据记录,各关联于事务处理系统中不同的事务。每个作业项先由组件A120处理,接着在串行链路125上传送,然后由组件B130处理。组件B的输出存储在输出文件140中。
期望利用单个组件的多个实体(instance)来实现计算图。例如,组件的每个实体可以拥有各自不同的处理器,从而实现使计算能力全面提高的谷粒平行性(coarse-grain parallelism)。参照图1B,并行计算图101的设计包括输入文件110和输出文件140,这一点与串行计算图100相同。并行组件A121表示组件A120的m个并行排列的实体,并且并行组件B131表示组件B130的m个并行表示的实体。并行链路126连接并行组件A121和并行组件B131。在并行计算图的表示中,例如图1B所示的并行计算图,用粗线表示并行组件,并在组件旁边设置表示并行度(例如,图1B中的“m”)的可选标识符。
参照图1C,并行计算图101以显式(explicit)串行形式来表示,在该图中并行排列组件A120的m个实体(标记为A1到Am)。为了从输入文件110分配多个作业项,在输入文件110和形成并行组件A121的组件A的m个实体之间插入1:m分割单元(partition element)115,其中并行组件A121包括组件A120的m个实体。分割单元115在一个输入端接收多个作业项,并以例如循环的方式将每个输入发送到m个输出端之一。m:1集合单元(gather element)135在m条输入线上接收m个组件B120的输出,并且根据例如输入的到达时间而将所述输入合并,以输出到输出文件140。在该实例中,将并行链路126表示为连接组件A和组件B相应实体的串行链路的并行组合。
发明内容
一般,在一个方案中,本发明的特征在于提供一种自动设定并行计算图的方法。接受第一计算图的设计。该图具有通过链路单元连接的数据处理单元,并且每个链路单元与上游数据处理单元和下游数据处理单元相关联。对于并行特性不清楚的一个链路单元或多个链路单元中的每一个链路单元,根据与链路单元相关的上游和/或下游数据处理单元的特性来确定该链路单元的数据处理特性,其中存储表示至少一些上游和/或下游数据处理单元的特性的元数据,所述元数据包括上游数据处理单元在输出端口提供的作业项的数据特性,和/或下游数据处理单元在输入端口接收的作业项的数据特性。
可将每个数据处理单元表示为计算图的顶点,并且可将每个链路单元表示为计算图的弧。
一般,在另一方案中,本发明的特征在于提供一种用于设定具有一个或多个并行组件的计算图的自动方法。该方法包括使用元数据定义由并行特性不清楚的链路单元上的下游并行组件接收的作业项的数据流的输入需求的特性,并设定用于处理数据流的表示所述链路单元的并行组件间链路的至少一个功能单元,以满足下游并行组件的输入需求,其中所述输入需求包括所述作业项的数据特性。
该功能单元可以包括分割单元。分割单元可以包括,例如,哈希分割单元、循环分割单元或广播单元。
功能单元可以包括集合单元,还可以包括排序单元。
互联网络可以链接所述功能单元。
该方法还可包括基于组件的元数据确定组件输出数据流的特性。这些特性也可以或另外基于组件的一个或多个输入流的特性。确定输出流的特性的处理可以包括应用一个或多个规则,和/或可以包括执行一个或多个程序语句。
一般,在另一实例中,本发明的特征在于提供一种使计算图并行化的方法。接受计算图的设计。计算图包括由并行特性不清楚的链路连接的第一组件和第二组件。同样接受对该第一组件和/或第二组件的并行度的设计。形成对应于串行链路的组件间链路,其具有至少基于设定的并行度和存储的元数据的并行特性,其中所述元数据表示该第一组件在输出端口提供的作业项的数据特性,和或该第二组件在输入端口接收的作业项的数据特性。
一般,在另一方案中,本发明的特征在于提供一种由计算机实现的使串行计算图并行化的方法。该方法包括重复执行以下步骤,包括:(a)基于输入流中作业项的数据特性和由组件可修改作业项的指示,将该并行图中该组件的一个或多个输入流的特性映射到该组件的一个或多个输出流的特性;(b)确定功能单元的特性,所述功能单元基于从并行特性不清楚的链路接收数据的组件所需的输入特性来确定两个组件之间的链路;以及(c)基于来自其他上游组件输出流的特性确定组件输入流的特性,并确定连接所述其他上游组件与所述组件的链路的功能单元的特性。
通常,在另一方案中,本发明的特性在于提供一种实现根据排列次序对数据流进行排序的方法,其中除了排序的数据之外,还在流上传送与排列次序相关的一个或多个指示符。至少某些指示符标识该数据的排列次序中的一个位置,使得该流上的后续数据不会早于该排列次序中该标识的位置而出现。
本发明的方案可以具有一个或多个以下优点:
在没有任何用户输入或有限的用户输入的情况下,可使串行计算图并行化,从而简化了并行计算图的设计过程。
该自动程序不易出错,这是因为该自动系统能够验证图中组件的输入需求是否被满足,而不是依靠用户去满足所述输入需求。
本发明的方案包括关于保证并行计算图与初始串行(或并行)计算图的功能等效的技术考虑。一个技术效果为能够对串行计算图设定的计算进行分配,以在多个独立处理器上并行执行,从而与串行执行相比增加了并行执行的吞吐量。
通过以下的说明书和权利要求书,本发明的其它特点和优点将更显而易见。
附图说明
图1A是串行计算图。
图1B是并行计算图。
图1C是图1B所示的并行计算图的串行表示。
图2A是并行计算图的一部分。
图2B是具有组件间链路上表示的组件的并行计算图的一部分。
图2C是图2B所示的并行计算图部分的串行表示。
图3是自动并行化程序的流程图。
具体实施方式
参照图1A-图1C,图1A所示的串行计算图100为简单计算图的实例,在某些情况下其可实施为图1B-图1C所示的并行计算图101。例如,如果可以相对于所有其它作业项独立地处理来自输入文件110的每个作业项,则并行计算图101将执行与串行计算图100相同的计算。注意,尽管执行了相同的计算,但是串行图100中输出文件140接收到的作业项的次序不必与并行图101相同。在这个实例中,作业项的输出次序并不影响计算网络的功能。
根据组件A120的特性,可能需要特定类型的分割单元115来划分输入单元,以在组件A的不同实体中进行处理。例如,如果计算图100用于处理分别与特定帐户相关联的多个交易记录,则为使并行计算图在功能上等效于串行图,可能要求由组件A120的同一实体来处理任一特定帐户的所有记录。由于在串行图100中组件A120只有一个实体,因而满足上述需求。在并行图101中,对于某些形式的1:m分割单元115,例如循环分割单元,则不能保证满足特定帐户的所有记录都进入组件A的同一实体的需求。在该实例中,适用的分割单元115根据哈希函数将每个记录中帐户字段(field)的值映射为m个不同的值,每个值与分割单元115的一个输出端相关联。对应于任一特定哈希值的所有记录都被发送到相同的输出端,从而可由并行图101中组件A120的同一实体进行处理。将所述1:m分割单元115称为哈希分割单元。哈希函数被设计为使得可将均衡数量的记录平均地发送到分割单元115的每个输出端。
在基于串行计算图100设定并行计算图101的过程中,用户改变串行图的设计以保留所需的串行图的功能。例如,对于图1A所示的串行图,用户可以设定组件A120和组件B120的并行度(m)(在该实例中二者具有相同的并行度),将分割单元115和集合单元135添加到图中,并设定所添加单元的特性。例如,如果组件A120要求根据账号来分割记录,则用户获知组件A120的需求,并人工地配置分割单元115以根据该账号的哈希值来划分记录。
通常,设定分割单元115的用户可以根据组件A120的特性而在各种类型的分割单元中进行选择。这些类型的分割单元包括,但不必局限于:
·哈希分割单元,利用分割作业项所依据的每个作业项中的一个或多个关键字来设定该哈希分割单元;
·循环分割单元,其中划分作业项时不考虑作业项的关键字的值,典型地在不同的输出端之间循环;以及
·广播分割单元,其中将每个输入作业项的拷贝传递到每个输出。
设定并行图101的用户也必须设定集合单元135的特性。例如,可根据作业项的关键字的值,如交易记录中的账号,对输入作业项进行排序。在串行图100中可保留该次序。然而,在并行图101中,如果不同的支路即使以略微不同的速率处理其输出,则该次序也可能被扰乱。因而,如果要使产生的输出文件140中的次序与串行图100保持的次序一致,则用户可以对集合单元135进行设定,以使其根据从不同支路接收到的作业项中例如账号的特定关键字来对输入进行排序。
根据输出集合单元135的期望特性以及关于对集合单元的输入而做出的任何假设,设定并行图的用户可以选择某一类型的集合单元。可用的集合单元的类型包括,但不局限于:
·随机集合单元,其中以随机顺序,例如根据集合单元上的到达时间,将作业项从输入端传送到输出端;以及
·排序集合单元,其中在将输入传送到输出端之前,根据关键字对输入进行排序。
再参照图1A,可能存在这样的情况:不能以既适合组件A120又适合组件B 130的方式分割来自输入文件110的作业项。例如,在交易记录的情况下,可能需要对于组件A利用账号来分割作业项,而对于组件B则利用收款人来分割。在这种情况下,通常不会接受如图1C所示在组件A和组件B的对应实体之间进行直接链接。在另一种情况下,即在组件A期望的并行度与组件B不同的情形下,也不能建立这种直接链接。例如,如果组件A需要两倍于组件B的源,则设定的组件A的实体数量也应是组件B的实体的两倍,因而不能在组件A和组件B的不同的对应实体之间进行直接链接。
参照图2A-图2C,在更通常的实例中,以几个步骤设定在功能上等效于串行图的并行计算图。图2A示出包括并行组件A210和B240的并行图200的一部分,其中并行组件A210和B240通过组件间链路(ICL)(inter-component link)205进行链接。在图2A的图示中,ICL205的并行特性并不清楚。以如下方法确定这些特性,即,使得由并行图200进行的计算等效于组件A和组件B的并行度都为1的串行图。在图2A中,指定组件A具有并行度m且组件B具有并行度n,这里m不必等于n。ICL205的特性取决于如下因素,其可包括并行组件B240的串行实体的输入需求(例如分割或次序要求)和/或并行组件A210的串行实体的输出特性(例如分割或排列特性)。
参照图2B,第二并行图201将ICL205表示为互连单元的网络。这个网络提供并行组件A121与并行组件B131之间的链接,并对构成并行组件的串行组件之间的作业项进行适当地“混洗(shuffling)”,以使该图的整体功能无误。ICL205的网络表示利用并行分割单元221、互连网络225以及并行集合单元231进行这种混洗,其中并行分割单元221接收并行组件A121的输出,并行集合单元231的输出向并行组件B131提供了输入。
在该实例中,并行组件A210具有并行度m,而组件B240具有并行度n,这里m不必等于n。并行组件A121与并行分割单元221之间的并行链路表示m个串行链路。并行分割单元221的输出端表示mn(n的m倍)个串行链路。互连网络225具有mn个输入端和mn个输出端。并行集合单元231具有mn个输入端和n个输出端。
参照图2C,在图2B所示的并行计算图201部分的串行表示中,并行分割单元221可实施为分割单元220的m个实体。这些分割单元中的每一个是与图1B-图1C所示的分割单元115类似的1:n分割单元。并行集合单元231可实施为集合单元230的n个实体。这些集合单元中的每一个是与图1B-图1C中的集合单元135类似的m:1集合单元。互连网络225实施为串行链路的交叉连接,其中分割单元220的每一个实体连接到集合单元230的每一个实体。在并行图的一些可选表示中,可利用单个符号或图标来表示分割单元221和互连网络225的组合,并且该组合也称之为“分割单元”。
这样,设定ICL205的网络表示的用户就设定了并行分割单元221和并行集合单元231(与形成组件间链路(ICL)205的互连网络225一起)的特性,其中,如图2B所示,该ICL205链接了并行组件A121和并行组件B131。用户对这些特性的选择基于下游组件B130的识别需求,以及用户对于构成上游并行组件A121的组件A120的实体的输出特性所做出的各种假设。
作为组件间链路205特性设计的实例,假设组件A210需要根据账号分割作业项,而组件B240需要根据邮政编码(postal zip code)分割输出。假设适当地分割了对组件A的输入,然后也以相同的方式分割组件A的输出。也就是说,在这个实例中,将根据账号分割图2B中组件A210的输出。组件间链路的每个1:n分割单元220都是哈希分割单元,其利用每个作业项内的邮政编码关键字来决定将作业项传送到哪个输出端。具有相同邮政编码的作业项通常由组件A210的不同实体来处理,从而将通过1:n哈希单元220的不同实体。来自对应于相同哈希值的每个1:n哈希分割单元220的输出被传递到组件间链路的同一集合单元230。在这个实例中,在组件B处出现的作业项的顺序并不重要,因此每个集合单元230都按照作业项的到达顺序将其传送到对应的组件。
一种使串行图并行化的自动或计算机辅助方法,其可确定ICL205的网络表示以及该网络表示的全部链路和单元(例如分割单元)的特性。用户可使用如图2A所示的图的表示,而不必考虑如图2B所示的ICL205的网络结构。该方法添加组件间链路的单元以实现与上述方法基本相同的效果,而无需用户显式地插入组件间链路的网络表示的分割、互连和集合单元。
该自动或计算机辅助方法的一个方案涉及定义了计算图中部分或所有组件的输入需求特性的信息的使用,以及确定部分或所有组件输出特性的方法。用于上述目的的信息存储为与组件相关的元数据(metadata)。该元数据用于自动并行程序。
串行图(例如图200)中的一个或多个组件分别包括与组件所需的每个输入的特性相关的元数据。例如,如果需要以特定的方式分割组件的特定输入,则该输入端的输入元数据可以包含分割作业项所根据的关键字或字段的指示符(indicator)。如果组件具有多个输入,则每个输入都分别具有与其相关的元数据。例如,一个输入可以指示必须将所有作业项的拷贝传递到该输入,而另一个输入可以表示必须利用每个作业项的账号分割所述作业项。
组件的输入的元数据特性可以包括一个或多个:
·指示符,指示如果分割,则必须根据一个或多个特定关键字分割输入;
·指示符,指示组件的每个实体必须在它的输入端接收所有作业项的拷贝;以及
·指示必须对输入排序的指示符,以及定义排列次序的一个或多个关键字。
一个或多个所述组件的另一特性涉及基于组件输入流的特性和组件本身特性的每个输出流的特性。这种特性的一个实例为对于处理每个作业项的组件,其顺序地接收其输入流。对于这种组件,如果根据特定关键字对输入作业项进行排序,则由于在该组件内不进行重新排序,从而输出作业项也按照相同的关键字进行排序。同样地,如果组件接收到根据特定关键字进行分割的作业项,如果该组件未修改该关键字的值,则输出作业项将保持根据该关键字而进行分割。(注意,如果组件修改了该关键字的值,则输出将不必根据被修改的关键字的值而进行分割。)
通常,这种特性定义了特定组件(component-specific)映射函数,该映射函数接受组件的每个输入流的特性,并产生每个输出流的特性。
流特性类似于组件的输入需求特性。具体地,流特性可以包括:
·指示符,指示该流只包括被分割的作业项的子集(subset),以及如果分割,则分割该流所依据的特定关键字或多个关键字;以及
·指示该流被排序的指示符,以及定义排列次序的一个或多个关键字。
可以使用很多可选方式对从组件的输入特性到输出特性的映射进行编码。例如,可以用与该组件相关的程序语句对该映射直接进行编码。对该映射进行编码的另一种方法基于指示组件可修改作业项中关键字的值的指示符,因而可能打乱排列次序或基于该关键字的分割,以及关于由该组件显式地实现的分类、重新排序或分割的显式指示符。然后,例如使用一组通用的或特定组件的规则使得该映射基于所述输入特性和这些指示符。这种映射规则的实例包括以下几点:
·对于具有一个输入和一个输出且未指示其修改关键字key1的值的组件,根据key1进行分割的输入产生仍然根据key1进行分割的输出。
·对于具有一个输入和一个输出且未指示其修改关键字key2的值的组件,先根据key1然后根据key2进行排序的输入产生只根据key1进行排序的输出。
·对于指示其重新排列输入作业项的组件,由于组件可能已打乱了排列次序,因而已排序的输入产生未指示其再进行排序的输出;以及
·根据关键字key1的值实现排序的组件将指示根据key1对输出进行排序,而不考虑输入的排列次序。
某些组件可以重新命名作业项中的字段。用于该组件的元数据识别出该重新命名,并且输出特性的表示基于重新命名的变量。例如,如果根据“账户”关键字对输入进行分割,并且将该“账户”字段重新命名为“客户”字段,则将输出的特征定义为根据该“客户”字段进行分割。
参照图3,用于根据串行计算图设定并行计算图的自动程序300首先接受将被并行化的串行图的设计(步骤310)。该设计包括图结构的设计,也称之为图的拓扑,其设定每个组件的哪个输出通过流连接到另一个组件的每个输入。该设计也包括上述每个组件的元数据:一个或多个组件的每个输入的输入需求,以及所述组件的输入特性和输出特性之间的映射或该组件的其他输出特性。注意,因为有些组件可能未设定任何输入需求,并且有些组件可能未提供产生其输出流特性的映射,因而上述元数据是可选的。如果组件未设定任何输入特性,则程序不必强制其输入流具有任何特定的特性。如果组件未提供产生其输出流特性的映射,则程序不必做出关于这些特性的任何假设。
在该程序中,用户设定计算图中每个组件的期望并行度。作为该程序应用的实例,将参考图1A所示的简单串行计算图100。假设用户设定组件A120具有m=3个并行实体,并且组件B具有n=5个并行实体。在该实例中,输入文件110和输出文件140的并行度为1,表示支持串行访问的物理文件。
对于初始串行图中的每个链路,程序确定组件间链路的特性(即分割单元、互连网络以及集合单元)以实现并行计算图中的串行链接。该程序在以下四个步骤中循环:
(a)映射从一个或多个组件的输入到输出的链路特性(步骤320);
(b)对于已知上游组件的输出特性的每个组件间链路,基于任何已知的下游输入的需求来确定该组件间链路的特性,包括该组件间链路的分割单元、互连网络以及集合单元(步骤330);
(c)对于在步骤(b)中处理的每个组件间链路,确定所产生的与组件间链路的输出相关联的下游组件的输入流特性(步骤340);以及
(d)在并行图的相应组件之间插入组件间链路的网络表示的组件(步骤350)。
当已对所有的并行链路进行了处理(步骤360),则通过展开每个并行组件可形成等效的串行计算图。
在程序的映射步骤(步骤320)中,计算组件的一个或多个输出流的特性,所述组件通常少于所有组件。例如,在初始的迭代(iteration)中,可以计算没有输入的组件所输出的流的特性。在后面的迭代中,可将任意组件的映射用于确定该组件的输出流的特性,其中已对该组件的所有输入流计算了输入特性。
在下一步骤(步骤330)中,基于该链路的上游组件(m)和下游组件(n)的并行度、来自上游组件的输出流的特性以及下游组件的输入流的需求,确定一个或多个组件间链路的分割单元和集合单元的特性。有几种情况可以直接处理:
(P1)如果m=n且不必根据任何特定关键字对下游组件的输入流进行分割或排序,并且输入流不需要每个作业项的拷贝,则如图1B中的实例所示,直接连接上游组件和下游组件的相应实体。注意,这种情况主要对应于简化形式的分割单元和集合单元。
(P2)如果m≠n且不必根据任何特定关键字对下游组件的输入流进行分割,并且该输入流不需要每个作业项的拷贝,则将组件间链路的分割单元定义为进行循环分配。
(P3)如果下游组件的输入流需要作业项根据一组关键字而进行分割,其中所述关键字不同于分割上游组件输出流的关键字,则该分割单元根据所需关键字的值进行哈希分割。
(P4)如果输入流需要每个作业项的拷贝,则将组件间链路的分割单元定义为执行广播功能。
对于(P2)-(P4)中的各种情况,有许多关于组件间链路的集合单元的特殊处理情况,以适应下游组件的输入流特性:
(G1)如果下游组件的输入流需要根据一组特定的关键字而对输入进行排序,并且根据相同的关键字对上游组件的输出进行排序,则集合单元实现已排序的集合。在已排序的集合中,集合单元假设每个输入上的作业项已经进行了排序,并且其根据排序关键字选择哪个输入将被选为下一个输出,以便获得输出的正确排列次序。
(G2)如果下游组件的输入流需要根据一组特定的关键字(key1,...,keyJ)而对输入进行排序,并且根据一组关键字(key1,...,keyJ,...,keyK)而对上游组件的输出进行排序,则该集合单元实现已排序的集合。对于J=K的情况,这就成为了(G1)中的特殊情况。
(G3)如果输入流需要根据一组特定的关键字而对输入进行排序,并且未根据的一致的一组关键字对上游组件的输出进行排序,则集合单元进行排序。
也可以使用其它形式的分割单元和集合单元。例如,在m=n并且下游组件不需要任何特定的分割,但是需要根据特定的关键字进行排序的情况下,可以通过组件间链路来连接相应的上游和下游组件,其中该组件间链路只具有可进行所需排序的单入/单出“集合”单元。注意,组件间链路的输入保持了分割,并且该组件间链路增加了排序的特性。
在循环的下一步骤(步骤340),根据上游组件输出流的特性和插入的组件间链路的特性确定下游组件输入流的特性。注意,通常,在这些流中至少将体现输入所需的特性。也可能体现在组件输出流的特性中反映的其他的特性。例如,在根据一个关键字对流进行分割且下游组件需要其输入根据另一个关键字而进行排序的情况下,即使只需要排序,也将对产生的流既进行分割也进行排序。
在循环的最后步骤(步骤350),将表示组件间链路的网络单元增加到图中。
在循环(步骤320-350)的每一次迭代结束时,计算组件的其他输入流的特性。如果初始计算图是非循环的,则当初始图中的所有链路都已被处理完时终止该程序。
例如,如果未计算出上游组件输出流的特性,则在确定组件间链路的特性时,用于在未处理完所有链路的情况下重启程序的方法将不对流的特性做出假设。在非周期的计算图中,或者在某些组件的元数据不可用的图中可能需要这种重启。例如,即使已经实际上对流进行了分割,也可在组件间链路中插入冗余的分割单元。虽然可能效率不高,但是仍能保持并行图的正确功能。
在上述的自动程序中,可将组件间链路的组件的插入显式地指示给用户。可选地,用户不必知道引入到原始串行计算图的每个链路上的组件间链路的特性。用户接口能够隐藏这些分割单元和集合单元,或提供由用户控制的对这些单元的可选显示,而不是默认地显示组件间链路的网络表示。
在计算机辅助(例如,半自动)模式中,用户通过显式地引入一些分割单元和集合单元来引导程序。例如,在应用自动程序之前,用户可以设定在并行链路中使用特定的分割单元和集合单元或其他形式的单元,从而取代用于该链路的自动程序。在计算机辅助模式的另一方案中,用户可以检查自动处理的结果,并可以修改组件间链路的分割单元和集合单元。注意,在用户修改了链接之后,该自动程序可选地将流特性从该链接传递到下游,并且下游的改变可能导致下游组件间链路的新的设计。
在另一个计算机辅助模式中,自动程序验证是否满足每个组件的输入需求,并且如果不满足则通知用户。然后用户可以引入单元以满足输入需求,接着,系统能够自动地重新检查改进的设计。作为该模式的变形,系统可以建议对图进行修改(例如,可在组件间链路上插入分割单元或集合单元)以满足输入需求,并且用户可以确认使用该修改建议,或者提供其他的修改(例如插入不同的单元,或者对插入的单元设计不同的特性)。
在上述的并行方法中,在应用自动程序之前,用户对每个组件选择特定的并行度。在一种可选的方法中,用户只确定哪些组件将被并行化,或者与其并行度相关的变量,而不必指定期望的并行度的数值。由此产生确定了每个组件间链路的特性的“通用(generic)”并行计算图,但是与并行组件一样,仍未确定组件间链路的网络表示中并行单元的具体实现。当指定了组件的期望并行度的特定值时(例如,在图的运行时),以特定的并行形式实现该通用图。
在上述的并行方法中,流特性主要以“泛洪(flooding)”方式传递,即数据流的特性在与数据流自身相同的方向上向“下游”传递。也可以使用其他的方法。例如,可以使用上游传递。当存在由两个组件A和B构成的一系列组件时可以使用这种上游传播的一个简单实例。如果A和B都具有相同的并行度,并且B需要根据关键字进行分割,而A不需要任何特定的分割,则可向上游传递该分割需求以使A也需要进行与B同样的分割。通过这种方式,可以在A和B的相应实体之间使用直接链接,而无需在A和B之间引入显式的分割单元和集合单元。
串行图的组件也可以表示整个串行子网络。自动并行方法的一个方法是使子网络并行化,这就好像串行子网络在其主图(host graph)内完全展开。
在替代的方法中,串行子网络独立于其所处于的网络而被并行化。计算从总体上定义子网络的特性并且包括子网络上的流特性的全部映射的元数据,以便在基于子图内组件的元数据而执行的主网络的并行化程序中使用。
可在上述并行计算图中使用的一种单元类型为排序合并单元。如上所述,排序合并单元假设根据特定排列次序排列每个输入上的作业项,并且该排序合并单元必须根据相同的排列次序产生全部的合并输出。该排序合并单元所执行的基本程序考虑到在各输入端等待(pending)的每个作业项,并根据排列次序传送作为输出的下一作业项。
然而,如果在任意一个输入端都没有等待的作业项,则该排序合并单元不能传送任何作业项,这是因为不知道后面到达该输入端的作业项在排列次序中是否出现在已经等待的输入之前。因而该作业项将会被阻塞直到在链路上接收到流结束指示符,此时排序合并单元可以假设在该流上再没有作业项将会到达。
在某些情况下,会在并行图中发生这种阻塞行为。例如,假设m个实体之一或组件A的输出根据关键字key1进行排序,并且下游组件B要求其输入根据关键字key2排序并根据关键字key1进行分割。如果元数据未设定根据key1分割A的输出,则在并行化方法中使用组件间链路内根据key1进行分割的哈希分割单元,其后接有根据key2进行排序的排序集合。然而,如果组件A的输出已进行了哈希分割,则对于每个哈希分割单元,只有一个输出将接收所有作业项。从而,在排序合并单元处,只有每个排序合并单元的一个输入端将接收输入。从而在流结束指示符从哈希分割单元传递到排序合并单元之前将不必阻塞整个流。
避免这种情况的方法是对于接收排序输入的哈希分割单元,重复在每个输出链路上发送排序值指示符,以指示通过至少一个输出到达的排列次序中的值。该排序值指示符通知下游组件在这条链接上将不会提供具有更早的排列次序值的作业单元。接收了该排序值指示符的排序合并单元利用该指示符确定是否能够从另一个输入传送等待的作业项,例如,其原因可能为该作业项的排序值位于接收到的排序值指示符中的排序值之前。
可以尽可能多地基于通过组件的作业项的流发送排序值指示符,或者也可以不这么频繁地发送,例如,可以根据被处理的作业项的数目或根据时间周期性地发送。可以在任何可分割的排序的流上发送排序值指示符,并且可在接收所述指示符的分割单元的输出上广播所述指示符。
另一个解决下游排序合并单元的阻塞问题的方法是打乱(scramble)上游哈希分割单元的输入,从而通常至少能够在哈希分割单元的每个输出上传送一些作业项。
可以利用在计算机上执行的软件来实现上述的自动方法。例如,该软件可在一个或多个编程的或可编程的计算机系统(该计算机系统可以具有各种结构,例如分布式、客户机/服务器或网格式)上执行的一个或多个计算机程序中形成程序,其中每个计算机系统包括至少一个处理器、至少一个数据存储系统(包括易失性和非易失性存储器和/或存储单元)、至少一个输入设备或端口以及至少一个输出设备或端口。该软件可以形成一个或多个较大程序的模块,例如,该程序提供与计算图的设计和配置有关的其它服务。
该软件可以设置在例如CD-ROM的可由通用或专用可编程计算机读取的介质上,或者通过网络传递(在传播的信号中编码)到执行该软件的计算机上。在专用计算机上或者使用例如协处理器(coprocessor)的专用硬件可以实现所有的功能。可以采用分布方式实现该软件,在分布方式中由不同的计算机来执行该软件所设定的不同计算部分。优选地,将每个这种计算机程序存储或下载到可由通用或专用可编程计算机读取的存储介质或设备(例如固态存储器或介质,或者磁性或光学介质)中,以便当计算机系统读取该存储介质或设备时,该计算机程序可以配置和操作该计算机以执行其中描述的程序。也可以将本发明的系统实施为配置有计算机程序的计算机可读存储介质,其中具有该配置的存储介质使计算机系统以特定或预定的方式运行以执行其中描述的功能。
可以理解前面的描述只用于说明本发明,并非限制本发明的范围,本发明的范围由所附权利要求书的范围限定。其它的实施例都包含在所附权利要求书的范围内。

Claims (44)

1.一种用于并行计算图的自动设计的方法,该方法包括:
接受计算图的设计,在该计算图中通过链路单元连接数据处理单元,每个所述链路单元与从相关的一个上游数据处理单元到相关的一个下游数据处理单元的数据流相关联;以及
对于该计算图中并行特性不清楚的一个链路单元或多个链路单元中的每一个链路单元,根据与该链路单元关联的该上游和/或下游数据处理单元的特性来确定表示该链路单元的并行组件间链路的数据处理特性,其中存储表示一个或多个上游和/或下游数据处理单元的特性的元数据,所述元数据包括上游数据处理单元在输出端口提供的作业项的数据特性,和/或下游数据处理单元在输入端口接收的作业项的数据特性。
2.如权利要求1所述的方法,其中将所述计算图中的每个数据处理单元表示为顶点,并且将每个链路单元表示为所述计算图的弧。
3.如权利要求1所述的方法,还包括对于所述一个链路单元或多个链路单元中的每一个链路单元,利用数据路径上的数据处理单元来表示所述链路单元,该数据路径连接与所述链路单元相关的所述上游和下游数据处理单元。
4.如权利要求3所述的方法,其中利用数据处理单元表示所述链路单元的步骤包括根据所述链路单元的数据处理特性配置所述数据处理单元。
5.如权利要求4所述的方法,其中所述数据处理单元包括来自于由分割单元、集合单元以及排序单元构成的集合中的单元。
6.如权利要求1所述的方法,还包括形成串行计算图的步骤,其中将所述计算图中的一个或多个数据处理单元分别表示为串行数据处理单元的多个实体,并且利用一个或多个串行数据处理单元,将所述一个链路单元或多个链路单元中的每一个链路单元表示为通过数据流连接到所述串行数据处理单元的多个实体。
7.如权利要求1所述的方法,其中所述上游和/或下游数据处理单元的特性包括一个或多个所述数据处理单元的并行度。
8.如权利要求1所述的方法,其中该数据特性包括排序特性。
9.如权利要求1所述的方法,其中该数据特性包括分割特性。
10.如权利要求1所述的方法,其中根据与所述链路单元关联的所述上游和/或下游数据处理单元的特性来确定所述链路单元的数据处理特性的步骤包括:确定基于所述确定的特性而形成所述链路单元的互连网络。
11.如权利要求8所述的方法,其中所述排序特性指示:排序所述上游数据处理单元在输出端口提供的作业项的流。
12.如权利要求8所述的方法,其中所述排序特性指示:必须排序所述下游数据处理单元在输入端口接收的作业项。
13.如权利要求11或12所述的方法,其中所述排序特性包括定义排列次序的一个或多个关键字。
14.如权利要求9所述的方法,其中所述分割特性指示:所述上游数据处理单元在输出端口提供的作业项的流只包括所述上游数据处理单元的被分割的作业项的子集。
15.如权利要求14所述的方法,其中所述分割特性指示:分割该流所依据的一个或多个特定关键字。
16.如权利要求9所述的方法,其中所述分割特性指示:必须分割所述下游数据处理单元在输入端口接收的数据。
17.如权利要求16所述的方法,其中所述分割特性指示:必须根据一个或多个特定关键字分割所述下游数据处理单元在输入端口接收的作业项。
18.如权利要求1所述的方法,其中所述数据特性包括指示符,该指示符指示所述下游数据处理单元的多个实体中的每个实体必须在其输入端口接收所有作业项的拷贝。
19.一种用于具有一个或多个并行组件的计算图的自动设计的方法,该方法包括:
访问元数据,该元数据定义了由并行特性不清楚的链路单元上的所述一个或多个并行组件中下游并行组件接收的作业项的数据流的一个或多个输入需求的特性,其中所述输入需求包括所述作业项的数据特性;以及
设定至少一个用于处理该数据流的表示所述链路单元的并行组件间链路的功能单元,以满足该下游并行组件的输入需求。
20.如权利要求19所述的方法,其中至少一个功能单元包括分割单元。
21.如权利要求20所述的方法,其中所述分割单元包括哈希分割单元。
22.如权利要求20所述的方法,其中所述分割单元包括循环分割单元。
23.如权利要求20所述的方法,其中所述分割单元包括广播单元。
24.如权利要求19所述的方法,其中至少一个功能单元包括集合单元。
25.如权利要求20所述的方法,其中所述集合单元包括排序单元。
26.如权利要求19所述的方法,其中设定至少一个功能单元的步骤包括设定连接两个或更多功能单元的互连网络。
27.如权利要求19所述的方法,还包括:
基于组件的元数据来确定该组件的输出数据流的特性。
28.如权利要求27所述的方法,其中还基于所述组件的一个或多个所述输入流的特性来确定所述输出数据流的特性。
29.如权利要求27所述的方法,其中确定所述输出数据流的特性的步骤包括应用一个或多个规则。
30.如权利要求27所述的方法,其中确定所述输出数据流的特性的步骤包括执行一个或多个程序语句。
31.一种用于处理对基于图的计算的设计的系统,其包括:
用于接受计算图的设计的装置,在该计算图中通过链路单元连接数据处理单元,每个所述链路单元与从相关的一个上游数据处理单元到相关的一个下游数据处理单元的数据流相关联;以及
用于确定链路单元特性的装置,包括对于该计算图中并行特性不清楚的所述一个链路单元或多个链路单元中的每一个链路单元,根据与该链路单元关联的该上游和/或下游数据处理单元的特性来确定表示该链路单元的并行组件间链路的数据处理特性,其中存储表示一个或多个上游和/或下游数据处理单元的特性的元数据,所述元数据包括上游数据处理单元在输出端口提供的作业项的数据特性,和/或下游数据处理单元在输入端口接收的作业项的数据特性。
32.一种用于使计算图并行化的方法,包括:
接受该计算图的设计,所述计算图包括通过并行特性不清楚的链路连接的第一组件和第二组件;
接受对该第一组件和/或第二组件的并行度的设计;以及
形成组件间链路,该组件间链路对应于该链路且具有至少基于该设定的并行度和存储的元数据的并行特性,其中所述元数据表示该第一组件在输出端口提供的作业项的数据特性,和或该第二组件在输入端口接收的作业项的数据特性。
33.如权利要求32所述的方法,其中所述计算图是串行计算图,并且其中连接所述第一组件和第二组件的所述链路是串行链路。
34.如权利要求33所述的方法,其中所述串行计算图包括连接所述计算图的多个组件的多条串行链路,并且其中该方法包括根据所述串行计算图形成并行计算图。
35.如权利要求34所述的方法,其中形成所述并行计算图的步骤包括:对于所述多个串行链路中的每一条串行链路,用具有并行特性的组件间链路代替该串行链路。
36.如权利要求32所述的方法,其中所述链路将所述第一组件的输出流连接到所述第二组件的输入流。
37.如权利要求36所述的方法,其中所述组件间链路具有至少基于所述第一组件输出流特性的并行特性。
38.如权利要求36所述的方法,其中所述组件间链路具有至少基于所述第二组件输入流特性的并行特性。
39.如权利要求32所述的方法,其中接受对所述并行度的设计的步骤包括访问与所述计算图的组件关联的元数据。
40.一种由计算机实现的方法,用于处理串行计算图以形成并行计算图,该方法包括:
(a)基于输入流中作业项的数据特性和由组件可修改作业项的指示,将该并行图中该组件的一个或多个输入流的特性映射到该组件的一个或多个输出流的特性;
(b)确定功能单元的特性,所述功能单元基于从两个组件之间的并行特性不清楚的组件间链路接收数据的组件所需的输入特性,来实现所述组件间链路;以及
(c)基于来自其他组件的输出流的特性确定组件的输入流的特性,并确定用于连接所述其他组件与所述组件的链路的功能单元的特性。
41.如权利要求40所述的方法,还包括:
(d)将所述组件间链路的网络表示插入所述并行计算图。
42.如权利要求40所述的方法,在使所述串行计算图并行化的过程中,重复应用(a)-(c)中的每一个处理。
43.如权利要求40所述的方法,其中所述由组件可修改作业项的指示包括指示该组件可修改作业项中关键字的值的指示符。
44.如权利要求40所述的方法,其中所述由组件可修改作业项的指示包括关于由该组件实现的分类、重新排序或分割的指示符。
CN2004800243582A 2003-06-25 2004-06-22 用于计算图的计算机辅助并行化的方法及其系统 Expired - Lifetime CN1842764B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US48239103P 2003-06-25 2003-06-25
US60/482,391 2003-06-25
PCT/US2004/020834 WO2005001687A2 (en) 2003-06-25 2004-06-22 Computer-aided parallelizing of computation graphs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101863164A Division CN101165650B (zh) 2003-06-25 2004-06-22 计算图的计算机辅助并行化

Publications (2)

Publication Number Publication Date
CN1842764A CN1842764A (zh) 2006-10-04
CN1842764B true CN1842764B (zh) 2010-06-23

Family

ID=33551983

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2004800243582A Expired - Lifetime CN1842764B (zh) 2003-06-25 2004-06-22 用于计算图的计算机辅助并行化的方法及其系统
CN2007101863164A Expired - Lifetime CN101165650B (zh) 2003-06-25 2004-06-22 计算图的计算机辅助并行化

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101863164A Expired - Lifetime CN101165650B (zh) 2003-06-25 2004-06-22 计算图的计算机辅助并行化

Country Status (7)

Country Link
US (3) US8059125B2 (zh)
EP (1) EP1636699A2 (zh)
JP (3) JP5271494B2 (zh)
CN (2) CN1842764B (zh)
AU (2) AU2004252918B2 (zh)
CA (4) CA2891145C (zh)
WO (1) WO2005001687A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059125B2 (en) 2003-06-25 2011-11-15 Ab Initio Technology Llc Computer-aided parallelizing of computation graphs
CN1316359C (zh) * 2005-06-09 2007-05-16 上海交通大学 用户指导的程序半自动并行化方法
US7716630B2 (en) * 2005-06-27 2010-05-11 Ab Initio Technology Llc Managing parameters for graph-based computations
US7877350B2 (en) * 2005-06-27 2011-01-25 Ab Initio Technology Llc Managing metadata for graph-based computations
AU2007286155B2 (en) * 2006-08-10 2013-12-12 Ab Initio Technology Llc. Distributing services in graph-based computations
US8201142B2 (en) * 2006-09-29 2012-06-12 Microsoft Corporation Description language for structured graphs
US7844959B2 (en) * 2006-09-29 2010-11-30 Microsoft Corporation Runtime optimization of distributed execution graph
US20080082644A1 (en) * 2006-09-29 2008-04-03 Microsoft Corporation Distributed parallel computing
US8074219B2 (en) 2007-06-27 2011-12-06 Microsoft Corporation Order preservation in data parallel operations
KR101635945B1 (ko) * 2007-07-26 2016-07-04 아브 이니티오 테크놀로지 엘엘시 에러 핸들링이 가능한 그래프 기반의 트랜잭션 연산 처리 방법 및 시스템
US20100077384A1 (en) * 2008-09-23 2010-03-25 Microsoft Corporation Parallel processing of an expression
WO2010088523A1 (en) * 2009-01-30 2010-08-05 Ab Initio Technology Llc Processing data using vector fields
CN105843684B (zh) 2009-02-13 2020-03-03 起元技术有限责任公司 管理任务执行
US8667329B2 (en) * 2009-09-25 2014-03-04 Ab Initio Technology Llc Processing transactions in graph-based applications
CN107066241B (zh) 2010-06-15 2021-03-09 起元技术有限责任公司 用于动态加载基于图的计算的系统和方法
US9430204B2 (en) 2010-11-19 2016-08-30 Microsoft Technology Licensing, Llc Read-only communication operator
US9507568B2 (en) * 2010-12-09 2016-11-29 Microsoft Technology Licensing, Llc Nested communication operator
US9395957B2 (en) 2010-12-22 2016-07-19 Microsoft Technology Licensing, Llc Agile communication operator
US9507682B2 (en) 2012-11-16 2016-11-29 Ab Initio Technology Llc Dynamic graph performance monitoring
US10108521B2 (en) 2012-11-16 2018-10-23 Ab Initio Technology Llc Dynamic component performance monitoring
US9274926B2 (en) 2013-01-03 2016-03-01 Ab Initio Technology Llc Configurable testing of computer programs
US10180821B2 (en) * 2013-12-05 2019-01-15 Ab Initio Technology Llc Managing interfaces for sub-graphs
CA2959627C (en) * 2014-09-02 2020-06-16 Ab Initio Technology Llc Executing graph-based program specifications
CA2959389A1 (en) 2014-09-02 2016-03-10 Ab Initio Technology Llc Compilation of graph-based program specifications with automated clustering of graph components based on the identification of particular data port connections
CA3003822C (en) 2014-09-02 2023-08-08 Ab Initio Technology Llc Specifying components in graph-based programs
SG11201701563TA (en) * 2014-09-02 2017-03-30 Ab Initio Technology Llc Managing invocation of tasks
HUE046575T2 (hu) * 2015-04-29 2020-03-30 Framatome Sa Eljárás kód ekvivalencia ellenõrzésére
US10657134B2 (en) 2015-08-05 2020-05-19 Ab Initio Technology Llc Selecting queries for execution on a stream of real-time data
WO2017027652A1 (en) 2015-08-11 2017-02-16 Ab Initio Technology Llc Data processing graph compilation
CN105068862B (zh) * 2015-09-12 2018-10-23 中国电子科技集团公司第十研究所 统一划分数据链信息处理流程的方法
US10503562B2 (en) 2015-12-17 2019-12-10 Ab Initio Technology Llc Processing data using dynamic partitioning
US10671669B2 (en) 2015-12-21 2020-06-02 Ab Initio Technology Llc Sub-graph interface generation
KR102181640B1 (ko) 2016-05-17 2020-11-23 아브 이니티오 테크놀로지 엘엘시 재구성가능한 분산 처리
KR102549994B1 (ko) * 2017-03-29 2023-06-29 아브 이니티오 테크놀로지 엘엘시 가변 레벨 병렬화를 사용하여 데이터 처리 동작을 수행하기 위한 시스템 및 방법
US10817310B2 (en) 2017-09-01 2020-10-27 Ab Initio Technology Llc Executing graph-based program specifications
US11636485B2 (en) * 2018-04-06 2023-04-25 Fair Isaac Corporation Efficient parallelized computation of global behavior profiles in real-time transaction scoring systems
JP7013326B2 (ja) * 2018-05-29 2022-01-31 株式会社日立製作所 情報処理システム、情報処理装置、および情報処理システムの制御方法
US12032631B2 (en) 2018-05-30 2024-07-09 Ab Initio Technology Llc Systems and methods for dataflow graph optimization
CN111177433B (zh) * 2019-12-31 2021-07-20 北京百度网讯科技有限公司 用于并行处理信息的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117489A (en) * 1987-04-22 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Data-driven processor having an internal tag-generating system for generating a distinct tagged information and assembling with un-tagged information of an input/output data packet
US5819021A (en) * 1995-12-11 1998-10-06 Ab Initio Software Corporation Overpartitioning system and method for increasing checkpoints in component-based parallel applications
US5999729A (en) * 1997-03-06 1999-12-07 Continuum Software, Inc. System and method for developing computer programs for execution on parallel processing systems
WO2000042518A1 (en) * 1999-01-13 2000-07-20 Ab Initio Software Corporation Parallelizing applications of script-driven tools

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108638A (ja) * 1987-10-21 1989-04-25 Hitachi Ltd 並列化コンパイル方式
JP2738692B2 (ja) * 1988-01-29 1998-04-08 株式会社日立製作所 並列化コンパイル方法
US5072371A (en) * 1989-03-01 1991-12-10 The United States Of America As Represented By The United States Department Of Energy Method for simultaneous overlapped communications between neighboring processors in a multiple
US4953106A (en) * 1989-05-23 1990-08-28 At&T Bell Laboratories Technique for drawing directed graphs
US5301284A (en) * 1991-01-16 1994-04-05 Walker-Estes Corporation Mixed-resolution, N-dimensional object space method and apparatus
US5347639A (en) * 1991-07-15 1994-09-13 International Business Machines Corporation Self-parallelizing computer system and method
US5313584A (en) * 1991-11-25 1994-05-17 Unisys Corporation Multiple I/O processor system
JPH05257709A (ja) * 1992-03-16 1993-10-08 Hitachi Ltd 並列化判別方法およびそれを用いた並列化支援方法
US5394524A (en) 1992-08-07 1995-02-28 International Business Machines Corporation Method and apparatus for processing two graphics data streams in parallel
US5446915A (en) * 1993-05-25 1995-08-29 Intel Corporation Parallel processing system virtual connection method and apparatus with protection and flow control
US5475842A (en) * 1993-08-11 1995-12-12 Xerox Corporation Method of compilation optimization using an N-dimensional template for relocated and replicated alignment of arrays in data-parallel programs for reduced data communication during execution
US5440736A (en) * 1993-11-24 1995-08-08 Digital Equipment Corporation Sorter for records having different amounts of data
JP3442192B2 (ja) * 1995-05-31 2003-09-02 シャープ株式会社 データ駆動型情報処理装置
JP3560690B2 (ja) * 1995-06-14 2004-09-02 富士通株式会社 並列プロセッサ装置
US6016150A (en) * 1995-08-04 2000-01-18 Microsoft Corporation Sprite compositor and method for performing lighting and shading operations using a compositor to combine factored image layers
US6064393A (en) 1995-08-04 2000-05-16 Microsoft Corporation Method for measuring the fidelity of warped image layer approximations in a real-time graphics rendering pipeline
US5682537A (en) * 1995-08-31 1997-10-28 Unisys Corporation Object lock management system with improved local lock management and global deadlock detection in a parallel data processing system
US5813004A (en) * 1995-09-25 1998-09-22 International Business Machines Corporation Partitioning and sorting logical units of data prior to reaching an end of the data file
US5909681A (en) * 1996-03-25 1999-06-01 Torrent Systems, Inc. Computer system and computerized method for partitioning data for parallel processing
US6311265B1 (en) 1996-03-25 2001-10-30 Torrent Systems, Inc. Apparatuses and methods for programming parallel computers
US5799149A (en) * 1996-06-17 1998-08-25 International Business Machines Corporation System partitioning for massively parallel processors
US5870743A (en) * 1996-06-24 1999-02-09 Oracle Corporation Method and apparatus for parallelizing operations that create a table
US5966072A (en) * 1996-07-02 1999-10-12 Ab Initio Software Corporation Executing computations expressed as graphs
US6330008B1 (en) 1997-02-24 2001-12-11 Torrent Systems, Inc. Apparatuses and methods for monitoring performance of parallel computing
US6088716A (en) * 1997-04-28 2000-07-11 Ab Initio Software Corporation Method for preventing buffer deadlock in dataflow computations
US5956704A (en) * 1997-06-05 1999-09-21 Oracle Corporation Method and apparatus for parallelizing operations that insert data into an existing data container
US6266804B1 (en) * 1997-12-23 2001-07-24 Ab Initio Software Corporation Method for analyzing capacity of parallel processing systems
US6480876B2 (en) * 1998-05-28 2002-11-12 Compaq Information Technologies Group, L.P. System for integrating task and data parallelism in dynamic applications
US6205465B1 (en) * 1998-07-22 2001-03-20 Cisco Technology, Inc. Component extensible parallel execution of multiple threads assembled from program components specified with partial inter-component sequence information
JP2000242478A (ja) * 1999-02-15 2000-09-08 Internatl Business Mach Corp <Ibm> 実行可能性判定装置およびその方法
US6311285B1 (en) * 1999-04-27 2001-10-30 Intel Corporation Method and apparatus for source synchronous transfers at frequencies including an odd fraction of a core frequency
US6978458B1 (en) * 2000-11-17 2005-12-20 Oracle International Corporation Distributing data items to corresponding buckets for use in parallel operations
US8059125B2 (en) 2003-06-25 2011-11-15 Ab Initio Technology Llc Computer-aided parallelizing of computation graphs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117489A (en) * 1987-04-22 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Data-driven processor having an internal tag-generating system for generating a distinct tagged information and assembling with un-tagged information of an input/output data packet
US5819021A (en) * 1995-12-11 1998-10-06 Ab Initio Software Corporation Overpartitioning system and method for increasing checkpoints in component-based parallel applications
US5999729A (en) * 1997-03-06 1999-12-07 Continuum Software, Inc. System and method for developing computer programs for execution on parallel processing systems
WO2000042518A1 (en) * 1999-01-13 2000-07-20 Ab Initio Software Corporation Parallelizing applications of script-driven tools

Also Published As

Publication number Publication date
US20050034112A1 (en) 2005-02-10
CN101165650B (zh) 2012-10-10
CA2891196A1 (en) 2005-01-06
AU2004252918A1 (en) 2005-01-06
CA2891143C (en) 2019-02-12
JP2007529041A (ja) 2007-10-18
WO2005001687A2 (en) 2005-01-06
CA2891196C (en) 2018-03-20
WO2005001687A3 (en) 2005-07-21
CN101165650A (zh) 2008-04-23
CA2529925C (en) 2016-08-23
EP1636699A2 (en) 2006-03-22
US8866817B2 (en) 2014-10-21
CA2891143A1 (en) 2005-01-06
AU2004252918B2 (en) 2009-12-10
CN1842764A (zh) 2006-10-04
US8059125B2 (en) 2011-11-15
AU2009238350A1 (en) 2009-12-17
US20120056892A1 (en) 2012-03-08
JP5271494B2 (ja) 2013-08-21
JP5863762B2 (ja) 2016-02-17
CA2891145A1 (en) 2005-01-06
JP2012128887A (ja) 2012-07-05
CA2891145C (en) 2019-02-19
US20120056888A1 (en) 2012-03-08
AU2009238350B2 (en) 2011-08-25
US9569189B2 (en) 2017-02-14
JP5735448B2 (ja) 2015-06-17
JP2014059914A (ja) 2014-04-03
CA2529925A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1842764B (zh) 用于计算图的计算机辅助并行化的方法及其系统
CN106170762B (zh) 管理包括子图的数据流图所用的接口
CN101739381B (zh) 屏障同步设备、屏障同步系统以及屏障同步方法
CN109508326B (zh) 用于处理数据的方法、装置和系统
WO2005001687A9 (en) Computer-aided parallelizing of computation graphs
CN110998531B (zh) 元组图程序中子图内优化的方法
CN110945481B (zh) 跨网络执行元组图程序的方法
CN114048387B (zh) 基于大数据和ai预测的内容推荐方法及人工智能云系统
US11429355B2 (en) System of type inference for tuple graph programs
CN111951112A (zh) 基于区块链的智能合约执行方法、终端设备和存储介质
CN113468169B (zh) 硬件数据库查询方法、数据库系统查询方法及装置
CN105490938B (zh) 一种可配置的服务器引擎的路由选择器的设计方法
Pitt-Francis et al. An Introduction to Parallel Programming Using MPI
US20090248899A1 (en) Linkage support apparatus and method thereof
CN117370338A (zh) 一种宽表数据的存储方法、装置及终端
WO2023218459A1 (en) Eventually guaranteed protocol for distributed ledger
CN115130982A (zh) 业务数据处理方法、电子设备、存储介质
EP1852777A2 (en) Computer-aided parallelizing of computation graphs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ARCHITEKTEN CO., LTD.

Free format text: FORMER OWNER: AB INITIO SOFTWARE CORP.

Effective date: 20100409

Owner name: AB INITIO SOFTWARE CORP.

Free format text: FORMER OWNER: ARCHITEKTEN CO., LTD.

Effective date: 20100409

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100409

Address after: Massachusetts, USA

Applicant after: AB INITIO TECHNOLOGY LLC

Address before: Massachusetts, USA

Applicant before: Archie Taco Ltd.

Effective date of registration: 20100409

Address after: Massachusetts, USA

Applicant after: Archie Taco Ltd.

Address before: Massachusetts, USA

Applicant before: Qiyuan Software Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100623

CX01 Expiry of patent term