CN1841356A - 用于系统级初始化的方法、系统和装置 - Google Patents

用于系统级初始化的方法、系统和装置 Download PDF

Info

Publication number
CN1841356A
CN1841356A CNA2005101191577A CN200510119157A CN1841356A CN 1841356 A CN1841356 A CN 1841356A CN A2005101191577 A CNA2005101191577 A CN A2005101191577A CN 200510119157 A CN200510119157 A CN 200510119157A CN 1841356 A CN1841356 A CN 1841356A
Authority
CN
China
Prior art keywords
point
initialization
value
indication
platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101191577A
Other languages
English (en)
Other versions
CN100487688C (zh
Inventor
M·阿亚
S·陈努帕蒂
A·库马
J·亚亚辛哈
M·纳奇穆图
P·曼纳瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1841356A publication Critical patent/CN1841356A/zh
Application granted granted Critical
Publication of CN100487688C publication Critical patent/CN100487688C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • H04L67/125—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks involving control of end-device applications over a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multi Processors (AREA)

Abstract

论述了用于点到点体系结构中的系统和元件的多种初始化技术。因此，该技术考虑了灵活的系统/插槽层参数适合于诸如台式机、便携式、小型服务器、大型服务器之类的平台以及诸如IA32/IPF处理器、存储器控制器、IO集线器之类的元件类型的需要。此外，该技术用POC值的正确集合简化了上电，因此它避免了多次热复位，以及改善了引导时间。在一个实施例中，可清除寄存器以保持新值，该新值是诸如复位期间驱动的配置值(CVDR)以及复位期间获取的配置值(CVCR)之类的值。例如，POC值可来自于以下内容：平台输入时钟与核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。

Description

用于系统级初始化的方法、系统和装置
技术领域
本发明涉及支持传送基于链路的系统的初始化值的有效利用的系统。
背景技术
基于前端总线(FSB)的现有系统不允许个人总线元件的热插拨。同样，现有系统由于传送初始化值而苦于引脚限制，并且由于初始POC值不正确而苦于执行多次热复位。
发明内容
根据本发明的第一方面，提供了一种在点到点(pTp)体系结构中上电清除(POC)值的装置，包含：从多个母线(strap)中导出所述POC值的I/O代理；以及将所述POC值经由多个点到点链路转发给遵循所述pTp体系结构的多个处理器的I/O代理。
根据本发明的第二方面，提供了一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：从多个母线中导出所述POC值；以及向多个处理器发送所述POC值。
根据本发明的第三方面，提供了一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：输入输出(IO)代理从本地非易失性存储器(NVM)或者固件空间之一中获得所述POC值；以及向多个处理器转发所述POC值。
根据本发明的第四方面，提供了一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：输入输出(IO)代理利用协议从下行芯片组中获得所述POC值；以及所述IO代理在点到点链路初始化之前获得所述POC值。
根据本发明的第五方面，提供了一种用于元件或系统的链路层初始化的方法，包含：初始化物理层以允许第一和第二代理之间信息的电传送；通过交换链路层控制消息和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
根据本发明的第六方面，提供了一种用于元件或系统的链路层初始化的方法，包含：初始化物理层以允许在第一和第二代理之间电传送信息；通过交换链路层控制消息和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及从IO代理向CPU发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
根据本发明的第七方面，提供了一种用于元件或系统初始化的链路层的方法，包含：初始化物理层以允许第一和第二代理之间的信息的电传送；通过交换链路层控制消息和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及从IO代理向CPU发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
根据本发明的第八方面，提供了一种遵循pTp体系结构并且便于初始化的系统，包含：耦合到网络结构的多个处理器代理和存储器代理；物理层，初始化所述物理层以允许在耦合到所述网络结构上的多个处理器代理或存储器代理的第一和第二代理之间信息的电传送；链路层初始化，它被通过交换链路层控制消息和初始化的多个控制迁移而为第一和第二代理初始化；以及所述物理层发送一个或多个控制迁移以初始化遵循所述pTp体系结构的元件。
根据本发明的第九方面，提供了一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的装置，包含：经由遵循所述pTp体系结构的网络结构而耦合到单处理器上的芯片组；以及利用芯片组和单处理器的默认NodeID值的单处理器。
根据本发明的第十方面，提供了一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的系统，包含：多个硬件母线，定义由遵循所述pTp体系结构的元件读取的NodeID以及初始化代表所述NodeID的内部寄存器；多个位，如果所述元件将支持多个代理，则将所述多个位附加到所述内部寄存器中的值上作为后缀，并且例示所需的唯一NodeID值。
根据本发明的第十一方面，提供了一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的装置，包含：遵循所述pTp体系结构的元件；以及利用服务器管理信道设置具有唯一NodeID值的元件的多个寄存器的服务处理器。
根据本发明的第十二方面，提供了一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的芯片组，包含：利用链路层参数交换协议为多个处理器代理分配NodeID的芯片组；多个点到点链路，完成它们的物理层初始化并向相关代理发送链路层控制迁移；所述多个处理器代理经由它们的相应点到点链路向彼此并向所述芯片组发送空控制迁移；芯片组，该芯片组发送指定芯片组的NodeID的预定交换参数控制迁移以及其连接到所述处理器代理所通过的芯片组上的链路端口号；以及所述处理器代理采用所述链路端口号作为其自身的NodeID。
根据本发明的第十三方面，提供了一种用于向点到点体系结构系统增加独立资源的方法，包含：无需重新引导即可向所述系统增加所述独立资源；以及通过利用链路层参数交换中的代理类型字段来识别所增加的独立资源的多个特性。
附图说明
在说明书的结论部分中详细地指出并且清楚地请求了主题。然而，在阅读附图时，通过参考以下详细说明可以更好地理解所请求的主题及其目的、特征和优点，该主题既关于结构又关于操作方法，其中：
图1是由一个实施例所利用的协议体系结构。
图2是根据所请求主题所利用的物理互连的装置方框图。
图3示出一个实施例所利用的用于链路层初始化的方法的流程图。
图4示出了由一个实施例所利用的POC值的方框图。
图5是由多个实施例所利用的系统的多个实施例。
图6示出了由一个实施例所利用的用于节点标识符分配的方框图。
具体实施方式
在下面的描述中描述了用于高速点到点网络(pTp)的系统级初始化的方法、装置以及系统，为了说明的目的，阐明了许多的细节以便提供对本发明的彻底了解。然而，对所属领域技术人员来说显而易见的是，为了实施本发明，这些细节不是必需的。当前技术发展的一个领域涉及可靠性、可用性以及可维护性(RAS)。如前面描述的，基于前端总线(FSB)的现有系统不允许单独总线元件的热插拨。同样，现有系统由于传送初始化值而苦于引脚限制，并且由于初始POC值不正确而苦于执行多次热复位。
相反，所请求的主题通过利用链路层控制迁移来传送初始化值而克服了引脚限制，并且简化了硬件。同样，它考虑了灵活的系统/插槽(socket)层参数以适合于诸如台式机、便携式设备、小型服务器、大型服务器等之类的平台以及诸如IA32/IPF处理器、存储器控制器、IO集线器之类的元件类型的需要。所请求的主题还用正确的POC值集合简化了上电；因此，它避免了多次热复位，并且改善了引导时间。在一个实施例中，可消除用来保持新值的寄存器，该新值诸如复位期间驱动的配置值(CVDR)以及复位期间获取的配置值(CVCR)。
在一个实施例中，POC值包含以下内容：平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
在一个实施例中，pTp体系结构由Intel的公用系统接口(CSI)定义，并且支持分层协议方案，下一段中将详细讨论这个体系结构。图1示出了基本网络的高速缓存相关性协议的简要视图的一个例子。在2004年提交的未决申请P18890中描述了高速缓存相关性协议的一个例子。
图1是由一个实施例所利用的协议体系结构。该体系结构描述了耦合到网络结构上的多个高速缓存代理以及本地代理。例如，该网络结构遵循分层协议方案，并且可包含以下之一或所有：链路层、物理层、协议层、路由层、传输层。该结构便于从一个协议(本地或高速缓存代理)向点到点网络的另一个协议传送消息。在一个方面，这幅图描述了一个基本网络的高速缓存相关性协议的简要视图。
图2是根据请求的主题所利用的物理互连的装置方框图。在一个方面，该装置描述了用于高速缓存相关性的物理层、处理器的基于链路的互连方案、芯片组和/或IO桥接元件。例如，可由集成设备的每个物理层来执行物理互连。具体地说，物理层经由包含两个单向链路的物理互连而提供两个端口之间的通信。具体地说，一个单向链路304从第一集成设备的第一发送端口350到第二集成设备的第一接收器端口350。同样，第二个单向链路306从第二集成设备的第一发送端口350到第一集成设备的第一接收器端口350。然而，所请求的主题不局限于两个单向链路。所属领域技术人员应当明白，所请求的主题支持诸如双向链路等等之类的任何已知的信令技术。
图3示出了由一个实施例所利用的链路层初始化的方法的流程图。为了开始物理层初始化，声明(assert)了一个信号，例如PWRGOOD信号。接着，允许两个相邻元件之间的信息电传送。接着，执行CSI链路层初始化，在链路的任一端传送元件的性能和标识符。由交换链路层控制消息(也称为控制迁移(flit))的元件来实现链路层初始化。利用控制迁移所传送的信息包括链路层、协议层的参数以及插槽和系统上的CSI元件的初始化值。因而，关于链路层的参数包括迁移结构(framing)的值、错误检测和恢复策略、交叉策略、虚通道、流控制能力等等。关于协议层的参数包括相邻的节点标识符、代理类型、远程端口号、简档从属域等等。关于插槽/系统层的参数包括POC值、测试和调试参数、系统配置和初始化参数等等。在一个实施例中，一些交换的参数可由多于一个逻辑层来使用。一些参数可由系统初始化的稍后阶段中的固件所使用。
如前面所论述的，控制迁移简化了元件和系统初始化。与链路初始化相关的控制迁移之后是一个或多个用于CSI元件或系统的初始化的控制迁移。这个交换不必在所有链路上发生。预期的流是从IO代理向CPU的，但是CPU向IO代理的流也是可能的，例如，为IO代理所使用的CPU插槽上的南桥存在指示器。本发明论述了CSI插槽/系统参数的初始化，其对于以下方面是有用的：
处理器固件(处理器抽象层(PAL)或微代码)以及系统固件(系统抽象层(SAL)或基本输入输出系统(BIOS))。
所交换参数的下列例子包含：
i)利用引脚硬件典型地在基于FSB的系统上传送的SBSP指示器、内置自测试(BIST)、处理器对平台时钟比、外部固件认证、烧入测试、帮助系统测试及调试的参数等等。
ii)核心的指示，应该保持待用以便避免损坏核心或实现特许限制、按需容量的特征等等。
iii)平台拓扑指数，其可由固件来使用以便利用来自该固件、非易失性存储器(NVM)或其他平台资源的数据而获得用于对路由选择表及其他互连结构编程的值。
iv)向存储器控制器的保存存储器内容的指示。
v)向IO代理的指示，该指示是处理器插槽包括桥、集线器以及自IO代理逻辑下行的设备。
图4示出了由一个实施例使用的POC值的方框图。图4描述了一个基于系统简档类型值的值来定义POC值的例子。
在现有技术的系统中，由于引脚的缺乏，元件从一个值集开始，固件从平台资源中读取适当的值，用所希望的值重新编程，然后执行热复位以激活新的值集。
相反，如前面所论述的，所请求的主题便于利用正确的POC值来最小化热复位。在一个实施例中，以一种实现相关方式来得出该POC值。一种可能的机制是IO代理从母线(strap)中导出值然后将它们传送给处理器。也可能是IO代理从其本地NVM或固件空间中获得值，或者利用CSI链路初始化之前存在的单独协议从下行芯片组中获得值。
在一个实施例中，POC值包含以下内容：平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
图5描述了具有一个或多个处理器的点到点系统。所请求的主题包含几个实施例，一个实施例具有一个处理器506，一个实施例具有两个处理器(P)502，以及一个实施例具有四个处理器(P)504。在实施例502和504中，每个处理器耦合到存储器(M)，并且经由网络结构连接到每个处理器，该网络结构包含以下之一或所有：链路层、协议层、路由层、传输层以及物理层。该结构便于从一个协议(本地或高速缓存代理)向点到点网络的另一个协议传送消息。如前面所述的，网络结构的系统支持关于图1-4所描述的任意实施例。
对于实施例506，单处理器P经由对应于分层协议方案的网络结构链路而耦合到图形及存储控制，描述成IO+M+F。图形及存储控制耦合到存储器，并且能够经由PCI Express链路接收和发送。同样，图形及存储控制耦合到ICH。此外，ICH经由LPC总线耦合到固件集线器(FWH)。同样，对于不同的单处理器实施例，该处理器将具有外部网络结构链路。该处理器可以拥有具有分离或共享高速缓冲存储器的多个核心，每个核心耦合到Xbar路由器和非路由全局链路接口。从而，外部网络结构链路耦合到Xbar路由器和非路由全局链路接口。
图6示出了由一个实施例所使用的用于节点标识符分配的方框图。在一个实施例中，需要唯一的NodeID以便在系统中的CSI代理之间进行通信。存在几个实施例，用于在基于CSI的系统中用于导出唯一的NodeID，比如：
i)单处理器系统配置可采用芯片组和处理器元件的默认NodeID值。
ii)平台可为由CSI元件硬件所读取的并接着用于初始化表示NodeID的内部寄存器的NodeID值提供硬件母线。如果CSI元件拥有多个代理，比如处理器、存储器、配置代理，则它可以在硬件母线值上后缀一些位，并且用具体例证说明所需的唯一NodeID值。
iii)服务处理器可利用比如JTAG或SMBUS之类的服务器管理信道用唯一NodeID值来设置元件的寄存器。
iv)芯片组可利用链路层参数交换协议来为处理器代理分配NodeID，如图6所示。所有链路完成它们的物理层初始化，并且将ReadyForInit链路层控制迁移发送给它们的邻居。然后CSI处理器代理602和604保持经由它们相应的CSI链路向彼此以及向芯片组606发送空控制迁移(Null Control flits)。负责给处理器代理分配NodeID的芯片组发送参数交换参数0控制迁移，该参数交换参数0控制迁移指定了芯片组的NodeID，并且指定了其连接到处理器代理所通过的芯片组上的链路端口号。处理器采用所提供的端口号作为其自身的NodeID。例如，如果芯片组具有两个端口号0和1，则处理器代理之一将得出一个为0的NodeID和另一个为1的NodeID。芯片组同样可默认这个范围之外的一个NodeID值，例如：8。一旦处理器得出它们的NodeID，它们就可在链路初始化中进一步进行。它们可用它们的得出的NodeID来响应芯片组，并继续处理器到处理器链路的初始化。无须任何用于指定NodeID值的硬件母线即可实现图2所示的系统配置。
虽然已经参考具体实施例描述了所请求的主题，但是这个描述不意味着解释成限制的意义。根据参考所请求的主题的描述，对于所属领域技术人员来说，所公开实施例的各种修改以及所请求主题的替换实施例都是显而易见的。因此，可预料到，在不脱离所附权利要求书中定义的所请求主题的精神或范围时可作出这样的修改。

Claims (29)

1.一种在点到点(pTp)体系结构中上电清除(POC)值的装置，包含：
从多个母线中导出所述POC值的I/O代理；以及
将所述POC值经由多个点到点链路转发给遵循所述pTp体系结构的多个处理器的I/O代理。
2.根据权利要求1所述的装置，其中所述POC值是以下之一：
平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
3.一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：
从多个母线中导出所述POC值；以及
向多个处理器发送所述POC值。
4.根据权利要求3所述的方法，其中所述POC值是以下之一：
平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
5.根据权利要求3所述的方法，其中所述pTp体系结构遵循分层协议方案。
6.一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：
输入输出(IO)代理从本地非易失性存储器(NVM)或者固件空间之一中获得所述POC值；以及
向多个处理器转发所述POC值。
7.根据权利要求6所述的方法，其中所述POC值是以下之一：
平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
8.根据权利要求6所述的方法，其中所述pTp体系结构遵循分层协议方案。
9.一种在点到点(pTp)体系结构中建立上电清除(POC)值的方法，包含：
输入输出(IO)代理利用协议从下行芯片组中获得所述POC值；以及
所述IO代理在点到点链路初始化之前获得所述POC值。
10.根据权利要求9所述的方法，其中所述POC值是以下之一：
平台输入时钟对核心时钟比、启动/禁用LT、可配置重新启动、烧入初始化模式、禁用超线程、系统BSP插槽指示以及平台拓扑指数。
11.根据权利要求9所述的方法，其中所述pTp体系结构遵循分层协议方案。
12.一种用于元件或系统的链路层初始化的方法，包含：
初始化物理层以允许第一和第二代理之间信息的电传送；
通过交换链路层控制消息和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及
发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
13.根据权利要求12所述的方法，其中所述链路层初始化的所述控制迁移包含：
迁移结构的值、错误检测和恢复策略、交叉策略、虚通道以及流控制能力。
14.根据权利要求12所述的方法，其中所述初始化的所述控制迁移包含下述内容：
i)SBSP指示器、内置自测试(BIST)、处理器对平台时钟比、外部固件认证、烧入测试，
ii)核心的指示，应该保持待用以便避免损坏核心或实现特许限制和按需容量的特征，
iii)平台拓扑指数，其可由固件来使用以便利用来自所述固件、非易失性存储器(NVM)或其他平台资源的数据而获得用于对路由选择表及其他互连结构编程的值，
iv)向存储器控制器保存存储器内容的指示，
v)向IO代理的指示，该指示是处理器插槽包括桥、集线器以及自所述IO代理逻辑下行的设备。
15.一种用于元件或系统的链路层初始化的方法，包含：
初始化物理层以允许在第一和第二代理之间电传送信息；
通过交换链路层控制消启、和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及
从IO代理向CPU发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
16.根据权利要求15所述的方法，其中所述链路层初始化的所述控制迁移包含：
迁移结构的值、错误检测和恢复策略、交叉策略、虚通道以及流控制能力。
17.根据权利要求15所述的方法，其中所述初始化的所述控制迁移包含下述内容：
i)SBSP指示器、内置自测试(BIST)、处理器对平台时钟比、外部固件认证、烧入测试，
ii)核心的指示，应该保持待用以便避免损坏核心或实现特许限制和按需容量的特征，
iii)平台拓扑指数，其可由固件来使用以便利用来自所述固件、非易失性存储器(NVM)或其他平台资源的数据而获得用于对路由选择表及其他互连结构编程的值，
iv)向存储器控制器的保存存储器内容的指示，
v)向IO代理的指示，该指示是处理器插槽包括桥、集线器以及自所述IO代理逻辑下行的设备。
18.一种用于元件或系统初始化的链路层的方法，包含：
初始化物理层以允许第一和第二代理之间的信息的电传送；
通过交换链路层控制消息和初始化的多个控制迁移而执行第一和第二代理的链路层初始化；以及
从IO代理向CPU发送一个或多个控制迁移以初始化遵循pTp体系结构的元件。
19.根据权利要求16所述的方法，其中所述链路层初始化的所述控制迁移包含：
迁移结构的值、错误检测和恢复策略、交叉策略、虚通道以及流控制能力，
i)SBSP指示器、内置自测试(BIST)、处理器对平台时钟比、外部固件认证、烧入测试，
ii)核心的指示，应该保持待用以便避免损坏核心或实现特许限制和按需容量的特征，
iii)平台拓扑指数，其可由固件来使用以便利用来自所述固件、非易失性存储器(NVM)或其他平台资源的数据而获得用于对路由选择表及其他互连结构编程的值，
iv)向存储器控制器保存存储器内容的指示，
v)向IO代理的指示，该指示是处理器插槽包括桥、集线器以及自所述IO代理逻辑下行的设备。
20.一种遵循pTp体系结构并且便于初始化的系统，包含：
耦合到网络结构的多个处理器代理和存储器代理；
物理层，初始化所述物理层以允许在耦合到所述网络结构上的多个处理器代理或存储器代理的第一和第二代理之间信息的电传送；
链路层初始化，它被通过交换链路层控制消息和初始化的多个控制迁移而为第一和第二代理初始化；以及
所述物理层发送一个或多个控制迁移以初始化遵循所述pTp体系结构的元件。
21.根据权利要求20所述的系统，其中所述pTp体系结构遵循分层协议方案。
22.根据权利要求20所述的系统，其中所述链路层初始化的所述控制迁移包含：
迁移结构的值、错误检测和恢复策略、交叉策略、虚通道以及流控制能力。
23.根据权利要求20所述的系统，其中所述初始化的所述控制迁移包含下列内容：
i)SBSP指示器、内置自测试(BIST)、处理器对平台时钟比、外部固件认证、烧入测试，
ii)核心的指示，应该保持待用以便避免损坏核心或实现特许限制和按需容量的特征，
iii)平台拓扑指数，其可由固件来使用以便利用来自所述固件、非易失性存储器(NVM)或其他平台资源的数据而获得用于对路由选择表及其他互连结构编程的值，
iv)向存储器控制器的保存存储器内容的指示，
v)向IO代理的指示，该指示是处理器插槽包括桥、集线器以及自所述IO代理逻辑下行的设备。
24.一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的装置，包含：
经由遵循所述pTp体系结构的网络结构而耦合到单处理器上的芯片组；以及
利用芯片组和单处理器的默认NodeID值的单处理器。
25.一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的系统，包含：
多个硬件母线，定义由遵循所述pTp体系结构的元件读取的NodeID以及初始化代表所述NodeID的内部寄存器；
多个位，如果所述元件将支持多个代理，则将所述多个位附加到所述内部寄存器中的值上作为后缀，并且例示所需的唯一NodeID值。
26.一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的装置，包含：
遵循所述pTp体系结构的元件；以及
利用服务器管理信道设置具有唯一NodeID值的元件的多个寄存器的服务处理器。
27.根据权利要求26所述的装置，其中所述服务器管理信道是JTAG或者SMBUS。
28.一种在点到点体系结构中导出多个唯一节点标识符(NodeID)的芯片组，包含：
利用链路层参数交换协议为多个处理器代理分配NodeID的芯片组；
多个点到点链路，完成它们的物理层初始化并向相关代理发送链路层控制迁移；
所述多个处理器代理经由它们的相应点到点链路向彼此并向所述芯片组发送空控制迁移；
芯片组，该芯片组发送指定芯片组的NodeID的预定交换参数控制迁移以及其连接到所述处理器代理所通过的芯片组上的链路端口号；以及
所述处理器代理采用所述链路端口号作为其自身的NodeID。
29.一种用于向点到点体系结构系统增加独立资源的方法，包含：
无需重新引导即可向所述系统增加所述独立资源；以及
通过利用链路层参数交换中的代理类型字段来识别所增加的独立资源的多个特性。
CNB2005101191577A 2004-12-13 2005-12-13 用于系统级初始化的方法和装置 Expired - Fee Related CN100487688C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/011801 2004-12-13
US11/011,801 US7738484B2 (en) 2004-12-13 2004-12-13 Method, system, and apparatus for system level initialization

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN200710188727.7A Division CN101165678B (zh) 2004-12-13 2005-12-13 用于向点到点体系结构系统增加独立资源的方法
CN2007101887258A Division CN101165677B (zh) 2004-12-13 2005-12-13 用于元件或系统的链路层初始化的方法和系统
CN2007101887262A Division CN101174255B (zh) 2004-12-13 2005-12-13 用于导出多个唯一节点标识符的装置、系统和芯片组

Publications (2)

Publication Number Publication Date
CN1841356A true CN1841356A (zh) 2006-10-04
CN100487688C CN100487688C (zh) 2009-05-13

Family

ID=36583758

Family Applications (4)

Application Number Title Priority Date Filing Date
CN2007101887258A Expired - Fee Related CN101165677B (zh) 2004-12-13 2005-12-13 用于元件或系统的链路层初始化的方法和系统
CN2007101887262A Expired - Fee Related CN101174255B (zh) 2004-12-13 2005-12-13 用于导出多个唯一节点标识符的装置、系统和芯片组
CNB2005101191577A Expired - Fee Related CN100487688C (zh) 2004-12-13 2005-12-13 用于系统级初始化的方法和装置
CN200710188727.7A Expired - Fee Related CN101165678B (zh) 2004-12-13 2005-12-13 用于向点到点体系结构系统增加独立资源的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2007101887258A Expired - Fee Related CN101165677B (zh) 2004-12-13 2005-12-13 用于元件或系统的链路层初始化的方法和系统
CN2007101887262A Expired - Fee Related CN101174255B (zh) 2004-12-13 2005-12-13 用于导出多个唯一节点标识符的装置、系统和芯片组

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200710188727.7A Expired - Fee Related CN101165678B (zh) 2004-12-13 2005-12-13 用于向点到点体系结构系统增加独立资源的方法

Country Status (2)

Country Link
US (2) US7738484B2 (zh)
CN (4) CN101165677B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104348A (zh) * 2019-12-24 2020-05-05 江苏芯盛智能科技有限公司 PCIe初始化流程的仿真方法、装置及相关设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734741B2 (en) * 2004-12-13 2010-06-08 Intel Corporation Method, system, and apparatus for dynamic reconfiguration of resources
US7484014B2 (en) * 2005-09-28 2009-01-27 Intel Corporation System for flexible and negotiable exchange of link layer functional parameters
US7836144B2 (en) * 2006-12-29 2010-11-16 Intel Corporation System and method for a 3-hop cache coherency protocol
US9003173B2 (en) * 2007-09-28 2015-04-07 Microsoft Technology Licensing, Llc Multi-OS (operating system) boot via mobile device
CN102143436B (zh) 2010-09-17 2015-05-06 华为软件技术有限公司 PoC业务中紧急呼叫的处理方法、服务器及系统
US9507746B2 (en) * 2012-10-22 2016-11-29 Intel Corporation Control messaging in multislot link layer flit
DE112013005093T5 (de) * 2012-10-22 2015-10-22 Intel Corporation Hochleistungszusammenschaltungsbitübertragungsschicht
CN105897878B (zh) * 2016-04-01 2019-03-05 浪潮电子信息产业股份有限公司 一种数据链路层的初始化的方法及装置
US11632295B1 (en) * 2020-03-23 2023-04-18 Marvell Asia Pte Ltd Network boot for Ethernet physical-layer devices
US11294848B1 (en) 2020-10-20 2022-04-05 Micron Technology, Inc. Initialization sequencing of chiplet I/O channels within a chiplet system

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647490A (en) * 1983-05-20 1987-03-03 Johnson & Johnson Cotton patterned fabric
US4646075A (en) * 1983-11-03 1987-02-24 Robert Bosch Corporation System and method for a data processing pipeline
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US6928500B1 (en) * 1990-06-29 2005-08-09 Hewlett-Packard Development Company, L.P. High speed bus system that incorporates uni-directional point-to-point buses
US5265207A (en) * 1990-10-03 1993-11-23 Thinking Machines Corporation Parallel computer system including arrangement for transferring messages from a source processor to selected ones of a plurality of destination processors and combining responses
US5315533A (en) * 1991-05-17 1994-05-24 Best Power Technology, Inc. Back-up uninterruptible power system
US5237669A (en) * 1991-07-15 1993-08-17 Quarterdeck Office Systems, Inc. Memory management method
US5406209A (en) * 1993-02-04 1995-04-11 Northern Telecom Limited Methods and apparatus for testing circuit boards
US5422914A (en) * 1993-09-07 1995-06-06 Motorola, Inc. System and method for synchronizing data communications between two devices operating at different clock frequencies
JPH07182225A (ja) 1993-10-15 1995-07-21 Fujitsu Ltd Ｏｓリソースのオンライン増減設方式
US5845310A (en) * 1993-12-15 1998-12-01 Hewlett-Packard Co. System and methods for performing cache latency diagnostics in scalable parallel processing architectures including calculating CPU idle time and counting number of cache misses
US5560027A (en) * 1993-12-15 1996-09-24 Convex Computer Corporation Scalable parallel processing systems wherein each hypernode has plural processing modules interconnected by crossbar and each processing module has SCI circuitry for forming multi-dimensional network with other hypernodes
JP3419868B2 (ja) 1993-12-28 2003-06-23 富士通株式会社 信号送信方式
US5598348A (en) * 1994-09-22 1997-01-28 Sun Microsystems, Inc. Method and apparatus for analyzing the power network of a VLSI circuit
US6195122B1 (en) * 1995-01-31 2001-02-27 Robert Vincent Spatial referenced photography
GB9508283D0 (en) * 1995-02-07 1995-06-14 British Telecomm Information services provision and management
WO1996030831A1 (en) * 1995-03-31 1996-10-03 Intel Corporation Memory testing in a multiple processor computer system
US5694617A (en) 1995-03-31 1997-12-02 International Business Machines Corporation System for prioritizing quiesce requests and recovering from a quiescent state in a multiprocessing system with a milli-mode operation
FR2738698B1 (fr) * 1995-09-08 1997-10-17 Alcatel Nv Procede et systeme d'egalisation des niveaux respectifs de puissance des canaux d'un signal optique spectralement multiplexe
US5784599A (en) * 1995-12-15 1998-07-21 Compaq Computer Corporation Method and apparatus for establishing host bus clock frequency and processor core clock ratios in a multi-processor computer system
EP0882266A1 (en) * 1996-02-20 1998-12-09 Intergraph Corporation High-availability super server
US5852631A (en) * 1996-06-21 1998-12-22 Paradyne Corporation System and method for establishing link layer parameters based on physical layer modulation
US6182253B1 (en) * 1997-07-16 2001-01-30 Tanisys Technology, Inc. Method and system for automatic synchronous memory identification
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US6189106B1 (en) * 1998-05-08 2001-02-13 Gateway, Inc. Method and apparatus for operating an electronic device at an optimal power mode based upon a scheduled event
US6321276B1 (en) * 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
US6275905B1 (en) * 1998-12-21 2001-08-14 Advanced Micro Devices, Inc. Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system
US6311298B1 (en) * 1999-02-17 2001-10-30 Rise Technology Company Mechanism to simplify built-in self test of a control store unit
US6311281B1 (en) * 1999-03-02 2001-10-30 Edwin H. Taylor Apparatus and method for changing processor clock ratio settings
DE60038264T2 (de) * 1999-05-31 2009-04-23 Thomson Licensing Verfahren zur Vorverarbeitung von Datenpaketen in einer Busschnittstelle
US7010607B1 (en) * 1999-09-15 2006-03-07 Hewlett-Packard Development Company, L.P. Method for training a communication link between ports to correct for errors
US6728668B1 (en) * 1999-11-04 2004-04-27 International Business Machines Corporation Method and apparatus for simulated error injection for processor deconfiguration design verification
US6557069B1 (en) * 1999-11-12 2003-04-29 International Business Machines Corporation Processor-memory bus architecture for supporting multiple processors
US6550020B1 (en) * 2000-01-10 2003-04-15 International Business Machines Corporation Method and system for dynamically configuring a central processing unit with multiple processing cores
JP4162347B2 (ja) * 2000-01-31 2008-10-08 富士通株式会社 ネットワークシステム
ATE335333T1 (de) * 2000-02-18 2006-08-15 Nokia Corp Kommunikationssystem mit halbraten datenkanälen
US6725317B1 (en) * 2000-04-29 2004-04-20 Hewlett-Packard Development Company, L.P. System and method for managing a computer system having a plurality of partitions
JP3641410B2 (ja) * 2000-05-24 2005-04-20 日本電気通信システム株式会社 Ｉｐパケットの優先制御方式
US20040236798A1 (en) * 2001-09-11 2004-11-25 Sudhir Srinivasan Migration of control in a distributed segmented file system
US7509403B1 (en) * 2000-09-28 2009-03-24 Alcatel-Lucent Usa Inc. Method and apparatus for SONET/SDH ring load balancing
US6938164B1 (en) * 2000-11-22 2005-08-30 Microsoft Corporation Method and system for allowing code to be securely initialized in a computer
JPWO2002056547A1 (ja) 2000-12-27 2004-05-20 富士通株式会社 切替え中継装置、及び切替え中継システム
JP2002215599A (ja) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp マルチプロセッサシステムおよびその制御方法
US20020138225A1 (en) * 2001-01-25 2002-09-26 Wong Isaac H. Automatic configuration of delay parameters for memory controllers of slave processors
US6917999B2 (en) * 2001-06-29 2005-07-12 Intel Corporation Platform and method for initializing components within hot-plugged nodes
US7051218B1 (en) * 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
US7174467B1 (en) * 2001-07-18 2007-02-06 Advanced Micro Devices, Inc. Message based power management in a multi-processor system
US6883109B2 (en) * 2001-07-30 2005-04-19 Hewlett-Packard Development Company, L.P. Method for accessing scan chains and updating EEPROM-resident FPGA code through a system management processor and JTAG bus
US7921188B2 (en) * 2001-08-16 2011-04-05 Newisys, Inc. Computer system partitioning using data transfer routing mechanism
US20030115513A1 (en) * 2001-08-24 2003-06-19 David Harriman Error forwarding in an enhanced general input/output architecture and related methods
EP1421501B1 (en) * 2001-08-24 2006-08-02 Intel Corporation A general intput/output architecture, protocol and related methods to implement flow control
US7042888B2 (en) * 2001-09-24 2006-05-09 Ericsson Inc. System and method for processing packets
US7493438B2 (en) * 2001-10-03 2009-02-17 Intel Corporation Apparatus and method for enumeration of processors during hot-plug of a compute node
US6985502B2 (en) * 2001-11-19 2006-01-10 Hewlett-Packard Development Company, L.P. Time-division multiplexed link for use in a service area network
EP1450252B1 (en) * 2001-11-29 2010-08-18 Fujitsu Limited Central processing unit, method, and operation program for managing a plurality of operation modes
US7673090B2 (en) * 2001-12-19 2010-03-02 Intel Corporation Hot plug interface control method and apparatus
US7117311B1 (en) * 2001-12-19 2006-10-03 Intel Corporation Hot plug cache coherent interface method and apparatus
US7000101B2 (en) * 2001-12-21 2006-02-14 Dell Products L.P. System and method for updating BIOS for a multiple-node computer system
US6934873B2 (en) * 2002-02-28 2005-08-23 Dell Products L.P. Automatic BIOS recovery in a multi-node computer system
US6996657B1 (en) * 2002-03-21 2006-02-07 Advanced Micro Devices, Inc. Apparatus for providing packets in a peripheral interface circuit of an I/O node of a computer system
JP3640187B2 (ja) * 2002-07-29 2005-04-20 日本電気株式会社 マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード
US6650155B1 (en) * 2002-08-07 2003-11-18 Lsi Logic Corporation Power-on reset circuit
US20040047283A1 (en) * 2002-09-10 2004-03-11 Bonwick Mark Henry FDM signals crosstalk cancellation technique
US6938179B2 (en) * 2002-11-01 2005-08-30 Nokia Corporation Socket extensions for redundancy
GB2411254B (en) 2002-11-18 2006-06-28 Advanced Risc Mach Ltd Monitoring control for multi-domain processors
US7117501B2 (en) * 2002-11-21 2006-10-03 International Business Machines Corporation Application-level access to kernel input/output state
CN1274119C (zh) * 2002-12-26 2006-09-06 华为技术有限公司 动态修改单板ip地址及子网掩码地址的方法
US6959370B2 (en) * 2003-01-03 2005-10-25 Hewlett-Packard Development Company, L.P. System and method for migrating data between memories
KR20040073099A (ko) 2003-02-13 2004-08-19 엘지전자 주식회사 홈 네트워크에서의 메시지 서비스 장치 및 방법
US7065688B1 (en) * 2003-02-19 2006-06-20 Advanced Micro Devices, Inc. Simultaneous multiprocessor memory testing and initialization
US7191329B2 (en) * 2003-03-05 2007-03-13 Sun Microsystems, Inc. Automated resource management using perceptron prediction
US8805981B2 (en) * 2003-03-25 2014-08-12 Advanced Micro Devices, Inc. Computing system fabric and routing configuration and description
US20040196865A1 (en) * 2003-03-27 2004-10-07 Srikanth Natarajan Method and system for discovering a topology of a portion of a computer network
US6976137B2 (en) * 2003-04-24 2005-12-13 International Business Machines Corporation Preservation of memory associated with a hypervisor partition
US7379983B2 (en) 2003-06-25 2008-05-27 International Business Machines Corporation Merging scalable nodes into single-partition merged system using service processors of nodes
US7146512B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Method of activating management mode through a network for monitoring a hardware entity and transmitting the monitored information through the network
US7484125B2 (en) * 2003-07-07 2009-01-27 Hewlett-Packard Development Company, L.P. Method and apparatus for providing updated processor polling information
US7493488B2 (en) * 2003-07-24 2009-02-17 International Business Machines Corporation Method to disable on/off capacity in demand
US7647490B2 (en) 2003-08-05 2010-01-12 Hewlett-Packard Development Company, L.P. Method and apparatus for providing updated system locality information during runtime
CN1301473C (zh) * 2003-09-17 2007-02-21 中兴通讯股份有限公司 多处理器系统共享引导模块的方法
US7483974B2 (en) * 2003-09-24 2009-01-27 Intel Corporation Virtual management controller to coordinate processing blade management in a blade server environment
CN100550783C (zh) * 2003-09-29 2009-10-14 华为技术有限公司 热插拔的检测和处理方法
KR100557469B1 (ko) * 2003-12-23 2006-03-07 한국전자통신연구원 티오이 지원 소켓 인터페이스 환경에서 아이피를 이용한프로토콜 패밀리 구분 장치
US7370240B2 (en) * 2004-04-29 2008-05-06 International Business Machines Corporation Method and apparatus for preserving trace data in a logical partitioned data processing system
US7219220B2 (en) * 2004-05-21 2007-05-15 Intel Corporation Methods and apparatuses for resetting the physical layers of two agents interconnected through a link-based interconnection
US20060041696A1 (en) * 2004-05-21 2006-02-23 Naveen Cherukuri Methods and apparatuses for the physical layer initialization of a link-based system interconnect
US7957428B2 (en) * 2004-05-21 2011-06-07 Intel Corporation Methods and apparatuses to effect a variable-width link
US7343521B2 (en) 2004-05-28 2008-03-11 International Business Machines Corporation Method and apparatus to preserve trace data
US20060018280A1 (en) * 2004-07-20 2006-01-26 Nokia Corporation System and associated mobile node, foreign agent and method for link-layer assisted mobile IP fast handoff from a fast-access network to a slow-access network
US7646924B2 (en) * 2004-08-09 2010-01-12 David Leigh Donoho Method and apparatus for compressed sensing
US7734741B2 (en) * 2004-12-13 2010-06-08 Intel Corporation Method, system, and apparatus for dynamic reconfiguration of resources
US8301739B1 (en) * 2004-12-23 2012-10-30 Emc Corporation Storage system initialization utility
JP4928732B2 (ja) * 2005-01-17 2012-05-09 株式会社リコー データ転送システム及び電子機器
US7668925B1 (en) * 2005-01-28 2010-02-23 Pmc-Sierra, Inc. Method and apparatus for routing in SAS using logical zones
US20070094491A1 (en) * 2005-08-03 2007-04-26 Teo Lawrence C S Systems and methods for dynamically learning network environments to achieve adaptive security
US7484014B2 (en) * 2005-09-28 2009-01-27 Intel Corporation System for flexible and negotiable exchange of link layer functional parameters
US20100217979A1 (en) * 2005-12-19 2010-08-26 Karim Yaghmour System and Method for Providing Certified Proof of Delivery Receipts for Electronic Mail
US7555671B2 (en) * 2006-08-31 2009-06-30 Intel Corporation Systems and methods for implementing reliability, availability and serviceability in a computer system
US7761696B1 (en) * 2007-03-30 2010-07-20 Intel Corporation Quiescing and de-quiescing point-to-point links
US7856551B2 (en) * 2007-06-05 2010-12-21 Intel Corporation Dynamically discovering a system topology
US8179787B2 (en) * 2009-01-27 2012-05-15 Smsc Holding S.A.R.L. Fault tolerant network utilizing bi-directional point-to-point communications links between nodes
US8140817B2 (en) 2009-02-24 2012-03-20 International Business Machines Corporation Dynamic logical partition management for NUMA machines and clusters
US8355345B2 (en) * 2009-08-04 2013-01-15 International Business Machines Corporation Apparatus, system, and method for establishing point to point connections in FCOE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104348A (zh) * 2019-12-24 2020-05-05 江苏芯盛智能科技有限公司 PCIe初始化流程的仿真方法、装置及相关设备

Also Published As

Publication number Publication date
CN101174255B (zh) 2013-02-13
CN101165677B (zh) 2012-06-27
US20090265472A1 (en) 2009-10-22
CN100487688C (zh) 2009-05-13
US8606934B2 (en) 2013-12-10
US20060126656A1 (en) 2006-06-15
CN101165678B (zh) 2016-07-06
CN101165678A (zh) 2008-04-23
US7738484B2 (en) 2010-06-15
CN101165677A (zh) 2008-04-23
CN101174255A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101165677B (zh) 用于元件或系统的链路层初始化的方法和系统
US20210243247A1 (en) Service mesh offload to network devices
CN108055214B (zh) 用于对数据进行通信的装置和系统
CN103827776B (zh) 通过pci高速组件减少功耗的活动状态功率管理（aspm）
US20130083794A1 (en) Aggregating Completion Messages In A Sideband Interface
WO1999030246A1 (en) Loosely coupled-multi processor server
US8266504B2 (en) Dynamic monitoring of ability to reassemble streaming data across multiple channels based on history
EP3758326B1 (en) Secure updating of computing system firmware
US20220321491A1 (en) Microservice data path and control path processing
CN103927233A (zh) 多节点内存互联装置及一种大规模计算机集群
US20220116325A1 (en) Packet format adjustment technologies
JP4452023B2 (ja) 分割されたコンピュータ・システムの１つの区画から他の区画にデータを転送する装置と方法
US11758391B2 (en) User equipment (UE) identification in a wireless communication network
Woodall et al. TEG: A high-performance, scalable, multi-network point-to-point communications methodology
US20100217854A1 (en) Method and Apparatus for Intelligent Management of a Network Element
US20230259352A1 (en) Software updates in a network interface device
CN111400238B (zh) 一种数据处理方法及装置
CN109309615B (zh) 传输数据的方法和设备
US20110296434A1 (en) Techniques for Dynamically Sharing a Fabric to Facilitate Off-Chip Communication for Multiple On-Chip Units
Soumagne et al. An HDF5 MPI virtual file driver for parallel in-situ post-processing
WO2023051504A1 (zh) 应用升级方法、装置、网卡和设备
US20240311482A1 (en) System-level service discovery in a multi-baseboard management controller (bmc) environment
Fredj et al. Rwapi over infiniband: Design and performance
CN118018551A (zh) 节点信息交互装置及方法
Yasuda et al. Requirements of large data distribution mechanism for large-scale network testbed

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513