CN1839093B - 纳米级或原子级器件及其制造方法 - Google Patents

纳米级或原子级器件及其制造方法 Download PDF

Info

Publication number
CN1839093B
CN1839093B CN2004800237187A CN200480023718A CN1839093B CN 1839093 B CN1839093 B CN 1839093B CN 2004800237187 A CN2004800237187 A CN 2004800237187A CN 200480023718 A CN200480023718 A CN 200480023718A CN 1839093 B CN1839093 B CN 1839093B
Authority
CN
China
Prior art keywords
silicon
stm
register mark
silicon face
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2004800237187A
Other languages
English (en)
Other versions
CN1839093A (zh
Inventor
弗兰克·J·鲁斯
拉斯·奥伯百克
米歇尔·伊冯·西蒙
K·E·詹森·果戈
亚历山大·鲁道夫·汉密尔顿
麦拉顿·米蒂克
罗夫·勃伦纳
尼尔·乔纳森·克鲁森
托比·哈勒姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NewSouth Innovations Pty Ltd
Original Assignee
Qucor Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003904492A external-priority patent/AU2003904492A0/en
Application filed by Qucor Pty Ltd filed Critical Qucor Pty Ltd
Publication of CN1839093A publication Critical patent/CN1839093A/zh
Application granted granted Critical
Publication of CN1839093B publication Critical patent/CN1839093B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及纳米级和原子级器件的制造。该方法包括创建一或多个配准标记。利用SEM或光学显微镜来形成配准标记和扫描隧道显微镜(STM)针尖的图像。利用该图像来定位和重新定位STM针尖，以图案化器件结构。形成该器件的活性区域，然后封装器件，使得一或多个配准标记仍然可见，以允许修正表面电极的定位。该方法可以被用来形成大量器件结构，包括量子线、单电子晶体管、阵列或栅极区域。还可以使用该方法通过利用STM图案化后续层并在中间封装来生产3D器件。

Description

纳米级或原子级器件及其制造方法
技术领域
本发明涉及纳米级和原子级器件的制造，即制造纳米或原子精度的电子器件。这些器件可以作为制造量子计算机的中间器件，但是也可以具有许多其它的用途。在进一步的方面，本发明涉及这些器件本身。 
背景技术
众所周知，扫描隧道显微镜(STM)不仅可以在原子级成像，而且还可以用来在原子级操纵物体。因此，许多研究组对利用STM制造原子级的半导体器件感兴趣，并且最近显示可以利用STM以原子精度在硅中图案化P施主5。 
在由STM制成的掩埋的纳米或原子级图案化的导电区域从真空环境取出后，需要将宏观导线与其连接。当图案化的导电区域不可见时就出现了困难，例如它可能被封装在几十到几百纳米的硅下面，因此对光学和电子束显微镜来说是不可见的。在这种情况下，所面临的挑战是寻找一种可能在原子精度配准图案化的导电区域和硅表面的方法。 
世界上的许多研究组已经试图研制产生精确电接触的实用配准工艺，以及控制栅电极以分别掩埋STM制造的结构。但是至今没有一个成功。 
下面列出了大量与本发明工作相关的论文，并且这些论文包含在此作为参考。 
1L.Oberbeck，T.Hallam，N.J.Curson，M.Y.Simmons and R.G.Clark，Appl.Surf.Sci.212-213，319(2003). 
2J.W.Lyding，T.Shen，J.S.Hubacek，J.R.Tucker，and G.Abeln，Appl.Phys.Lett.64，2010(1994). 
3J.R.Tucker and T.C Shen，Solid-State Electron.42，1061(1998). 
4J.L.O’Brien，S.R.Schofield，M.Y.Simmons，T.G.Clark，A.S.Dzurak，N.J.Curson，B.E.Kane，N.S.McKalpine，M.E.Hawley，and G.Brown，Phys.Rev.B64，161401(2001). 
5S.R.Schofile，N.J.Curson，M.Y.Simmons，F.J.Rue β，T.Hallam，L.Oberbeck，and R.G.Clark，Phys.Rev.Lett.91，136104(2003). 
6T.C.Shen，J.Y.Ji，M.A.Zudov，R.R.Du，J.S.Kline，and  J.R.Tucker，Appl.Phys.Lett.80，1580(2002). 
7L.Oberbeck，N.J.Curson，M.Y.Simmons，R.Brenner，A.R.Hamilton，S.R.Schofield，and R.G.Clark，Appl.Phys.Lett.81，3197(2002). 
8J.E.Vasek，Z.Zhang，C.Salling，and  M.Lagally，Phys.Rev.B.51，17207(1995). 
9J.J.Boland，Phys.Rev.Lett.67，1539(1991). 
10E.Hill，B.Freelon，and E.Ganz，Phys.Rev.B 60，15896(1999). 
11H.Nakazawa，M.Suemitsua，and N.Miyamoto，Surf.Sci.465，177(2000). 
12M.Dürr，A.Biedermann，Z.Hu，U.Hofer，and T.F.Heinz，Science 296，1838(2002). 
13D.R.Bowler，J.H.G.Owen，C.M.Goringe，K.Miki，and G.A.D.Briggs，J.Phys.Cond.Matt.12，7655(2000). 
14B.S.Swatzentruber，Y.W.Mo，M.B.Bebb，and M.G.Lagally，J.Vac.Sci.Technol.A 7，2901(198). 
15R.J.Hamers，R.M.Tromp，and J.E.Demuth，Phys.Rev.B 34，5343(1986) 
16E.J.Buehler and J.J.Boland，Surf.Sci.425，L363(1999). 
17Y.wang，M.J.Bronikowski，and R.J.Hamers，J.Vac.Sci.Technol.A.12，2051(1994). 
18D.P.Adams，S.M.Yalisove，and D.J.Eaglesham，Appl.Phys.Lett.63，3571(1997). 
19M.L.N.Kitamira and M.Webb，Phys.Rev.Lett.71，2082(1993). 
20R.N.A.Natori and H.Yasunaga，Surf Sci.397，71(1998). 
21E.Kim，C.Chen，and Y.H.Lee，Phys.Rev.B 60，8680(1999). 
22Y.Wang，X.Chen，and R.J.Hamers，Phys.Rev.B 50，4534(1994). 
23F.J.Rue β，L.Oberbeck，M.Y.Simmons，K.E.J.Goh，A.R.Hamilton  ，T.Hallam，N.J.Curson，and R.G.Clark，Submitted to Nano Letters(2004). 
24D.-S.Lin，T.-S.Ku，and R.-P.Phys.Rev.B 61，2799(2000). 
25G.Bergmann，Phys.Rep.107，1(1984). 
26S.Hikami，A.I.Larkin，Y.Nagaoka，Prog.Theor.Phys.63，707(1980). 
27J.R.Tucker，T.-C.Shen，Int.J.circ.Theor.Appl.28，553(2000). 
28G.L.Sinder，J.Appl.Phys.85，4283(1999). 
29J.C.Kim，J.-Y.Ji，J.S.kline，J.R.Tucker，T.-C.Shen，Surf.Sci.358，L471(2003). 
30G.E.Moore，Electronics 38，114(1965). 
31see e.g.S.M.Sze，Semiconductor Devices-Physics and Technology(JohnWiley&Sons，New York，1985). 
32P.M.Fahey，P.B.Griffin and J.D.Plummer，Rev.Mod，Phys.61，289(1989) 
33J.F.Nützel and G.Abstreiter，Phys.Rev.B 63，13551(1996). 
34E.Friess，J Nützel and G.Abstreiter，Appl.Phys.Lett.60，2237(1992). 
35K.D.Hobart，F.J.Kub，G.G.Jernigan  and  P.E.Thompson，J.Vac.Sci.Technol.B 14，2229(1996). 
36R.G.Wilson，F.A.Stevie and C.W.Mageee，Secondary Ion MassSpectrometry(John Wiley&Sons，New York，1989). 
37J.F.Nützel and G.abstreiter，Phys.Rev.B 53，13551(1996). 
38S.Hikami，A.I.Larkin，andY.Nagaoka，Prog.Theor.Phys.63，707(1980). 
39BL.A.ltshuler，A.G.Aronov，A.I.Larkin，and  D.E.Khmel’nitskii，Sov.Phys.Jetp 54，411(1981). 
40Palasantzas，G.；Ilge，B.；Rogge，S.；Geerlings，L.J.Microelectron.Eng.1999，46，133. 
41Dum，A.W.；Cotier，B.N.；Nogaret，A.，Moriaty，P；Beton，P.H.Appl.Phys.Lett1997，71，2937. 
42Hul’ko，O.V.；Boukherroub，R.，Lopinski，G.P.J.Appl.Phys.2001，90，1655. 
43Hersam，M.C.；Abeln G.C.；Lyding，J.W.Microelectron.Eng.1997，47，235. 
发明内容
本发明是一种用于制造纳米级或原子级器件的方法，包括以下步骤： 
在(清洁的)硅表面上或硅表面中创建一或多个对于扫描隧道显微镜(STM)、扫描电子显微镜(SEM)或光学显微镜可见的配准标记(registrationmarker)； 
利用SEM或光学显微镜形成配准标记中至少之一和在配准标记附近的扫描隧道显微镜(STM)针尖的图像； 
利用该图像以纳米或微米分辨率相对于该配准标记定位和重新定位STM针尖，以便在硅表面上图案化该器件结构的活性区域(导电或绝缘区域)； 
(通过将掺杂物或绝缘原子或分子结合进图案中)形成器件，然后用硅封装该器件，使得一或多个配准标记仍然在该硅表面上对于SEM或光学显微镜可见； 
利用光学或电子束刻蚀在硅表面沉积金属层，以在相对于各配准标记定位的一或多个位置形成一或多个欧姆或栅电极，或者它们两者。 
配准标记经受得住制造该器件所包括的所有处理步骤。这些步骤可能包括将表面闪烁至大于1000℃的温度、用单层氢终止该表面、利用带有或不带有扫描电子显微镜(SEM)的STM针尖选择性地解吸氢原子以图案化器件结构、利用包括例如磷化氢气体的掺杂物掺杂暴露的硅表面，以及封装所得到的器件。本发明能够生产坚固的半导体器件，其中利用STM图案化器件的活性成分。我们最近也证明了利用STM以原子精度掺杂硅是可能的，从而开启了制造带有欧姆和控制栅电极的全功能原子级硅器件之门。由于以原子精度控制掺杂物位置的能力，以及将量子物理结合到器件设计(应用在原子级晶体管、短线调谐器、共振隧道二极管等)的能力，这预示着开启了量子器件物理的全新时代。 
硅表面可以是(100)定向的表面，其具有带有多行σ键的硅二聚物的 2×1单胞表面结构。在这种情况下，掺杂物原子替代表面中的硅原子，以形成掺杂物-硅异质二聚物。 
硅表面在尺寸上可以达到1cm2，从而一旦从真空系统中去除，就允许STM图案化的器件与光学或电子束刻蚀相符合。在这种情况下，STM系统必须符合在尺寸可达1cm2的硅样品上实现原子分辨率成像和操纵。 
配准标记可以由光学或电子束光刻法(EBL)限定。 
配准标记可以是利用聚焦离子束(FIB)研磨或刻蚀硅表面创建的。或者，它们可以是利用湿法化学刻蚀或反应离子刻蚀(RIE)创建的。可替换地，配准标记还可以是通过将金属沉积在硅表面上创建的，例如产生薄金属垫。 
标记的尺寸可以在几纳米至几微米之间。可以利用一系列不同尺寸和图案的配准标记在用于纳米级器件的选定区域周围形成目标。最小的标记的直径范围可以为几十至几百纳米。配准标记的深度可以为几十至几百纳米。 
在将标记图案化到基底中之后，可以在将硅表面装入STM真空系统之前彻底清洁硅表面，以去除任何痕迹或有机保护层。然后尺寸至多为1cm2 的样品被加热，以重建原子分辨率的硅表面。 
可以使用激光干涉仪平台帮助在毫米范围内以纳米分辨率重新定位STM，以将该器件结构暴露在氢单层中，或者在超高真空制造过程任意步骤中重新找到该器件。 
可以通过选择性地从硅表面上的氢单层解吸一或多个H原子来暴露该结构，H原子彼此隔开的间距从几百纳米下降至费米电子波长或以下的量级。被解吸的原子可以形成线、阵列、隧道结，并且该过程具有形成二维和三维的许多器件图案的灵活性。可以随后通过暴露于包含掺杂物原子的原子或分子来掺杂被暴露的硅；例如可以使用磷化氢气体掺杂磷施主原子。 
掺杂物原子可以通过在约300℃至650℃之间退火该表面来激活，以将电学活性的掺杂物原子结合进硅。 
通过在约470±30℃退火小于10秒，优选地为5秒，可以去除氢单层。 这两个退火步骤可以结合起来，其中退火发生在约530℃持续约5秒。 
或者，还可以利用STM针尖或SEM去除氢单层，其中STM针尖的隧道条件在4-7V以及1-4nA的范围内，SEM使用适于SEM氢去除的条件，亦即电子束电流在1-4nA内变动，并且电子束曝光时间从几分钟变化到一小时。 
可选地，氢单层还可以保留在表面上。 
可以在约0℃至400℃之间、约0℃至250℃之间或优选地在室温外延生长封装层，以防止施主原子的扩散。该封装层的厚度可以在5至几百纳米之间。 
该方法可以进一步包括以下步骤：热退火所述表面，以便该表面变得原子级的平整。 
该方法可以包括以下步骤：在硅表面各高掺杂区域上面定位的位置处沉积金属层，然后执行退火步骤以将金属向下扩散至高掺杂区域，以及形成欧姆电触点。所述退火必须在足够低的温度(典型地小于约500℃)，以便不会发生明显的P扩散而超过精度要求，掩埋的活性区域自身因此必须包括具有在硅中比掩埋的磷更高的扩散速率的金属。可能的具体处理是可以使用铝，通过金属沉积，接着在350℃退火15分钟以将铝向下扩散到掩埋的活性区域。 
另一种实现欧姆触点的处理方法是：利用离子注入n型掺杂物(例如磷)到硅中来创建从表面向下延伸至活性区域的浅的n掺杂区域。可以通过利用聚焦粒子束(FIB)、或通过表层离子输入器，以及利用保护层材料(例如聚甲基丙烯酸甲酯(PMMA))的图案化的离子阻止保护层掩模，来实现注入物的局域化。该过程需要相对较高温的退火步骤(可能高达950℃)以消除离子损害，其需要足够短的时间以防止掩埋的活性区域中P原子的扩散。这种快速热退火步骤在商用半导体器件制造中是普遍的。 
实现欧姆触点的关键性方面是确保表面金属化与下面的掩埋的P掺杂区域对准。表面金属和控制栅极触点只需要被配准到掩埋的活性区域直到 100-1000nm的精确度，足够确保连接区域的交迭。利用在STM光刻法之前限定在硅基底中的配准标记可以实现这种配准水平，配准标记后来可以被光学成像或利用扫描电子显微镜成像，从而使表面特征与标记对准。 
该方法可以进一步包括以下步骤：在图案化的掺杂层的平面附近以及其中形成高掺杂栅极区域。 
该方法也可以包括以下步骤：通过图案化器件结构的第一层，然后附生一或多层硅原子，以及利用器件的另一层图案化新的表面的方式，形成三维器件。只要配准标记还存在，就可以重复该过程。或者，为了确保在沉积金属层时标记是可见的，可以在现存标记的附近或上面创建新的配准标记。 
该方法可以进一步包括测量器件电学活性的步骤。 
结合进硅表面的掺杂物原子可以形成掩埋的量子位位置。在这种情况下，该方法可以进一步包括如下步骤：形成与相应的量子位位置(qubit site)相邻近的第一高掺杂栅极区域，每个第一高掺杂栅极区域可用作量子位的控制栅；以及形成与相应的量子位位置相邻近的第二高掺杂栅极区域，每个第二高掺杂可用作读取该量子位的连接电极。进一步，可以在硅表面各高掺杂区域上面定位的位置处沉积金属层，以形成电路部件，并且在每个电路部件和对应的高掺杂区域之间可以存在欧姆触点。 
本发明的再一方面是利用上述方法制造的纳米级或原子级器件。 
附图说明
通过参考下列附图描述本发明的各方面和例子，其中： 
图1A(a)至(e)和图1B(f)至(k)为表示用于STM在硅表面上图案化原子和纳米级的结构以形成几个量子位量子计算机的十一个步骤系列的框图。 
图2(a)至(d)为在不同温度退火持续不同时间间隔的氢终止表面的一系列满态STM图像。 
图3(a)至(c)为表面的一系列STM图像，(a)显示沉积的磷化氢， (b)显示在350℃退火10秒钟的表面，(c)显示细节。 
图4为显示单氢化物终止的Si(001)表面(a)以及在374℃(b)、426℃(c)、470℃(d)、529℃(e)和581℃(f)各退火10秒的表面的一系列满态STM图像。成像条件为(a)-1.6V，0.15nA；(b)-1.2V，0.15nA；(c)-1.6V，0.15nA；(d)-1.2V，0.14nA；(e)-1V，0.15nA；(f)-1V，0.14nA。 
图5为单氢化物终止Si(001)表面的200nm×25nm区域的STM图像，利用在3nA电流偏置STM针尖为+4V从该表面解吸氢(a)。在磷化氢投配和在350℃的P结合(b)之后，470℃的退火去除了所有的表面氢，留下磷完好的纳米结构区域(c)。 
图6为显示的在使用STM针尖解吸之后氢终止的表面的STM图像。 
图7(a)和(b)为显示利用STM光刻法在氢终止的表面内暴露的两个悬挂键的STM图像(a)，以及在磷化氢投配、退火和利用STM针尖去除氢保护层之后的相同的表面(b)。 
图8为显示在Si附生(a)、(e)以及在两个实验中不同温度(b)-(d)和(f)-(h)退火之后的Si(001)表面的一系列满态STM图像，其中两个实验为：在255℃(左列)和室温(右列)的5ML的Si生长。单个STM图像的图像尺寸为50×25nm2。 
图9为表示分别在室温和255℃的5ML Si封装以及不同退火步骤之后的P原子在Si(001)表面的相对密度的曲线图。此密度与初始覆盖度的关系可以从STM图像确定。这些线用来引导视线。 
图10(a)至(d)为显示如下过程的一系列图表和STM图像：用磷化氢使表面饱和，然后退火并利用Si生长封装表面，从而在硅中制造磷δ掺杂的层。 
图11(a)为磷δ掺杂的硅样品的示意图；(b)为显示用于霍尔效应测量的霍尔条结构的光学显微镜照片；(c)显示霍尔效应测量的结果；图11(d)显示归一化磁阻；以及(e)磁导率(测量数据和拟合曲线)作为针 对在室温、250℃和400℃封装的样品的Si:P δ掺杂的归一化磁场的函数。 
图12为显示质量31与分别在室温、250℃、400℃和600℃生长的δ掺杂样品的深度之间关系的曲线图，通过SIMS使用ATOMIKA系统中5.5keVCs+初级离子能量确定。插图表示高质量分辨率CAMECA SIMS测量。 
图13(a)至(f)为说明制造原子和纳米级器件的主要步骤的示意图。 
图14(a)至(d)为表示在不同处理阶段刻蚀进Si(001)表面的一套配准标记的一系列SEM图像。 
图15(a)为STM图像以及图15(b)为示意图，以及15(c)和(d)为光学显微镜图像，它们都说明了4×4μm2磷掺杂的2D器件的制造过程。 
图16为显示在4K样品温度下测量的、用25nm外延生长硅封装的4×4μm2磷掺杂2D器件的霍尔电阻与磁场的关系的曲线图。图16(b)为显示该样品的薄膜电阻与磁场关系的曲线图。 
图17(a)为不同温度的4×4μm方块器件和线的磁阻的曲线图。图17(b)、(c)和(d)为不同线的磁阻的曲线图。虚线表示根据2D弱局域化理论绘制的磁阻。插图显示该器件和线几何形状的图表。 
图18为显示在1×1cm2大小的硅片上STM-SEM系统原子分辩能力的STM图像。 
图19(a)至(e)为显示从最终器件到STM光刻步骤的利用由光学刻蚀技术创建的配准标记的配准过程的一系列光学显微镜、SEM和STM图像。 
图20(a)至(g)为显示从大尺度配准标记到STM光刻步骤的配准过程的一系列SEM和STM图像。 
图21(a)至(f)为显示不同器件结构的纳米结构氢终止Si(001)表面的一系列STM图像。 
图22(a)为完整的Si:P纳米级器件的SEM图像，以及图22(b)为它的放大图。图22(c)为金属触点布置的示意图。图22(d)为掩埋的纳米结构的示意图。图22(e)为中间放大图22(a)和(b)的SEM图像。图22(f)为Si(001)表面的STM图像。 
为了简明，在下面我们使用术语纳米级表示纳米级和原子级器件。 
具体实施方式
制造方法 
首先参照图1A和图1B，描述量子计算器件制造方案的主要处理步骤的概要。 
通过加热到近乎熔点，在超高真空(UHV)中形成清洁的Si(100)2×1表面。该表面具有2×1单胞，并由多行在每个Si原子上带有残留悬挂键的σ键Si二聚物构成，该Si原子和该表面所包括的二聚物的其它Si原子之间形成弱的π键。 
将该表面暴露于原子H，可以断开这些弱的Siπ键，从而允许H原子和Si悬挂键结合成键。在受控制的条件下，可以形成单层的H，其中每个H原子和一个Si原子结合成键，使这些活性悬挂键饱和，从而有效地钝化该表面；参见图1A(a)。 
然后，通过施加合适的电压和隧道电流，利用STM针尖或SEM来选择性地从钝化的表面解吸H原子，在H保护层中形成图案；参见图1A(b)。在这种方式的裸露、活性Si原子区域被暴露，允许后来的活性物质直接吸附到Si表面。 
通过与特殊设计的磷化氢小型投配系统连接的受控制的泄漏阀，向真空系统注入磷化氢(PH3)气体。通过氢保护层中的洞，磷化氢分子与暴露的Si(100)2×1表面强烈地成键；参见图1A(c)。 
接着对用于晶体生长的STM图案化的表面加热，引起磷化氢分子分解，并导致P结合到Si的第一层；参见图1A(d)。因此，将STM图案化的H钝化表面暴露于PH3，即用来制造需要的P排列。注意：在这一阶段可以使用任意其它的吸附物质在暴露的硅表面制造导电区域。它们可以是n型或p型掺杂物或任意其它的分子。 
接着，如图1B(f)所示，在室温(RT)下生长硅之前，如图1A(e) 所示，氢可能被解吸。可选的方法是，如图1B(g)所示，直接穿过氢层生长硅。 
如图1B(h)所示，下一步是对该表面快速退火。 
如图1B(i)所示，高温下在该表面生长硅。然后生长如图1B(j)所示的阻挡层。最后，如图1B(k)所示，在该表面排列导电栅极或欧姆触点，或者它们两者。 
热氢解吸-图1A(e) 
假设已经执行了参照图1A(a)至(d)所描述的步骤，图2至图7都是关于在用外延的硅封装之前从硅表面去除氢保护层；即在图1A(d)的步骤至图1A(e)的步骤之间的过渡。我们所从事的研究已经证实，虽然通过氢保护层外延生长的硅是可能的，但是与在生长前完全去除保护层相比，完全电活性的硅晶体的生长质量下降了1。为此目的，进行了一系列的实验以去除保护层。然而，我们强调无论去除或不去除氢保护层都可以制造器件。 
在第一个实验中，以原子氢终止硅(100)表面，以形成单氢化物终止的表面。然后对该表面进行数次不同温度的退火，从而确定有效去除氢保护层所需的适当温度。图2(a)至(d)所示的每个表面初始由氢终止，以达到1ML的完全覆盖。 
图2(a)为退火至500℃持续10秒的氢终止的表面的满态STM图像。作为不完全去除氢保护层的结果，所得到的表面非常粗糙。该表面上的许多明亮的突起是已经从硅二聚物去除氢之后的硅悬挂键。表面的大部分仍然由氢终止，并且显得较暗。在该处理之后保留在该表面上的大量氢，使得该表面不利于硅的外延生长。 
图2(b)表示加热到稍高于530℃持续10秒的氢终止的部分。九个明亮的“锯齿形”特征是仍然残留在表面的半氢化物或单个氢占据的硅二聚物。残留的暗的特征为二聚物空缺。该表面上的氢密度小于0.1％，并且足够低以至于不影响表面上的外延生长。 
图2(c)表示退火高达560℃持续10秒的氢终止的部分。该表面展示了5个明亮的半氢化物特征，表示在该表面上仍有一些氢。然而，暗的特征(二聚物空缺)有了显著的增长。这些空缺排列在一起，表示该表面重要的重新排列。这些重新排列对于光刻放置的掺杂物阵列的稳定性是有害的，例如那些用于量子计算机制造的掺杂物阵列。结果，我们可以得出该退火温度太高了的结论。 
当利用单次退火以解吸氢时，最佳的退火温度似乎为大约530℃。为了最小化去除氢所需的热能，我们在图2(d)中重复了该实验，但是只退火了5秒，而不是10秒。该表面显示了与图2(b)中表面相同的特点(即，少量的半氢化物特征和没有排成列的缺陷)，表示用更短的加热时间与更小的热衡算一样有效地去除氢。 
为了确定光刻放置的掺杂物阵列对于那些加热条件的稳定性，使用STM针尖光刻图案化单氢化物表面。 
在图3(a)中可以看到磷化氢所沉积到的光刻限定区域。该结构在图像上部是城堡形图案，在图像左下部为四个约5nm的点。在表面其余部分上的明亮突起为无意中通过STM光刻法暴露的硅悬挂键。该表面然后在1×10-9mbar压力下掺杂磷化氢三分钟，以及加热到350℃持续10秒，从而在表面硅单层中结合进磷化氢。所得到的表面被加热到530℃持续5秒，从而如图2(b)中所示去除氢。 
图3(b)表示在5秒530℃步骤之后掺杂物图案的残余。可以看到上部城堡形图案的某些部分，但更重要的是依然存在图3(a)中下部的两个点结构。 
图3(c)表示图3(b)中一个点的高分辨率图像，最重要的是展示垂直于二聚物行的明亮突起。这是由磷化氢结合过程放出硅的特征。 
所放出硅的标识局限在由STM光刻法限定的区域，证明了被结合进控制位置的磷化氢在利用530℃持续5秒的热处理去除氢之后还保留在相同的位置。 
图4所示的是对利用连续退火从Si(001)2×1表面热解吸氢的高分辨率STM研究的详细结果。 
所有的实验都在超高真空系统中完成。通过将样品直接通过电流并以约2℃·s-1的速度冷却到室温来解吸氢。基底温度由红外线高温计测得，其精度为±30℃。 
图4(a)-(f)表示氢终止的Si(001)2×1表面的高分辨率STM图像，其中(a)是连续在374℃、426℃、470℃、529℃和581℃退火10s之前的图像，(b)-(f)是之后的图像。图4(a)表示几乎完整的Si(001):H终止的表面的STM图像，其中二聚物键的每个硅原子对一个氢原子，导致1ML的氢覆盖。在图左上部的明亮突起是由上部台阶上表面的不完全终止产生的单悬挂键和双悬挂键(分别以S和D标记)。在该表面上还可以看到C型缺陷(以C标记)和两个双-二氢化物二聚物(以DH标记)，其中两个氢原子与一个Si二聚物原子成键。具有如此低密度悬挂键的单氢化物终止的表面提供了用于STM光刻实验的理想保护层。 
图4(b)表示在退火至374℃持续10s之后的H终止的表面，在此期间单悬挂键和双悬挂键的密度都减小了。虽然在该温度下对受限的氢迁移退火过程中，一些单悬挂键重新排列从而形成悬挂键对，但是在这么短退火时间内并不是所有单悬挂键都成对了。因此，单悬挂键和双悬挂键仍然都出现在表面上。 
图4(c)表示在426℃进一步退火10s之后的同一表面。这里该表面主要是裸露的硅，而不是单氢化物，并且作为结果，相对于较明亮的非终止的Si(001)，单氢化物终止的Si二聚物则显得较暗。与单氢化物终止的二聚物相似，这种表面上显示的变化使得解释STM图像更复杂，因为二聚物空缺(DV)也作为满态STM图像中暗的二聚物大小的斑点出现了。我们从426℃退火之前(图4(b))和之后(图4(d))所观察到的DV密度进行插值，估计了缺陷密度。根据这些比较，我们可以确定在退火过程中DV密度没有明显的降低，并且在图4(c)中的氢覆盖率大约为25％。 
图4(d)表示在470℃进一步退火10s之后的同一表面。在表面上仍然残留着保护层的一些最终H原子，但是现在是半氢化物的形式(其中单个孤立的H原子与Si二聚物的一个原子结合)。在这种覆盖率下，一个半氢化物(以HH标记)通过在表面扩散时找到另一个半氢化物并以H2解吸的几率逐渐减小了。我们可以得出如下结论，在这个退火温度下保护层被有效地去除了，这是因为存在如此低覆盖率的H，还不能够显著地降低后来Si的外延生长。我们还指出存在一些C型缺陷和DV缺陷。当C型缺陷的数目保持不变时，DV缺陷的密度比初始清洁表面稍微高一点。这种增长可能存在两种原因。首先，如果在表面上存在半氢化物，则可能发生Si刻蚀。然而，在图4(a)中看到的半氢化物的密度非常低，因此可能发生的刻蚀数目很小。其次，众所周知在Si表面的退火期间会产生二聚物空缺。这意味着进一步的退火也会足以进一步增加DV缺陷密度，如图4(e)和(f)所示。 
图4(e)表示在529℃进一步退火10s之后的表面。在C缺陷与图4(d)中保持几乎不变的时候，这里半氢化物的数目进一步减少了。然而，正如所预期的，作为进一步退火的结果，二聚物空缺的密度明显地增加了。在这些温度下，许多DV缺陷从随机分布重新排列为垂直于多行二聚物行排列。这种DV排列仅仅发生在氢解吸之后，意味着氢以与其展示硅二聚物迁移相同的方式展示了表面上二聚物空缺的迁移。在约500℃以上比较容易形成被称为二聚物空缺行(DVR)的排列DV缺陷，DV在该温度变得可移动。如图4(f)所示在581℃再退火10s之后DVR的密度增加了。随后在更高温度的退火(未显示)导致更多的DVR，但是没有明显的形态改变。 
利用连续退火仔细研究了从Si(001)表面解吸H保护层，我们发现在470℃±30℃的范围内H能够从表面有效地去除，而且产生最小的缺陷。最佳退火温度比先前图2所示研究中的略低。这是因为事实上在连续退火期间即使在氢解吸温度以下，氢就部分解吸了，因此降低了完全去除氢所需的温度。我们现在提出的重要问题是在热退火去除保护层期间掺杂纳米结构图案 化进入H保护层的磷化氢是否完整无缺。 
图5(a)表示氢终止的表面，其中已经利用STM针尖去除了200×25nm2 的小片氢。由于与未终止的表面相关的高表面态密度，H保护层显得较暗。可在光刻区域周围观察到由于不完全氢终止而产生的低的单悬挂键和双悬挂键密度。该表面然后被暴露于0.135L的PH3气体，其只在上述小片区域吸附。随后退火至350℃持续约1s，导致磷化氢分解以及磷化氢结合到表面的纳米结构区域中。 
可以在图5(b)中看到掺杂磷化氢原子的区域。该STM图像表示在350℃退火之后，由于少量氢解吸，在氢终止的表面上悬挂键密度略微增加。 
现在退火至470℃持续10s，从而从掺杂的纳米结构去除氢保护层。图5(c)表示从表面去除了几乎所有的氢，并产生了一些DV缺陷。重要的是，磷化氢掺杂区域和周围硅表面之间的边界非常明显，如同由在磷化氢掺杂区域出现的明亮延长特征所指示的那样。这些特征是在P结合过程中所放出的硅原子链。之所以产生明显的边界，是因为所放出的硅在退火期间是移动的并且扩散到光刻区域的边界上。在其解吸时，硅原子进一步的扩散显得被氢保护层抑制了。可以看到硅聚集在磷化氢掺杂区域的边界，形成小的硅岛。在我们探测的精度范围内，在该纳米结构的STM图像中对单个特征更近的观察显示没有磷化氢扩散到纳米结构边界之外。470℃退火不会导致扩散这一事实也通过从STM图案化纳米结构的电学测量单独证实了，在所述纳米结构中对90nm宽的P掺杂纳米结构使用了10s、470℃的氢解吸退火(参见图17)。图5(c)中的表面还表示伴随着明显的DV，靠近P掺杂区域规则的缺陷密度增加了。所述规则的缺陷在纳米结构区域之外没有见到。我们将DVR的形成归结于由纳米结构中局域的高磷化氢密度引起的表面链的减轻。图5(c)中的表面显示几乎完全去除了H保护层，而磷化氢掺杂物还保持在适当的位置。该表面提供了用于硅外延生长以封装掺杂磷化氢的纳米结构的理想起点。 
STM针尖诱导氢解吸 
在投配并结合磷化氢之后，也可以利用去除氢的STM针尖的光刻过程来完全去除保护层。 
图6表示1ML单氢化物终止的表面受到在+4V样品偏压和3nA恒定电流条件下STM针尖的光栅图中重复扫描，从而从表面几乎完全解吸氢。图6的顶部表示仍然被氢终止的部分表面。由于用来解吸这一小片区域的高偏压和电流，该区域具有许多随机的悬挂键。所暴露的硅表面显示少量以单氢化物和半氢化物形式存在但未被解吸过程毁坏的残留氢。这意味着可以用STM针尖在大范围内去除氢，而留下适于随后硅外延生长的表面。 
为了证明该技术在维持掺杂磷化氢原子完整性的同时去除氢的有效性，我们突出如图7所示的实验。 
图7(a)显示在氢终止的硅表面的两个明亮的特征，其对应于通过STM光刻法暴露的两个悬挂键。然后在该表面注入磷化氢并退火，从而在使用STM针尖完全去除氢保护层之前将P原子结合到硅表面的顶层。 
图7(b)显示使用+4V和3nA隧道条件下的STM针尖几乎完全从该表面区域去除氢之后的相同表面。在表面明显观察到的两个明亮突起对应于两个掺杂的磷原子，其看起来与图7(a)中先前注入磷的悬挂键在相同的位置。该图像中其它暗的特征被认为是由完全解吸氢导致的半氢化物特征。该结果明显证明了在维持硅中所制造的P原子STM图案化排列完整性的同时，使用STM针尖可以从表面几乎完全去除氢保护层。 
由高纯度硅封装结合的P 
图8至图12都是关于硅封装过程，具体地是实现原子级平坦层的最佳途径，以便我们可以对掩埋的Si-P异质二聚物成像，并且确保它们没有移出它们的阵列。 
在掺杂的表面上生长硅-图1B(f)和B(g) 
在没有P时有两种生长硅的途径。在室温和高温封装。以及在室温封装并且随后退火。 
图8(a)-(h)显示在两个单独的生长实验中在室温下获得的满态STM图像。 
在第一个实验中，图8(a)表示在255℃生长5ML之后表面上小的2D岛和短的Si二聚物链。随后在345℃(b)、498℃(c)和600℃(d)对表面的退火使得Si表面平整，这是因为岛变得粗糙并且Si原子扩散到台阶边缘。由于隔离的P原子而发生的明亮非对称特征，形成Si-P异质二聚物，并且在连续的退火中可以看到它们的密度在增加。 
在第二个实验中，如图8(e)所示，在室温下生长5ML之后，由于该表面上Si原子的较小移动而形成3D Si岛。图8(f)-(h)显示了如同在255℃生长5ML的情况一样，连续的退火步骤可平整该表面。 
有意思的是，对于相同的退火温度，在不同实验中的Si表面形态看起来非常相似，即使第一次退火步骤在约350℃持续5秒(b)、(f)。然而图8(b)-(h)明显地显示了如果与255℃Si生长相比Si封装发生在室温，在给定的退火温度下Si表面Si-P异质二聚物的密度非常低。 
图8(e)强调了在使用STM研究P分离/扩散中的重要局限：由于低温生长导致的高表面粗糙度使得难于在表面识别Si-P异质二聚物。为了识别Si-P异质二聚物，需要在异质二聚物和周围Si表面有足够的明亮对比度，这只能在原子级平坦表面获得。因此，在我们的实验中，只有在约355℃退火5s之后Si-P异质二聚物才能清晰可见。结果，第一次退火后在Si表面的P密度不仅是在生长期间发生P分离的结果，而且也是在随后退火过程中P原子扩散的结果。但是，由于在如此低的温度下短暂退火，因此可以假设忽略能量势垒为3.66eV的P扩散。因此，在第一次退火之后在表面所观察到的P密度大多数是在Si生长期间发生的P分离的结果。 
为了量化图8的STM图像中所观察到的Si(001)表面的P原子的密度，我们统计了在每次退火之后Si-P异质二聚物的数目。图9显示了在两 次实验中随着连续的退火步骤，表面上的P原子的密度在增加。通过比较在Si生长和样品退火之后的P密度与在PH3掺杂和清洁Si表面600℃退火之后的结合的P原子初始密度，而获得了相关密度。 
如果我们考虑对封装在255℃生长的Si中的P原子进行在350℃第一次持续5s的退火步骤，那么已经有约25％的P原子分离以占据表面晶格位置。在随后的400℃、450℃、500℃、550℃至600℃的退火之后，近乎60％的P原子出现在表面上。这些结果证明了即使是进行低温短暂退火，在约250℃外延生长的Si中封装P原子，也导致明显的P分离。 
与此相反，如果P原子被附生5ML的室温沉积的Si并在350℃下退火5秒，则只有占初始数目约5％的P原子出现表面上。在随后400℃、450℃、500℃、550℃至600℃的退火过程中，由于P原子从表面下的层扩散到表面，P密度只稍微地增长到约10％。与255℃Si生长实验相比，在Si表面所减少的P原子密度是直接由于在室温下Si生长过程中P原子分离被有力地抑制。 
为了从STM数据中计算250℃和室温下在Si中的P的分离长度Δ，我们使用关系式54
Pinc＝a0/4Δ 
其中Pinc是掺杂概率，a0/4＝0.1358nm为在两个连续的Si(001)单层之间的距离。我们知道，在255℃生长5ML的Si和在约350℃第一次退火之后，在图9中我们在表面找到约25％的P原子。这意味着75％的P原子被结合了。根据该数据(假设在生长过程中只发生分离，并且忽略在约350℃第一次退火步骤过程中的P原子的扩散)，我们得到掺杂概率Pinc＝0.24。根据上面的关系式，该数值对应于分离长度Δ＝0.58nm。对于室温下生长的5ML的Si，相同的分析给出分离长度Δ＝0.29nm。 
磷δ(delta)掺杂 
为了确定由硅外延附生的磷原子的电学活性，生长了磷δ掺杂层并将其 置入霍尔条器件结构；参见图11(a)。在图10中概要描述了该器件的制造步骤。 
图10(a)(i)和图10(a)(ii)分别是显示清洁(100)2×1硅表面的示意图和STM图像。 
图10(b)(i)和图10(b)(ii)分别是显示室温下磷化氢饱和投配之后表面的示意图和STM图像及其放大图。 
图10(c)(i)和图10(c)(ii)分别是示意图和STM图像，其显示在550℃退火以将磷原子二聚物结合到表面作为P-Si之后的表面。 
图10(d)(i)和图10(d)(ii)分别是显示在250℃下外延生长24nm硅之后表面的示意图和STM图像(这里未示出在室温下生长之后的硅表面)。 
图11(a)和图11(b)分别是在形成欧姆触点之后得到的霍尔条器件的示意图和光学显微镜照片。图11(c)显示对于在250℃或室温下生长的样品在4K的样品温度下作为磁场B的函数归一化的薄片电阻率ρxx/ρxx(0)。所得到的数据显示峰值在B＝0处，为弱的电子局域化的特征。去除弱的局域化修正，并(从图11(c))计算霍尔斜率，允许我们去估计2D层的迁移率，如在250℃下生长的样品为70cm2V-1s-1以及在室温下生长的样品为30cm2V-1s-1。图11(c)也显示这些磷δ掺杂样品的霍尔电阻率，对两种样品都给出1.7×1014cm-2的载流子密度。该密度与2D掺杂密度非常吻合，后者证明了在测量误差内对两种样品而言所有掺杂进硅晶体的磷掺杂物都具有电学活性。这对于制造电学器件结构是非常有意义的结构，因为它证明了利用该方法掺杂的磷原子在高掺杂密度下会具有电学活性。 
图11(d)显示了在室温、250℃和400℃下生长的P-in-Siδ掺杂的样品的磁阻(MR)。负的MR性能是弱局域化的明显特征，这是由于电子在时间反转轨迹中的相干背散射而引起的。从MR曲线的的形状，我们可以提取相位驰豫时间 
Figure S04823718720060306D000191
和相位相干长度 
Figure S04823718720060306D000192
它们是量子干涉效应变得可见的特征尺度的标准。为此，我们使用针对非作用电子的无序2D系统的Hikami模型38 ，将WL修正拟合给磁导率σ： 
Figure S04823718720060306D000201
其中α是比例因子，ψ是双伽玛(digamma)函数，B0和 分别是与弹性传输和相位驰豫率有关的特征磁场。拟合的范围被局限在B＜0.1B0。在图11(e)中，我们画出了δ掺杂层的磁通率Δσ＝σxx(B)-σxx(0)，作为归一化磁场B/B0的函数，以及将其与Hikami模型的理论预测相比较。在表1中列出了拟合的参数α、B0、 
Figure S04823718720060306D000203
和从数据拟合中获取的相关参数 
Figure S04823718720060306D000204
及 的数值。 
表1：SIMS得到的结果，4.2K磁阻测量和在不同温度下对封装的样品的数据拟合。 
a参考数据的外推 
b包括来自31P和30SiH的贡献 
量子器件的一个重要参数是 它从室温样品的52nm增加到250℃样品的72nm，然后降低到400℃样品的21nm。因为 
Figure S04823718720060306D000208
而两个样品具有相似的ns和 所以 
Figure S04823718720060306D0002010
从室温到250℃样品的增加主要是由于τ的增加。400℃的较小 
Figure S04823718720060306D0002011
值，是因为较小的ns和 
Figure S04823718720060306D0002012
值造成的，其抵消了较大的τ值。 另外，掺杂物在400℃样品的约25nm Si外层范围内显著的蔓延，意味着P掺杂层的厚度与 
Figure S04823718720060306D000211
有着相同的顺序，从而样品位于2D界限的边界上39。上述分析给出了τ和 
Figure S04823718720060306D000212
的测量，并且显示250℃封装是最适合于制造显示量子相干效应的器件。 
为了确定P原子在δ掺杂层内限制的范围，我们对δ掺杂的样品进行了次级离子质谱法(SIMS)测量。图12表示由SIMS确定的在室温、250℃、400℃及600℃封装的磷δ掺杂样品的质量31深度分布图。室温和250℃的样品都表现了两个分离的质量31峰：靠近表面的宽峰以及在基底和外延界面处的锐峰。然而，更高质量分辨率的SIMS测量(图12的插图)显示在基底和外延界面处只有一个31P峰，证明了靠近表面的峰是由于30SiH造成的。31P峰的半高宽对于室温样品是4nm，对于250℃样品是6nm。从SIMS测量，我们确定P分离长度对于室温是1.5nm，对于250℃附生是2.3nm，从而显示了在室温封装过程中较小的分离程度。对于400℃和600℃样品，我们只看到了一个靠近表面的较宽的质量31峰。我们将其归结于在如此高的生长温度下P原子强烈分离到表面。从外推参考数据20得到的相应的分离长度，对于400℃生长是100nm，而对于600℃生长是1000nm。根据SIMS测量结果，我们通过分别对室温和250℃封装的样品的31P峰下面的面积求积分，确定31P浓度n31。在约20％的SIMS测量误差内，室温和250℃样品的31P密度符合期望值1.7×1014cm-2(参见表1)。然而，这些分析在更高温度封装时就不可能了，这是因为单质量31峰太宽，以致在此刻包括了来自 30SiH和31P的贡献。对于400℃，给出了比对于室温和250℃更高的n31值，对于600℃，n31明显较低，表示31P强烈地分离到SIMS没有测量到的表面，以及可能表示P从表面解吸的开始。 
原子和纳米级器件的配准以及原子和纳米级器件制造 
现在我们描述我们利用新的结合了SEM和STM的STM-MBE系统所做的更多的工作，其中利用SEM和/或光学显微镜使配准标记成像，然后将非 常精密的STM针尖下移到相对于这些标记的精确位置。激光干涉仪平台允许STM在毫米距离范围内以纳米分辨率精确移动，从而对应于配准标记定位和重新定位图案化的器件。采用极端的防震手段来隔绝原子分辨率STM室和共振的MBE生长室及与其相连的泵，因为需要这两种技术来制造完整的器件。 
该系统利用特殊的电子束加热器来准备原子级平整的(100)硅表面，能够处理1cm2的样品(约为普通STM样品的5倍)。这些大的样品尺寸与标准的清洁室处理更兼容。 
图13至图18都是关于原子和纳米级器件的制造以及电学测量，其利用硅表面的配准标记将原子和纳米级器件与电学测量所需的金属表面栅极和触点配准。在光学或扫描电子显微镜中可见的配准标记的制造，是将原子级器件连接到外界的基本需要。这些配准标记必须经受得住所有的处理步骤，例如样品加热和硅生长。 
图13是表示所开发的与标记兼容的原子和纳米级器件制造过程的示意图。器件制造过程开始于图13(a)中配准标记的制造，配准标记是识别原子或纳米级器件的准确位置所需要的，以用于在器件制造过程的最后阶段形成欧姆金属触点和表面栅电极。这些配准标记能够具有在几纳米到几微米之间的各种尺寸，从而通过利用STM扫描这些标记，或者在扫描电子显微镜(SEM)图像或光学显微镜图像中，就可以直接识别这些标记。可以利用聚焦粒子束(FIB)研磨或刻蚀硅表面来制造配准标记。可以利用湿法化学刻蚀或者反应离子刻蚀(RIE)处理由光学或电子束光刻法(EBL)限定的刻蚀结构化区域，来刻蚀硅表面，从而留下由氧化层保护的活性硅区域。 
在样品被放入真空系统之前，清洁样品以确保原子级平坦的、STM成像所需要的无污染的硅表面。利用含有缓冲剂的氢氟酸浴去除二氧化硅。利用过氧化硫去除有机污染物和光学抗蚀剂残留物。利用氢氟酸减少表面碳浓度。利用RCA-2去除金属污染物。以氮吹干结束此湿法化学清洁过程。 
然后，样品被送入UHV室，并且图14(a)显示了在送入真空室之后 且在发生任何进一步处理之前的配准标记。通过利用电子束加热样品背面，在UHV环境中进一步清洁样品，以及通过加热到1050℃以上的温度进行最终的退火。最终结果是形成Si(100)2×1表面，然后该表面由单层氢原子终止。 
可以使用一组尺寸不同的配准标记(参见图14)来更精确地限定原子级器件的位置，并且确保这些标记经受得住所有随后的处理步骤，例如样品加热和Si外延生长。 
参见图14(c)和(d)，然后利用SEM将STM针尖带到样品表面靠近配准标记的位置。接着利用原子或纳米级刻蚀限定所需要的器件结构。参见图13(c)，然后执行例如磷化氢投配以及磷结合步骤的掺杂物结合。参见图13(d)，执行氢保护层的去除。参见图13(e)，执行带有外延生长硅的掺杂P原子的封装。最后，参见图13(f)，利用配准标记以及光学刻蚀或EBL，在部分硅表面上沉积金属层，从而形成对掩埋的原子级器件进行电学测量所需要的欧姆金属触点或栅电极。 
图14(b)是在真空中所有的包括25nm外延硅的封装在内的器件制造过程之后得到的配准标记的SEM图像。 
图15(a)至(d)说明掩埋的4×4μm2磷掺杂2D器件150的制造过程。图15(a)是显示明亮区域151以及在图像顶部152和底部153的两个暗区域的STM图像，其中氢从明亮区域151被解吸，而在暗区域氢仍然残留在表面上。图15(b)是显示P掺杂器件区域、明亮方块154以及四个金属指状触点155、156、157和158的示意图。图15(c)显示在完成制造器件之后的器件区域的光学显微镜图像。诸如159和160等的金属指状触点和配准标记清晰可见，而埋在中间25nm外延硅下面的纳米结构却不可见。图15(d)显示更大标度的器件区域的光学显微镜图像，包括诸如161的较大的金属触点区域，用于将诸如162的细金属线结合到电学测量所需要的器件。 
图16(a)是氢终止的Si(001)表面的STM图像，其中氢被从暗区域163去除以形成两端具有两个触点区域的大约100nm宽、1μm长的线，以及 明亮的“H”形区域164。图16(b)是显示由诸如165的金属手指接触的且在两端具有两个触点区域的线的示意图。 
图16(a)显示了在4K样品温度下测量的、用25nm外延生长硅封装的4×4μm2磷掺杂2D器件的霍尔电阻与磁场之间的关系。霍尔斜率对应于电子密度1.79×1014cm-2，这与来自磷化氢投配/磷结合过程(也参见图11(C)和图12)中的期望值1.7×1014cm-2非常符合。这证明了封装的磷掺杂原子的所有电学活性。图16(b)显示该样品的薄膜电阻与磁场之间的关系。在磁场为零处，薄膜电阻为峰，这是由于电子的弱局域化，这表明了器件的2D结构。 
在0.05-4K执行STM图案化器件(4×4μm2的小片和90×900nm2的线)的四个终端磁阻测量，从而确认用于创造纳米级器件的制造方法的实用性。特别地，我们旨在确定STM图案化器件几何形状在现有磁场中对电子传输的影响。 
图17(a)显示在4K和50mK的4×4μm2磷δ掺杂方块器件的磁阻。图17(a)中方块器件的磁阻显示以B＝0为中心的峰，其在样品被冷却到50mK时变得更明确。注意，如同对高掺杂金属系统所期望的，峰电阻系数在两种温度下是相似的。 
负磁阻的幅度随着温度降低而强烈增加，这是弱局域化的显著特征。弱局域化是在电子散射通过样品器件前向相干背散射和环路附近时间反转电子波的结果，导致电阻在经典Drude数值范围内的增加。在温度降低时，电阻的这种量子关联变得越来越大，因为当T→0时相位相干长度增加，并且更多环路(具有更大的圆周)可以对总的背散射产生贡献。磁场的应用打破了这些环路中的时间反转对称，以及抑制相干背散射，导致在低温下更显著的负磁阻。 
我们可以通过将磁阻(参见虚线)的三参数拟合到针对扩散体系中弱局域化的Hikami表达式，获取电子的相位相干长度。在4K，我们获得 
Figure S04823718720060306D000241
的相位相干长度，当温度下降到50mK时其增加到 
Figure S04823718720060306D000242
这就暗示着 如果我们用w约130nm以下的宽度制造STM限定的结构，我们会看到弱局域化中的，即磁阻中的，侧面限制的证据。 
在图17(b)中，我们给出了90nm宽量子线器件的磁阻。插图显示器件几何形状172。我们可以看到该线的所有电阻都远远高于方块器件，如同从样品几何形状所期望的。在4K，线器件的电阻在B＝0附近显现出磁阻中的一个相似峰。根据将数据拟合到用于弱局域化的Hikami方程，我们可以再次获取小于线的宽度的相位相干长度 因为当电子穿过4μm宽的方块或90nm宽的线时是不能够区别的，所以线中的电子传输基本上是二维的。然而，当温度降低到50mK时， 
Figure S04823718720060306D000252
变得大于线的宽度，并且线的侧面限制限制了对引起弱局域化的背散射机制作出贡献的电子回路最大尺寸。因此，尽管在T下降时线中负的磁阻变得更强，但是显然不如方块器件中那么明显。如果我们认为2D Hikami拟合应用到线中，那么就需要强调它了。由于在相位相干长度增加时从二维到一维电子传输的过渡，这里我们能够明显地看到在B＝0附近的2D弱局域化的抑制。 
我们可以利用2D弱局域化的抑制来独立测量量子线的宽度。当磁场增加时，存在背散射电子结构干涉的电子回路最大尺寸降低了。当磁通量穿过半径r的环路时，即当r2＝h/(eB)＝1b 2时，上述结构干涉被破坏。当磁场长度1B远大于线宽w时，磁场具有相应小的影响，导致在B＝0附近的稳定状态。当磁场增加时，结构干涉回路的尺寸变小，因此是B决定了弱局域化效应的程度，而不是线宽决定的。因此，当21B～w时，线趋于方决的二维行为。从图17(b)中，我们看到在|B|～0.3T处测量的数据与2D理论的虚线汇合，这意味着约90nm的线宽与STM限定的几何形状非常吻合。 
图17(c)是在4K样品温度下310×50nm掩埋的P掺杂线的磁阻图。2D弱局域化拟合确定了约30nm的相位相干长度。 
图17(c)是在4K样品温度下310×28nm掩埋的P掺杂线的磁阻图。由于线宽接近于相位相干长度，所以2D弱局域化拟合在此温度下不适用。 
我们的结果开启了在硅中实现尖端原子和纳米级器件的道路，例如单电 子晶体管(SET)、量子细胞自动机和Si基固态量子计算机。 
现在我们描述我们利用新的结合了SEM和STM的STM-MBE系统所做的更多的工作，其中利用SEM和/或光学显微镜使配准标记成像，然后将非常精密的STM针尖下移到相对于这些标记的精确位置。激光干涉仪平台允许STM在毫米距离范围内以纳米分辨率精确移动，从而对应于配准标记定位和重新定位图案化的器件。采用极端的防震手段，以隔绝原子分辨率STM室和共振的MBE生长室及与其相连的泵，因为需要这两种技术制造完整的器件。 
该系统利用特殊的电子束加热器来准备原子级平整的(100)硅表面，能够处理1cm2的样品(约为普通的STM样品的5倍)。这些大的样品尺寸与标准的清洁室处理更一致。图18是在1×1cm2硅片上显示该系统原子分辨能力的STM图像。 
我们实现了如下结果： 
1.我们利用STM在硅中制造原子精确的纳米级器件，称为量子线。 
2.我们利用一整套4端子电压电流引线将该STM制造的器件连接到外界。 
3.我们展示了完整的制造工序，并且制造了许多显示大面积(微米级)STM制造的器件与纳米结构之间区别的控制器件。 
4.我们证明了在STM限定的线中的量子传输，以及利用电学测量独立确定了量子线的宽度，该宽度表现得与STM制造和成像非常吻合。 
5.为了控制隧道势垒的高度，我们在掩埋的STM图案化隧道结上对准了表面栅电极。 
这些结果意味着现在可以利用STM来构造坚固的半导体器件。我们最近也证明了利用STM在原子精度掺杂硅是可能的，从而开启了制造全功能原子级硅器件之门。由于在原子精度控制掺杂物位置的能力，以及将量子物理结合进器件设计(应用在纳米和原子级晶体管、短线调谐器、共振隧道二极管等)的能力，这预示着开启了量子器件物理的全新时代。这还对半导体 工业(对工业面临的两大难题低功率运行和高器件再现性的潜在作用)的未来具有巨大的暗示。尽管STM制造可能开始显得不适于大规模制造，但是1980年代早期对MBE的初始预言也是同样的。今天MBE是标准工业设备，并且广泛用于高速电子学、微波通信系统、激光二极管等场合。 
图19(a)是最终器件的光学显微镜图像，其包括金属触点191和焊球192。 
图19(b)是由光学刻蚀和湿法化学刻蚀制造的配准标记的SEM图像。在该图中可以看到三套标记：最明显的是四个大标记，其中一个是193。在四个最大标记的区域中还有四个较小的标记，其中一个是194。在四个较小标记的区域中还有四个更小的标记，其中一个是195。所有标记都接近300nm深。STM针尖196在配准标记中心附近接近样品表面。 
图19(c)是中心配准标记195的SEM图像，并且STM针尖196接近该表面。在四个最小标记中间的区域，1μm宽的标记197被用于光刻构造Si(001)表面上的氢保护层。 
图19(d)是闪烁后两个1μm宽的配准标记197的STM图像。 
图19(e)是光刻构造的氢终止的Si(001)表面的STM图像，其给出具有两个接触区域199和200的90nm宽的线198。参见201，氢终止的区域在该图中显得较暗。 
图20(a)至(d)是由EBL和湿法化学刻蚀创建的不同大小配准标记的SEM图像。这些标记的深度近似为300纳米。最小的标记之一显示在图20(d)中，它的直径约为200纳米。 
图20(e)是在样品闪烁之后四个最小的配准标记的STM图像。这些标记的表观深度降低至约30nm。 
图20(f)至(g)是最小的配准标记中间的区域的STM图像。该区域被用来构造氢终止的Si(001)表面，以形成由100nm宽的线和接触区域构成的SET结构，其中该线具有两个50nm宽的间隙，以便形成600nm长的岛206。 
图21(a)至(d)分别表示例如214和215等具有微米级大小的接触区域的线210、211、212和213，其宽度分别为90nm、50nm、28nm和6nm。 
图21(e)和(f)表示在例如219和220接触区域的中间的线和点的阵列，例如216和217。 
图22(a)是完整的Si:P纳米级器件的SEM图像，其示出由光学刻蚀创建的较大的接触垫以及在中间的由EBL制造的三个表面金属栅极，其中接触垫与四个欧姆触点相连接。 
图22(b)是由25nm外延硅封装的完整Si:P纳米级器件的图22(a)中间区域的更高放大倍数的SEM图像。该图示出了针对四端子测量的四个金属触点引线220、221、222和223。该图还示出与掩埋的纳米结构相连接的三个金属表面栅极224、225和226。这些栅极被由使用PECVD生长的20nm薄的SiO2从触点和硅表面分开。 
图22(c)是金属触点布置的示意图。图22(d)是带有金属触点、STM制造的纳米结构、欧姆触点以及表面金属栅极的掩埋的纳米结构的示意图。图22(e)是与掩埋的纳米结构接触的金属触点和栅极的SEM图像，其具有图22(a)和(b)中间放大的那部分。图22(f)是光刻构造的氢终止的Si(001)表面的STM图像，其示出具有两个50nm长间隙的100nm宽的线，以便形成600nm长的岛。 
最后，需要着重指出的是，这里所示范的制造方案也可以直接应用到其它硅基量子计算机体系3。 
熟悉本领域的技术人员应能理解，在不背离如宽泛描述的本发明的精神和范围的前提下，可对如具体实施例所示的本发明进行各种改变或变化。因此，从各方面来看，本实施例是用于说明性的，而不是限制性的。 

Claims (33)

1.一种用于制造纳米级或原子级器件的方法，包括以下步骤：
在清洁的硅表面上或硅表面中创建一或多个对于扫描隧道显微镜STM、扫描电子显微镜SEM或光学显微镜可见的配准标记；
利用SEM或光学显微镜形成配准标记中至少之一和在该配准标记附近的扫描隧道显微镜STM针尖的图像；
利用该图像以纳米或微米分辨率相对于所述配准标记定位和重新定位STM针尖，以便在硅表面上图案化该器件结构的活性区域；
形成所述器件结构的活性区域，然后用硅封装该器件结构的活性区域，使得一或多个配准标记仍然在该硅表面上或硅表面中对于SEM或光学显微镜可见；
利用光学或电子束光刻法将金属层沉积在封装硅表面上，以在相对于各自配准标记定位的一或多个位置处形成一或多个欧姆触点或栅电极，或者它们两者。
2.根据权利要求1所述的方法，其中所述硅表面是(100)定向的表面，具有带有多行σ键的硅二聚物的2×1单胞表面结构。
3.根据权利要求1或2所述的方法，其中所述硅表面的尺寸至多为1cm2。
4.根据权利要求1所述的方法，其中所述配准标记由光学或电子束光刻法EBL限定。
5.根据权利要求1所述的方法，其中所述配准标记是利用聚焦离子束FIB研磨或刻蚀硅表面创建的。
6.根据权利要求1所述的方法，其中所述配准标记是利用湿法化学刻蚀或反应离子刻蚀RIE创建的。
7.根据权利要求1所述的方法，其中配准标记是通过将金属沉积到硅表面上创建的。
8.根据权利要求1所述的方法，其中所述配准标记的尺寸在几纳米至几微米之间。
9.根据权利要求1所述的方法，其中一系列尺寸和图案不同的配准标记被创建，以围绕用于纳米级器件的选定区域形成目标。
10.根据权利要求9所述的方法，其中最小的配准标记的直径范围为几十至几百纳米。
11.根据权利要求1所述的方法，其中配准标记的深度为几十至几百纳米。
12.根据权利要求1所述的方法，其中在创建所述配准标记之后，硅表面在装入STM真空系统之前被清洁，以去除任何痕迹或有机保护层。
13.根据权利要求1所述的方法，其中激光干涉仪平台被用来帮助在毫米范围内以纳米分辨率重新定位STM。
14.根据权利要求1所述的方法，其中利用该图像以纳米或微米分辨率相对于所述配准标记定位和重新定位STM针尖，以在所述硅表面上图案化所述器件结构的活性区域通过如下步骤实现：将氢单层沉积在所述硅表面上，选择性地从氢单层解吸原子，以在所述硅表面上图案化所述器件结构的活性区域。
15.根据权利要求14所述的方法，其中随后通过暴露于包含掺杂物原子的气体原子或分子来掺杂暴露的硅。
16.根据权利要求15所述的方法，其中通过在300℃至650℃之间退火所述表面来激活掺杂物原子，以将电学活性的掺杂物原子结合进所述硅。
17.根据权利要求16所述的方法，其中通过在470±30℃退火小于10秒去除氢单层。
18.根据权利要求15所述的方法，其中退火发生在530℃持续5秒。
19.根据权利要求16所述的方法，其中所述氢单层利用STM针尖去除。
20.根据权利要求16所述的方法，其中所述氢单层利用SEM去除。
21.根据权利要求1所述的方法，其中在0℃至400℃之间外延生长封装硅。
22.根据权利要求21所述的方法，其中在0℃至250℃之间生长所述封装硅。
23.根据权利要求22所述的方法，其中在室温生长所述封装硅。
24.根据权利要求1所述的方法，其中封装硅的厚度在5至几百纳米之间。
25.根据权利要求1所述的方法，进一步包括以下步骤：热退火所述封装硅表面，以便该封装硅表面变得原子级平整。
26.根据权利要求1所述的方法，进一步包括以下步骤：在图案化的器件结构的平面中形成高掺杂的栅极区域。
27.根据权利要求26所述的方法，进一步包括以下步骤：在硅表面相应的高掺杂区域上面定位的位置处沉积金属层，然后退火以将金属向下扩散至高掺杂区域。
28.根据权利要求27所述的方法，其中在不发生明显的掺杂物扩散的足够低的温度进行退火。
29.根据权利要求1所述的方法，进一步包括以下步骤：注入掺杂物以创建在所述封装硅表面与所述器件的活性区域之间延伸的掺杂区域。
30.根据权利要求1所述的方法，进一步包括以下步骤：在所述硅表面上图案化所述器件结构的第一活性区域，然后在所述硅表面上附生一或多层硅原子以形成新的表面，以及然后在所述新的表面上图案化第二活性区域。
31.根据权利要求1所述的方法，进一步包括测量器件电学活性的步骤。
32.一种根据权利要求1制造的纳米级或原子级器件。
33.根据权利要求32所述的器件，包括结合进硅表面形成掩埋的量子位位置的掺杂物原子以及邻近相应量子位位置的高掺杂栅极区域，其中一些区域用作所述量子位的控制栅；另一些区域用作读取该量子位的连接电极，并且硅表面上的电极被定位在相应高掺杂区域的上面。
CN2004800237187A 2003-08-20 2004-08-20 纳米级或原子级器件及其制造方法 Expired - Lifetime CN1839093B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2003904492A AU2003904492A0 (en) 2003-08-20 Nanoscale products
AU2003904492 2003-08-20
AU2004902143 2004-04-22
AU2004902143A AU2004902143A0 (en) 2004-04-22 Nanoscale products
PCT/AU2004/001118 WO2005019095A1 (en) 2003-08-20 2004-08-20 Fabricating nanoscale and atomic scale devices

Publications (2)

Publication Number Publication Date
CN1839093A CN1839093A (zh) 2006-09-27
CN1839093B true CN1839093B (zh) 2011-02-09

Family

ID=34218926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800237187A Expired - Lifetime CN1839093B (zh) 2003-08-20 2004-08-20 纳米级或原子级器件及其制造方法

Country Status (5)

Country Link
US (1) US7547648B2 (zh)
EP (1) EP1660403B1 (zh)
JP (1) JP4855255B2 (zh)
CN (1) CN1839093B (zh)
WO (1) WO2005019095A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427755B2 (en) * 2005-08-03 2008-09-23 Uchicago Argonne, Llc Integrated electron beam tip and sample heating device for a scanning tunneling microscope
JP5588355B2 (ja) * 2008-02-05 2014-09-10 クコー ピーティーワイ リミテッド 原子スケール規模の装置の製造
US8952959B2 (en) * 2010-04-13 2015-02-10 Disney Enterprises, Inc. Embedding images into a surface using occlusion
US9202310B2 (en) 2010-04-13 2015-12-01 Disney Enterprises, Inc. Physical reproduction of reflectance fields
US10147865B1 (en) 2013-08-12 2018-12-04 The United States Of America As Represented By The Director Of The National Security Agency Epitaxial superconducting devices and method of forming same
EP3016035B1 (en) 2014-11-03 2019-01-02 NewSouth Innovations Pty Limited A quantum processor
US10528884B2 (en) 2015-05-28 2020-01-07 Newsouth Innovations Pty Limited Quantum processing apparatus and a method of operating a quantum processing apparatus
CN108735850A (zh) * 2017-04-19 2018-11-02 中国科学院上海微系统与信息技术研究所 具有辅助环的超导纳米线单光子探测器件及其制作方法
US11227768B2 (en) 2018-05-02 2022-01-18 Newsouth Innovations Pty Ltd Method for selective incorporation of dopant atoms in a semiconductive surface
CN110631717B (zh) * 2019-09-17 2021-05-11 中国科学院上海微系统与信息技术研究所 基于辅助曝光结构的超导纳米线单光子探测器光对准方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019036A1 (en) * 2000-08-31 2002-03-07 Unisearch Limited Fabrication of nanoelectronic circuits
WO2002018266A1 (en) * 2000-08-30 2002-03-07 Unisearch Limited Single molecule array on silicon substrate for quantum computer
WO2003019635A1 (en) * 2001-08-27 2003-03-06 Unisearch Limited Method and system for single ion implantation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1328803A (en) * 1969-12-17 1973-09-05 Mullard Ltd Methods of manufacturing semiconductor devices
JP2788275B2 (ja) * 1988-06-06 1998-08-20 キヤノン株式会社 半導体装置の製造方法
JPH04355914A (ja) * 1991-02-06 1992-12-09 Olympus Optical Co Ltd リソグラフィー装置
JPH05326360A (ja) * 1992-05-20 1993-12-10 Victor Co Of Japan Ltd 半導体装置の製造方法及び製造装置
JP3374573B2 (ja) * 1995-02-20 2003-02-04 松下電器産業株式会社 光ピックアップ及び光ガイド部材
JP2000150358A (ja) 1998-11-18 2000-05-30 Hitachi Ltd パターン形成方法およびそれを用いた半導体装置
US6827979B2 (en) * 1999-01-07 2004-12-07 Northwestern University Methods utilizing scanning probe microscope tips and products therefor or produced thereby
US6635311B1 (en) * 1999-01-07 2003-10-21 Northwestern University Methods utilizing scanning probe microscope tips and products therefor or products thereby
DE10025922A1 (de) * 2000-05-27 2001-12-13 Robert Massen Automatische photogrammetrische Digitalisierung von Körpern und Objekten
US7097708B2 (en) * 2001-08-27 2006-08-29 Qucor Pty Ltd. Substituted donor atoms in silicon crystal for quantum computer
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002018266A1 (en) * 2000-08-30 2002-03-07 Unisearch Limited Single molecule array on silicon substrate for quantum computer
WO2002019036A1 (en) * 2000-08-31 2002-03-07 Unisearch Limited Fabrication of nanoelectronic circuits
WO2003019635A1 (en) * 2001-08-27 2003-03-06 Unisearch Limited Method and system for single ion implantation

Also Published As

Publication number Publication date
EP1660403A4 (en) 2010-12-01
EP1660403B1 (en) 2018-10-10
JP4855255B2 (ja) 2012-01-18
WO2005019095A1 (en) 2005-03-03
CN1839093A (zh) 2006-09-27
US7547648B2 (en) 2009-06-16
EP1660403A1 (en) 2006-05-31
US20060275958A1 (en) 2006-12-07
JP2007534144A (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
Morkoç Handbook of Nitride Semiconductors and Devices, Electronic and Optical Processes in Nitrides
US11476353B2 (en) Lateral heterojunctions in two-dimensional materials integrated with multiferroic layers
CN1839093B (zh) 纳米级或原子级器件及其制造方法
Feng et al. Probing the size and density of silicon nanocrystals in nanocrystal memory device applications
Galleni et al. Mechanisms of charge carrier transport in polycrystalline silicon passivating contacts
CN101959790B (zh) 原子级器件的制造
Shen et al. Nanoscale electronics based on two-dimensional dopant patterns in silicon
Ruzyllo Semiconductor Glossary: A Resource For Semiconductor Community
US10262871B1 (en) Formation of field-tunable silicon carbide defect qubits with optically transparent electrodes and silicon oxide surface passivation
Pok Atomically abrupt, highly-doped, coplanar nanogaps in silicon
Kim et al. Development of an optically gated Fe/n-GaAs spin-polarized transistor
Vitzethum et al. Quantum dot micro-LEDs for the study of few-dot electroluminescence, fabricated by focussed ion beam
Sordes et al. Nanopackaging of Si (100) H wafer for atomic-scale investigations
de Vries Taking topological insulators for a spin: Towards understanding of spin and charge transport in Bi2Se3
Collomb Development of graphene-based sensors for scanning Hall microscopy and imaging of vortex matter in unconventional superconductors
Vick Measuring Low Dimensional Schottky Barriers of Rare Earth Silicide-Silicon Interfaces
Wang Atomically Precise Fabrication and Characterization of Donor-based Quantum Devices in Silicon
van de Sande et al. Towards transport of topological surface states in Pb1xSnxTe nanowires
AU2004266178B2 (en) Fabricating nanoscale and atomic scale devices
Sibaja-Hernandez et al. 2D-TCAD process calibration for a high speed QSA SiGe: C HBT verified with SSRM
Lin et al. Observation of tip-induced gap states in lightly doped Si (100) using scanning tunneling spectroscopy
Richardella Character of the electronic states near the metal-insulator transition in gallium manganese arsenide
Owen et al. Atomically precise advanced manufacturing for 2D bipolar devices
Zhang Structure and electronic transport properties of nanometer-scale silicon-on-insulator (SOI) membranes
Balsano Towards a fundamental understanding of inhomogeneous interfaces utilizing ballistic electron emission microscopy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191030

Address after: New South Wales, Australia

Patentee after: NEWSOUTH INNOVATIONS Pty Ltd.

Address before: New South Wales, Australia

Patentee before: Qucor Pty Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110209