CN1826742A - 用于使接入网络中的电路同步的系统 - Google Patents

用于使接入网络中的电路同步的系统 Download PDF

Info

Publication number
CN1826742A
CN1826742A CNA2004800209505A CN200480020950A CN1826742A CN 1826742 A CN1826742 A CN 1826742A CN A2004800209505 A CNA2004800209505 A CN A2004800209505A CN 200480020950 A CN200480020950 A CN 200480020950A CN 1826742 A CN1826742 A CN 1826742A
Authority
CN
China
Prior art keywords
cable modem
timestamp value
modem termination
value
termination system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800209505A
Other languages
English (en)
Other versions
CN1826742B (zh
Inventor
约翰·T·查普曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN1826742A publication Critical patent/CN1826742A/zh
Application granted granted Critical
Publication of CN1826742B publication Critical patent/CN1826742B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0694—Synchronisation in a TDMA node, e.g. TTP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

线缆调制解调器终端系统(CMTS)中的主时间戳同步电路(TSC)估计用于即将到来的时间参考的主时间戳值。主TSC通过互联网协议(IP)网络，将主时间戳值异步地发送到其它CMTS中的从TSC。当即将到来的时间参考出现时，从TSC将本地时间戳值与主时间戳值相比较。如果本地时间戳值与主时间戳值不匹配，则使用主时间戳值使从TSC重新同步。

Description

用于使接入网络中的电路同步的系统
技术领域
本发明涉及数字计算机网络技术。更具体而言，本发明涉及用于使接入网络的前端(Head End)内的组件同步的方法和装置。
背景技术
在传统的线缆数据服务接口规范(DOCSIS)系统中，可能存在多个线缆调制解调器终端系统(CMTS)，每个CMTS包括多个物理上分开的线路卡，这些线路卡具有用于与网络中的线缆调制解调器进行通信的适当硬件。每个CMTS和每个线路卡通常被分配给一个单独的DOCSIS域，该DOCSIS域是下行和上行信道的集合。
通常，每个DOCSIS域包括一条下行信道和一条或多条上行信道。下行信道被CMTS用来向该特定域内的所有线缆调制解调器(CM)广播数据。只有CMTS在下行发送数据。为了使特定DOCSIS域的线缆调制解调器能够将数据发送到CMTS，线缆调制解调器共享该域内的一条或多条上行信道。
对上行信道的接入是用时分复用(TDM)方式来控制的。这种实现方式要求特定域内的CMTS和共享上行信道的所有线缆调制解调器具有共同的时间概念，以使得当CMTS告诉特定的线缆调制解调器在时间T发送数据时，该线缆调制解调器明白该做什么。在此语境中，“时间”是使用通常称为时间戳计数器的计数器来跟踪的，根据传统实现方式，该计数器是在每个时钟脉冲递增1的32位计数器。
在传统配置中，每个CMTS中的每个线路卡都可以具有其自身唯一的时间戳计数器，该计数器生成其自身的本地时间参考。从而，DOCSIS系统中的每个线路卡都根据其自身的本地时间参考进行操作，而不与同一CMTS中的其它线路卡或其它CMTS中的线路卡同步。
DOCSIS系统中的每个线路卡周期性地将其本地时间参考的时间戳值分发到该线路卡所服务于的各组线缆调制解调器。因此，第一CMTS中的第一线路卡所服务于的第一组线缆调制解调器不会与第二CMTS中的第二线路卡所服务于的第二组线缆调制解调器同步。
本发明针对解决与现有技术相关联的该问题及其它问题。
附图说明
图1是用于接入网络的同步系统的框图。
图2是示出接入网络中的单独的时间戳同步电路(TimestampSynchronization Circuit，TSC)的框图。
图3是示出TSC如何进行操作的时序图。
图4是示出主TSC如何进行操作的流程图。
图5是示出从TSC如何进行操作的流程图。
图6示出了在接入网络中同步系统如何进行操作的一个示例。
具体实施方式
一种用于使DOCSIS系统中不同线路卡同步的技术在同时待审的专利申请序列号09/490,761中进行了描述，该申请的申请日是2000年1月24日，题目是“Technique for Synchronizing Multiple Access Controllers at theHead End ofAn Access Network”，这里通过引用包含了该申请。下面描述的同步方案可以与该同时待审的申请中所描述的同步方案结合起来使用。
同步系统使不同机壳中的不同CMTS同步。同步系统也可用于改进以前发展阶段的CMTS，以实现同一机壳内DOCSIS域之间的内部同步。
图1示出了包括多个CMTS 16A-16N的DOCSIS系统，其中每个CMTS都与相关联的光纤节点24相连。每个光纤节点24耦合到多个线缆调制解调器26，这些线缆调制解调器通过下行路径20接收IP数据并通过上行路径22发送IP数据。CMTS 16A包括主时间戳同步电路(TSC)18A，其它CMTS 16B-16N分别包括从时间戳同步电路18B-18N。在一个实施例中，每个CMTS 16位于单独的机壳中。然而，其它实施例可以具有位于同一机壳中的一个或多个CMTS 16。
中央时间源12为CMTS 16A-16N生成同步脉冲14和时钟信号15。在一个实施例中，中央时间源12可以位于CMTS之一中。在另一实施例中，中央时间源12可以是不包含在CMTS之一中的独立电路。在一个实施例中，每个CMTS包括一个或多个用于接收同步脉冲14和时钟信号15的同轴线缆连接器(未示出)。
通过软件协议，主TSC 18A异步地将消息30发出到所有从TSC 18B-18N，所述消息包含主时间戳值。在一个示例中，消息30包括通过广域网(WAN)19发送的互联网协议(IP)分组。通过CMTS 16A上能够通过WAN 19发送IP分组的任意接口来建立连接17。一个或多个消息30包含需要与CMTS 16A同步的所有CMTS 16B-16N的IP目的地址。在另一实施例中，主TSC 18A发送一个包含与CMTS 16B-16N相关联的多播地址的消息30。
在一个示例中，1赫兹同步脉冲14(每秒一个脉冲)或其它某个低频率由中央时间源12生成，并被分发到每个CMTS 16。同步脉冲14可以使用任意频率，只要其所具有的周期长到足以使所有从TSC 18B-18N在下一同步脉冲之前接收并处理该IP消息30。主时间戳值消息30是异步地设置的。在同步脉冲14中的下一脉冲出现时，每个从TSC中的本地时间戳计数器(图2)应当与主时间戳值相匹配。不与主时间戳值相匹配的任何本地时间戳值都被与主时间戳值重新同步。
该同步方案使得不同CMTS中的线路卡可以被同步。下行线路卡可以位于与上行线路卡不同的机壳中。一个CMTS可以具有多个下行组，另一CMTS可以具有多个上行组。例如，CMTS 16B中的上行线路卡36B可以处理通常仅能由CMTS 16A中的上行线路卡36A所处理的数据。而且，CMTS 16N中的下行线路卡36可以将数据发送到通常仅能接收来自CMTS16B的数据的光纤节点24B上的线缆调制解调器。
这提供了用于如下线路卡的同步解决方案，所述线路卡未通过共同的底板连接在一起，且无法在不同线路卡之间同步地发送定时信息。这提供了更高效的冗余配置，并使得现有的CMTS可被改进从而以底板引脚较不密集的方式实现同步。
在图1所示的示例中，主TSC电路18A位于CMTS 16A中。然而，主TSC 18A也可以位于中央时间源12中。在此配置中，中央时间源12具有处理器和用于通过广域网19发送主时间戳值的接口，并且CMTS 16A具有从TSC。
从在中央时间源12处生成同步脉冲14，到到达时间戳同步电路18中的任意一个之间的任何延迟差异都将被设计为对所有TSC 18是相对固定的值。这可以通过根据延迟差异调节主时间戳值来完成。不同的CMTS 16也可以在不同资源之间分配该延迟的部分。例如，某些CMTS可以具有时间戳总线，该总线可以在TSC中创建更多的延迟。在其它CMTS中，TSC可以直接接收同步脉冲14且无需添加那么多延迟或无需添加任何延迟。TSC可以根据这些延迟来调节接收到的主时间戳值。
图2更详细地示出了主TSC 18A和从TSC 18B内部的电路。每个CMTS包括TSC 18，该TSC具有接收同步脉冲14的处理器或状态机40。处理器或状态机40可以是与CMTS中用来处理数据的单元相同的中央处理单元，或者可以是只用于处理定时信号的单独电路。主TSC 18A生成主时间戳值，并将其在消息30中通过WAN 19(图1)或IP网络的其它某个部分发送。从同步电路18B从IP网络接收主时间戳值30。
保持寄存器42存储接收到的主时间戳值，用于与时间戳计数器44在接收到的同步脉冲14的下一脉冲时生成的值相比较。时间戳计数器44用于对同步脉冲14与本地时钟46的生成之间的时间量进行计数。在下一接收到的同步脉冲14处，从TSC 18B将存储在保持寄存器42B中的主时间戳值与从时间戳计数器44B所生成的本地时间戳值相比较。如果两个值匹配，则时间戳计数器44B如常继续。如果两个值不匹配，则将存储在保持寄存器42B中的主时间戳值加载到从时间戳计数器44B中。
图3是示出从TSC 18B如何与主TSC 18A同步的一个示例的时序图。参照图2和图3，主TSC 18A中的主时间戳计数器44A在同步脉冲14的脉冲50处具有特定的时间戳值。在该示例中，时间戳计数器值是30。在下一脉冲52处，主时间戳计数器44A的值是35。主TSC 18A中的处理器40A计算出脉冲50与脉冲52之间的时段T是5个计数值。处理器40A预测到在脉冲54处主时间戳计数器44A所具有的值将会是40。
在脉冲52之后，处理器40A生成标识出主时间戳值＝40的消息30。该消息30被通过广域网19发送到包含从TSC 18B的CMTS。处理器40B接收到消息30并将主时间戳值＝40存储在保持寄存器42B中。在下一接收到的脉冲54处，处理器40B将保持寄存器42B中的值与从时间戳计数器44B所输出的本地时间戳值相比较。
如果两个值匹配，或者处于某个预定范围之内，则从时间戳计数器44B继续计数而不重新加载。如果保持寄存器42B中的主时间戳值(MTV)与从时间戳计数器44B在脉冲54处的输出没有匹配或处于所述预定范围内，则用保持寄存器42B中的主时间戳值40来加载从时间戳计数器44B。
在另一实施例中，主TSC 18A可以预测除了紧接在后的脉冲54以外的其它某个脉冲的主时间戳值。例如，主TSC可以预测脉冲52之后两个时钟脉冲的主时间戳值。这将会为主时间戳值到达从TSC并被其处理留出更多的时间。在另一实施例中，给被用作与主时间戳值比较的参考的同步脉冲加上了标记，以将其与其它同步脉冲区分开。
图4示出了图1和图2所示的主TSC 18A执行的操作。在方框62中，主TSC接收同步脉冲14。对下一同步脉冲处预期的主时间戳值的先前计算结果被与从主时间戳计数器44A(图2)输出的实际值相比较。在判决框64中，如果两个值不同，则在方框82中执行错误例程。这可以包括向从同步电路之一发送错误消息。然后，接收到该错误消息的电路可以接管操作以作为新的主TSC。
如果两个值相同，或者处于某个预定范围内，则在方框68中设置等待计数值。当不对每个同步脉冲发送主时间戳值时，设置等待计数值。这可以用来降低系统数据流量。主TSC在方框70中等待，直到在方框72中接收到另一同步脉冲，然后在方框74中递减等待计数值。主TSC接收同步脉冲，直到在判决框76中，等待计数值降到0。
在方框78中预测主时间戳值。例如，如前面图3中所述，确定相邻同步脉冲之间的时段T期间所预期出现的计数值的数目。然后，处理器40A(图2)给上一接收到的同步脉冲处主时间戳计数器44A(图2)的计数值加上先前计算的相邻同步脉冲之间时段T的计数值数目。该值被称为主时间戳值。然后，主TSC在方框80中将主时间戳值在IP消息中发送到位于其它CMTS中的从TSC。
图5示出了诸如从TSC 18B或18N之类的从TSC之一所执行的操作。在方框106中，从TSC经由互联网连接或某种其它异步数据传输，接收到主时间戳值。在方框108中将主时间戳值加载到本地保持寄存器42B(图2)中。在方框90中，在接收到主时间戳值以后从TSC接收下一同步脉冲。在方框92中递减错误加载计数值(Error_Load_Count)。在方框94中，将先前存储在本地保持寄存器中的主时间戳值与从时间戳计数器44B(图2)所生成的本地时间戳值相比较。
在判决框96中，如果两个值相同，或处于某个预定的可接受范围之内，则从TSC返回以在方框106中等待下一主时间戳值。如果两个时间戳值不相同，或不处于所述预定范围之内，则在方框98中，将先前存储在保持寄存器42B中的主时间戳值加载到从时间戳计数器44B中。
方框92、100、102和104提供了错误检查例程。Error_Load_Count值针对接收到的同步脉冲的某一比率，跟踪用主时间戳值重新加载了从TSC多少次。例如，每次从时间戳计数器被重加载时，就给Error_Load_Count加上某个值“x”。然后，在方框92中对于接收到的每个同步脉冲递减Error_Load_Count。如果在判决框102中Error_Load_Count超过某个预定阈值，则在方框104中执行错误例程。该错误例程可以将错误消息记入日志，向系统管理员发送错误消息，或者自动切换到冗余线路卡。
为了说明可以如何利用本发明的技术来克服与传统的线缆网络配置相关联的一些局限，现在将使用图6所示的接入网络来描述视频点播(video-on-demand)应用的示例。CMTS 16A和16B的TSC 18A和18B分别被包含在线缆网络的前端，并且可以包括用于使CMTS内所选择的线路卡同步的硬件和/或软件。
TSC 18A和18B更新当前时间参考数据，并分别周期性地将本地时钟信号46A和46B分发到媒体访问控制器(MAC)106和108中的每一个(或所选部分)。TSC 18A和18B也可以分别驻留在MAC 106和108的内部。通过如上所述地使每个TSC同步，可以使每个CMTS内的每个MAC与其它CMTS内的其它MAC同步，从而使每个CMTS内的每个线路卡同步。
在图6中，下行信道A(13)和下行信道B(123)被RF合并，并连接到单一光纤，该光纤将下行信号输送到光节点152A和光节点152B两者。从而，组160A和组160B内的每个线缆调制解调器都能够接收下行信道113和下行信道123两者。
在该示例中，假定为每个下行信道A(113)和B(123)提供的带宽足以同时广播多个不同的电影或其它视频数据。而且，还假定连接到线缆调制解调器CM1(161)的用户先前正在下行信道A上观看电影，并经由上行路径127的上行信道A1与CMTS 16A通信。在该示例中，CM1处的用户现在希望观看将在下行信道B上广播的电影。
此时，CMTS有许多不同选择来继续下去。首先，CMTS 16A可以在下行信道A上将所需电影提供给CM1。然而，即使假定线缆运营商有另外的带宽用来在下行信道A上提供该电影，该选择也是不合需要的，这是因为在两个不同的下行信道上广播同一电影被认为是对资源的浪费。或者，优选解决方案是让CMTS 16A指导线缆调制解调器CM1切换下行信道并在下行信道B上接收电影。
在传统的线缆网络中，这一选择是无法获得的，这是因为没有两个线路卡A(103)和B(104)之间的同步，就不可能让线缆调制解调器CM1在下行信道B上“听到”CMTS 16B并在上行信道A1上与CMTS 16A“交谈”。然而，利用本发明的同步方案，线缆调制解调器CM1可以从与CMTS 16B中的线路卡B相关联的下行信道B获得当前时间戳数据，并使用该时间戳数据使其自身与线路卡A同步，以便经由上行信道A1与CMTS 16A“交谈”。TSC 18A和18B使得各个MAC控制器106和108可以同步。因此，线缆调制解调器CM1(161)能够使用下行信道B(123)上的时间戳消息与线路卡A上的上行接收机105通信。
参照上述的视频点播示例，当线缆调制解调器CM1向CMTS 16A发送请求以收看当前正在下行信道B上广播的电影时，CMTS 16A可以通过指导线缆调制解调器CM1将其下行信道从下行信道A切换到下行信道B来进行响应。然后，线缆调制解调器CM1就能够在下行信道B上“听到”CMTS 16B，并使用上行A信道119A或119B中任意一个与CMTS16B“交谈”。
组160B中的线缆调制解调器可以接收来自下行信道A或下行信道B的数据。组160B中的线缆调制解调器通过上行信道129发送数据。可以进行修改，从而每个线路卡上的上行和下行端口连接到光节点152A和光节点152B两者。在该修改实施例中，网络中的每个线缆调制解调器都能够访问线路卡A和线路卡B两者上的端口。
起初，可以假定CMTS 16A中的线路卡A服务于组160A的线缆调制解调器，并且CMTS 16B中的线路卡B服务于组160B的线缆调制解调器。根据本发明的技术，例如，如果线路卡A上出现问题，则组160A的调制解调器能够切换到CMTS 16B中的线路卡B，而这些调制解调器无须使其自身与线路卡B的时间参考重新同步(这是因为线路卡A已经与线路卡B同步)。
在传统系统中，不同CMTS中的两个线路卡不会被同步。从而，任何从线路卡A切换到线路卡B的调制解调器都需要重新与线路卡B同步。这在线缆调制解调器与CMTS之间的通信协议中引入了延迟。在诸如电话之类的某些应用中，这种延迟是极不希望出现的，这是因为它们直接影响语音呼叫的呼叫质量。
从而，本发明的技术可用来使控制着接入网络的前端处的多个不同端口的不同的接入控制器同步。在线缆网络的环境中，本发明的技术可用来在不同线缆调制解调器终端系统(CMTS)内不同线路卡之间使所需的上行和/或下行信道同步。
2000年1月24日递交的序列号09/490,761中所描述的同步方案可用来将特定CMTS的同步本地时间戳分发到在同一CMTS底板上连接在一起的不同线路卡。
上述同步技术提供了多种优于在接入网络的配置或设计中使用的传统技术的独特优点。例如，每个CMTS机壳中线路卡槽的数量是有限的。在当前的CMTS体系结构中，上行线路卡和下行线路卡两者必须位于同一机壳中。这意味着每个机壳需要一个上行冗余线路卡和一个下行冗余线路卡(3+1和3+1)。
本发明允许下行线路卡位于同一机壳中并且上行线路卡位于同一机壳中。这样，每个机壳仅需一个冗余线路卡。例如，如果一个机壳被限制为8个线路卡槽，则7个槽可被用于下行线路卡，冗余下行线路卡将仅需一个槽(7+1)。另一CMTS被用于7个上行线路卡和一个冗余上行线路卡(7+1)。从而，上述同步方案为每个八槽机壳节省了一个线路卡槽。
除了提供冗余协议的好处以外，本发明的时间戳同步技术还有助于线缆调制解调器端的无缝下行信道改变。时间戳同步还提供了如下好处，其有助于语音、视频和高速数据应用的多服务汇聚。随着流媒体和视频流被复用到同一数据网络上，这些问题变得日益重要。
另外，本发明的技术为网络实现提供了更大的灵活性，这是通过允许经由软件来动态配置DOCSIS(或MAC)域来完成的。而且，每个DOCSIS域可被配置为跨越线路卡和CMTS的边界。从而，本发明的技术提供了如下优点：其使得不同线路卡上的不同上行和/或下行端口可以被一起编组到同一DOCSIS域中。
这提供了如下优点：其允许了线路卡接口设计的更大灵活性。而且，由于不同线路卡接口上的不同端口可被指定给同一个域，因此在配置不同的域以适应诸如电话、视频点播等特定应用的需求方面，使线缆运营商或服务提供商具有更大的灵活性和可扩展性。
上述系统可以使用执行所述操作中一些或全部的专用处理器系统、微控制器、可编程逻辑器件或微处理器。上述操作中的一些操作可以用软件实现，其它操作可用硬件实现。
为方便起见，将操作描述为多个互连的功能块或不同的软件模块。然而这不是必需的，而是可以存在如下情形，即这些功能块或模块被等同地聚集到单一逻辑器件、程序或操作中而没有清楚的边界。在任何情况下，具有灵活的接口的功能块和软件模块或特征都可以自己实现，或者以硬件或软件的形式与其它操作组合实现。
在本发明优选实施例中描述并图示了本发明的原理之后，应当清楚的是本发明可以在设置和细节上进行修改而不会脱离这些原理。所要求保护的是落入所附权利要求书的精神和范围之内的所有修改和变化。

Claims (20)

1.一种同步电路，包括：
本地时间戳计数器，其被配置为生成本地时间戳值；以及
处理电路，其被配置为接收同步脉冲和用于下一同步脉冲的主时间戳值，
所述处理电路识别下一接收到的同步脉冲处的本地时间戳值，并根据所识别的本地时间戳值和所述主时间戳值来使所述本地时间戳计数器同步。
2.如权利要求1所述的同步电路，其中所述处理电路位于线缆调制解调器终端系统中，并接收来自另一线缆调制解调器终端系统的主时间戳值。
3.如权利要求1所述的同步电路，其中所述处理电路异步地接收所述主时间戳值，所述主时间戳值位于通过互联网协议连接接收到的互联网协议分组中。
4.如权利要求1所述的同步电路，包括保持寄存器，该保持寄存器被配置为存储接收到的主时间戳值。
5.如权利要求1所述的同步电路，其中所述处理器开始生成所述主时间戳值，并开始将所述主时间戳值发送到其它同步电路。
6.如权利要求1所述的同步电路，其中所述同步脉冲所具有的速率是8千赫兹到1赫兹之间的某个值。
7.如权利要求1所述的同步电路，其中所述处理电路根据所述本地时间戳计数器被与所述主时间戳值同步的次数来识别错误状况。
8.如权利要求1所述的同步电路，包括同一线缆调制解调器终端系统机壳中的多个线路卡，所述多个线路卡中的每一个都具有本地时间戳计数器，所述本地时间戳计数器是根据所述接收到的主时间戳值和所述下一接收到的同步脉冲处的本地时间戳值而被调节的。
9.如权利要求1所述的同步电路，包括第一线缆调制解调器终端系统和第二线缆调制解调器终端系统，所述第一线缆调制解调器终端系统包括一个或多个用于下行信道的线路卡，所述第二线缆调制解调器终端系统包括一个或多个用于上行信道的线路卡，线缆调制解调器在所述第一线缆调制解调器终端系统的下行信道上接收数据并在所述第二线缆调制解调器终端系统的上行信道上发送数据。
10.一种同步系统，包括：
主同步电路，其被配置为识别多个同步脉冲中第一个同步脉冲处的参考时间戳值，并根据该参考时间戳值为所述多个同步脉冲中以后出现的一个同步脉冲估计主时间戳值，所述主同步电路将所述主时间戳值转发给从同步电路，以用于所述从同步电路在所述以后的同步脉冲处的同步。
11.如权利要求10所述的系统，其中所述主同步电路获得用于所述同步脉冲的一个子集的主时间戳值。
12.如权利要求10所述的系统，其中所述主同步电路通过互联网协议网络将所述主时间戳值异步地发送到所述从同步电路。
13.如权利要求10所述的系统，包括第一线缆调制解调器终端系统和第二线缆调制解调器终端系统，所述第一线缆调制解调器终端系统具有包含所述主同步电路的第一机壳，所述第二线缆调制解调器终端系统具有包含所述从同步电路的不同的第二机壳。
14.如权利要求13所述的系统，包括位于所述第一线缆调制解调器终端系统和第二线缆调制解调器终端系统中的至少一个系统中的多个线路卡，所述线路卡包括多个从电路，其中每个从电路在所述以后出现的同步脉冲处利用所述主时间戳值进行同步。
15.如权利要求10所述的系统，其中所述从同步电路根据与所述同步脉冲的接收相关联的延迟量来调节接收到的主时间戳值。
16.一种用于使电路同步的方法，包括：
通过异步连接接收用于即将到来的时间参考的主时间戳值；
生成本地时间戳值；
将所述即将到来的时间参考处的本地时间戳值与所述主时间戳值相比较；以及
根据所述比较来使所述本地时间戳值同步。
17.如权利要求16所述的方法，包括为所述时间参考确定一个时段，然后通过将所确定的时段加到所述时间参考的当前脉冲处的时间戳计数器值上来估计所述主时间戳值。
18.如权利要求16所述的方法，包括接收来自第一线缆调制解调器终端系统的主时间戳值，并使用该主时间戳值使第二线缆调制解调器终端系统中的定时电路同步。
19.如权利要求16所述的方法，包括：
使第一线缆调制解调器终端系统中的定时电路与第二线缆调制解调器终端系统中的定时电路同步；
使用所述第一线缆调制解调器终端系统向线缆调制解调器发送数据；以及
使用所述第二线缆调制解调器终端系统接收来自所述线缆调制解调器的数据。
20.如权利要求16所述的方法，包括接收位于互联网协议消息中的所述主时间戳值。
CN2004800209505A 2003-09-11 2004-09-10 同步电路、同步系统和用于使电路同步的方法 Expired - Lifetime CN1826742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/662,025 2003-09-11
US10/662,025 US7394830B2 (en) 2003-09-11 2003-09-11 System for synchronizing circuitry in an access network
PCT/US2004/029640 WO2005027385A1 (en) 2003-09-11 2004-09-10 System for synchronizing circuitry in an access network

Publications (2)

Publication Number Publication Date
CN1826742A true CN1826742A (zh) 2006-08-30
CN1826742B CN1826742B (zh) 2011-11-16

Family

ID=34274003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800209505A Expired - Lifetime CN1826742B (zh) 2003-09-11 2004-09-10 同步电路、同步系统和用于使电路同步的方法

Country Status (4)

Country Link
US (1) US7394830B2 (zh)
EP (1) EP1665595B1 (zh)
CN (1) CN1826742B (zh)
WO (1) WO2005027385A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102546070A (zh) * 2010-11-30 2012-07-04 通用电气航空系统有限责任公司 使用现有网络线缆来同步网络的方法和系统
CN101682443B (zh) * 2007-06-14 2013-07-10 皇家飞利浦电子股份有限公司 供在网络中使用的网络装置
CN105022751A (zh) * 2014-04-28 2015-11-04 深圳华智融科技有限公司 日志记录方法和系统、以及日志再现方法和系统
CN109644061A (zh) * 2016-09-23 2019-04-16 苹果公司 网络定时同步
CN111596721A (zh) * 2020-04-09 2020-08-28 深圳市元征科技股份有限公司 一种数据时间标签的同步方法及设备
CN112099567A (zh) * 2020-10-29 2020-12-18 深圳移航通信技术有限公司 时间校准方法、电子设备及存储介质

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440510B2 (en) * 2003-09-15 2008-10-21 Intel Corporation Multicarrier transmitter, multicarrier receiver, and methods for communicating multiple spatial signal streams
US7415002B2 (en) * 2003-10-24 2008-08-19 Brocade Communications, Inc. Circuit synchronization over asynchronous links
US20050152330A1 (en) * 2004-01-12 2005-07-14 Stephens Adrian P. Clock recovery methods and apparatus
US7649912B2 (en) * 2005-04-27 2010-01-19 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
US7885296B2 (en) * 2006-07-27 2011-02-08 Cisco Technology, Inc. Maintaining consistency among multiple timestamp counters distributed among multiple devices
US8036202B2 (en) * 2006-07-27 2011-10-11 Cisco Technology, Inc. Physical layer transceiver with integrated time synchronization
US8208497B2 (en) * 2007-12-28 2012-06-26 Qualcomm Incorporated Time stamped packet data interface between a modem and an RF unit
US9112632B2 (en) * 2008-01-25 2015-08-18 Cisco Technology, Inc. Supporting efficient and accurate sync/followup timestamps
US7941684B2 (en) * 2008-02-28 2011-05-10 Advanced Micro Devices, Inc. Synchronization of processor time stamp counters to master counter
US8020020B2 (en) * 2008-02-28 2011-09-13 Globalfoundries Inc. Fast, automatically scaled processor time stamp counter
US8122278B2 (en) * 2009-04-28 2012-02-21 Oracle America, Inc. Clock skew measurement for multiprocessor systems
ATE550839T1 (de) * 2010-01-05 2012-04-15 Alcatel Lucent Übertragung einer synchronisierungsnachricht durch ein paketfunknetzwerk
FR2979719B1 (fr) * 2011-09-02 2014-07-25 Thales Sa Systeme de communications permettant la transmission de signaux entre des equipements terminaux raccordes a des equipements intermediaires relies a un reseau ethernet
KR101697390B1 (ko) * 2013-03-29 2017-02-01 한국전자통신연구원 복수의 프로세서와 라인 인터페이스를 갖는 데이터 통신 시스템의 프로세서 시각 동기화 장치 및 그 방법
CA3063145A1 (en) * 2017-05-12 2018-11-15 SEAKR Engineering, Inc. Pulse-based synchronization training for synchronous digital and mixed-signal systems
CN111385049B (zh) * 2018-12-29 2022-09-27 中兴通讯股份有限公司 一种时间校正方法、装置、系统及存储介质
CN110855396B (zh) * 2019-11-27 2021-07-06 北京计算机技术及应用研究所 一种基于以太网和秒脉冲的高精度双冗余时间同步系统
EP3839695A1 (en) 2019-12-19 2021-06-23 Microsoft Technology Licensing, LLC Method and apparatus for synchronizing two systems
CN111208784A (zh) * 2020-03-02 2020-05-29 深圳戴普森新能源技术有限公司 运动控制系统及其同步方法
CN112034698B (zh) * 2020-08-31 2021-07-02 天津津航计算技术研究所 一种通用授时校时方法
US20230108121A1 (en) * 2021-10-05 2023-04-06 Alex Feinman Reconciling events in multi-node systems using hardware timestamps
US11775005B2 (en) 2021-10-06 2023-10-03 Snap Inc. Synchronizing systems on a chip using a shared clock

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137793A (en) * 1997-12-05 2000-10-24 Com21, Inc. Reverse path multiplexer for use in high speed data transmissions
US6961314B1 (en) * 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
EP1212865B1 (en) 1999-08-31 2008-11-19 Broadcom Corporation Method and apparatus for the synchronization of multiple cable modem termination system devices
FI115494B (fi) * 1999-09-08 2005-05-13 Nokia Corp Tukiaseman taajuussynkronointi
US6807195B1 (en) * 1999-09-29 2004-10-19 General Instrument Corp. Synchronization arrangement for packet cable telephony modem
US6526070B1 (en) * 1999-10-09 2003-02-25 Conexant Systems, Inc. Method and apparatus for upstream burst transmissions synchronization in cable modems
US20020088003A1 (en) * 2000-06-27 2002-07-04 Dror Salee MAC redundancy in cable network headend
US7139923B1 (en) * 2001-06-27 2006-11-21 Cisco Technology, Inc. Technique for synchronizing network devices in an access data network
US6873195B2 (en) * 2001-08-22 2005-03-29 Bigband Networks Bas, Inc. Compensating for differences between clock signals
WO2003028374A1 (en) 2001-09-27 2003-04-03 Broadcom Corporation Synchronization of multiple cable modem termination systems
US7206327B2 (en) * 2002-05-17 2007-04-17 Broadcom Corporation Method and circuit for insertion of time stamp into real time data
US6791995B1 (en) * 2002-06-13 2004-09-14 Terayon Communications Systems, Inc. Multichannel, multimode DOCSIS headend receiver

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682443B (zh) * 2007-06-14 2013-07-10 皇家飞利浦电子股份有限公司 供在网络中使用的网络装置
CN102546070A (zh) * 2010-11-30 2012-07-04 通用电气航空系统有限责任公司 使用现有网络线缆来同步网络的方法和系统
CN105022751A (zh) * 2014-04-28 2015-11-04 深圳华智融科技有限公司 日志记录方法和系统、以及日志再现方法和系统
CN105022751B (zh) * 2014-04-28 2019-03-05 深圳华智融科技股份有限公司 日志记录方法和系统、以及日志再现方法和系统
CN109644061A (zh) * 2016-09-23 2019-04-16 苹果公司 网络定时同步
CN109644061B (zh) * 2016-09-23 2021-08-03 苹果公司 网络定时同步
CN113556199A (zh) * 2016-09-23 2021-10-26 苹果公司 网络定时同步
US11463253B2 (en) 2016-09-23 2022-10-04 Apple Inc. Network timing synchronization
CN111596721A (zh) * 2020-04-09 2020-08-28 深圳市元征科技股份有限公司 一种数据时间标签的同步方法及设备
CN111596721B (zh) * 2020-04-09 2022-05-10 深圳市元征科技股份有限公司 一种数据时间标签的同步方法及设备
CN112099567A (zh) * 2020-10-29 2020-12-18 深圳移航通信技术有限公司 时间校准方法、电子设备及存储介质

Also Published As

Publication number Publication date
EP1665595B1 (en) 2016-11-09
WO2005027385A1 (en) 2005-03-24
US20050058159A1 (en) 2005-03-17
US7394830B2 (en) 2008-07-01
EP1665595A1 (en) 2006-06-07
CN1826742B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
CN1826742B (zh) 同步电路、同步系统和用于使电路同步的方法
US7548558B2 (en) Cable modem termination system with flexible addition of single upstreams or downstreams
US6243388B1 (en) Broadband video switch that performs program merging and method therefor
CN1193549C (zh) 具有网格化底板的系统以及用于通过该系统传输数据的过程
EP2045971B1 (en) Data network with time synchronization mechanism
US5359602A (en) Multiport-multipoint digital data service
US7035251B2 (en) Method and apparatus for the synchronization of multiple cable modem termination system devices
US20030091059A1 (en) Master-slave communications system and method for a network element
KR20010031833A (ko) 디지털 비디오 망에서 타이밍 동기를 유지하는 시스템 및방법
JPS62108639A (ja) 確率時分割多重方式
CN1473411A (zh) 使数据同步的方法
WO1997009827A1 (en) A distribution system
US20080028093A1 (en) Method and system for transitioning streamed digital video content between stream servers in a digital video network
US7209477B2 (en) Multi-subshelf control system and method for a network element
RU2408995C2 (ru) Система и способ синхронизации пакетной сети
Teener et al. FDDI-II operation and architectures
CN1293732C (zh) 时间耦合的分组传输
KR20050078072A (ko) 다른 동기의 신호들을 다중화하기 위한 시분할 다중화프레임과 그 송수신 방법
US6751232B1 (en) Method and apparatus for communicating data between first and second pairs of transceivers communicating on a common communications link
US5822679A (en) CATV communication system and a CATV center equipment and CATV terminal units
US20030058846A1 (en) System and method for a control services link for a multi-shelf node in a communication switch
CN1384692A (zh) 采用背板高速串行线传输多路电路数据的方法
EP1298867B1 (en) Master-slave communication system and method for a network element
AU717210B2 (en) A distribution system
WO2020213752A1 (ko) 무정지 생방송 영상 송출을 위한 엔코더 다중화 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20111116