CN110855396B - 一种基于以太网和秒脉冲的高精度双冗余时间同步系统 - Google Patents

Abstract

本发明涉及一种基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，包括：时统站、管理单元以及多个控制单元；管理单元和各控制单元接收时统站的时码报文，时统站的输出与管理单元的双冗余接收模块接收的输入连接，用于接收时统站的双冗余秒脉冲信息，管理单元中双冗余秒脉冲转发模块的输出与各控制单元中双冗余秒脉冲接收模块的输入连接，将管理单元从时统站接收到的秒脉冲信息转发给各控制单元。本发明同时采用秒脉冲和时码信息进行双层时间同步，防止秒脉冲偏移或时码报文中断等单线故障造成系统时间偏移，保证了系统的实时性。

Description

一种基于以太网和秒脉冲的高精度双冗余时间同步系统

技术领域

本发明涉及嵌入式系统技术领域，具体涉及针对嵌入式系统的安全防护架构体系。

背景技术

随着我国科技快速进步，越来越多领域的研究都意识到时间统一的重要性，尤其在现代大型工程系统的应用中，时间统一性技术能够保证系统组成的完整性以及工作的协调性。在工程实现中，通常采用秒脉冲同步方式实现系统时间同步，这对系统内秒脉冲同步的准确度和秒脉冲接收的可靠性提出很高要求。现有的秒脉冲同步技术需要时统模块使用数字逻辑器件通过高频晶体振荡器产生的高速时钟对输入的秒脉冲信号进行采样、消抖、判别后才能进行同步。秒脉冲信号传输延迟、数字逻辑器件采样延迟、消抖以及逻辑判断产生的延迟都会导致秒脉冲同步误差的增大。目前采样、消抖技术很难彻底解决时统误差问题。基于秒脉冲接收的可靠性要求和单一秒脉冲时间同步的不稳定性，针对现有时间同步系统中出现的时间偏差、重秒和跳秒等问题，本发明提出了一种基于以太网+秒脉冲的高精度双冗余时间同步系统。确保系统各单元时间同步的可靠性和实时性。

发明内容

本发明的目的在于提供一种基于以太网+秒脉冲的高精度双冗余时间同步系统，用于解决系统时间同步过程中的跳秒和重秒问题。

本发明一种基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，包括：时统站、管理单元以及多个控制单元；管理单元和各控制单元接收时统站的时码报文，时统站的输出与管理单元的双冗余接收模块接收的输入连接，用于接收时统站的双冗余秒脉冲信息，管理单元中双冗余秒脉冲转发模块的输出与各控制单元中双冗余秒脉冲接收模块的输入连接，将管理单元从时统站接收到的秒脉冲信息转发给各控制单元；管理单元通过双冗余接收模块接收到秒脉冲后，转发秒脉冲给各控制单元，管理单元和各控制单元的逻辑处理单元同时启动秒余计数器，并将秒余计数器信号与秒脉冲同步，按照双冗余秒脉冲输入原理判断双冗余秒脉冲中的有效秒脉，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器；下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元，若秒余计数器计数到一阈值时仍没有下一个秒脉冲到来，认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的计数值误差，补偿完成后进入守时状态，产生守时秒脉冲。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，管理单元和各控制单元的主处理器模块通过双冗余网络模块每秒一次的频率接收时码报文，各单元主处理器模块接收到的时码报文，将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会切换到授时工作状态，并继续等待下一个有效秒脉冲，秒余计数器按照秒脉冲信号累加及时，当秒余计数器等59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，日、月以及年信息也按照日历规律对相应计数器累加和清零进位。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，管理单元中，主处理器模块与时统模块双向连接，实现更新时码信息或对其进行访问；双冗余网络模块与主处理器模块双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问；时统模块中双冗余接收模块的输出与逻辑处理单元的输入连接，逻辑处理单元的输出与双冗余秒脉冲转发模块的输入连接，实现秒脉冲信号的接收、处理和转发；逻辑处理单元与日期数据寄存器、时间数据寄存器、秒余数据寄存器等数据寄存器双向连接，实现逻辑处理单元对各数据寄存器的数据进行访问和更新。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，控制单元中，主处理器模块与时统模块双向连接，实现更新时码信息或对其进行访问，双冗余网络模块与主处理器模块双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问；时统模块中双冗余接收模块的输出与逻辑处理单元的输入连接，实现秒脉冲信号的接收和处理；逻辑处理单元与数据寄存器双向连接，实现逻辑处理单元对数据寄存器的数据进行访问和更新；逻辑处理单元与第二计数器；第二计数器的输入与晶体振荡器的输出连接，使秒余计数器按照高稳晶振提供的时钟累加计时。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，时统模块的双冗余接收模块硬件上为两路秒脉冲接收接口，均转发出去，秒脉冲输入冗余由时统逻辑处理单元实现，根据相邻秒脉冲之间的间隔判断秒脉冲的有效状态，当间隔大于1s+0.01s时，程序认为该路秒脉冲无效。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，双冗余接收模块接收时统站的两路秒脉冲包括：第一路秒脉冲有效，第二路秒脉冲有效：则使用第一路秒脉冲进行授时；第一路秒脉冲有效，第二路秒脉冲无效：则使用第一路秒脉冲进行授时；第一路秒脉冲无效，第二路秒脉冲有效：则使用第二路秒脉冲进行授时；第一路秒脉冲无效，第二路秒脉冲无效：逻辑进入守时状态。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，双冗余网络模块的包括两个独立的网卡，通过双冗网络驱动将两个网卡加入冗余组，两个网卡设置相同的MAC地址和IP地址，初始默认设置第一个网卡为有效网卡，第二个网卡为备份网卡，当有效网卡连接失败或断开时，备份网卡立即切换为有效网卡。

根据本发明的基于以太网和秒脉冲的高精度双冗余时间同步系统的一实施例，其中，管理单元和各控制单元的时统同步工作过程包括两部分：秒脉冲同步和时码同步，秒脉冲同步分为授时状态秒脉冲同步和守时状态秒脉冲同步；秒脉冲同步过程：1)授时状态：管理单元通过双冗余接收模块接收到秒脉冲后，转发秒脉冲给各控制单元，管理单元和各控制单元的逻辑处理单元同时启动秒余计数器，按照双冗余秒脉冲接收原理判断双冗余秒脉冲中的有效秒脉，将秒余计数器信号与有效秒脉冲同步，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器，下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元；2)守时状态：若秒余计数器计数到10000100时仍没有下一个秒脉冲到来，逻辑处理单元认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的100计数值误差，补偿完成后进入守时状态，按照10000000计数值产生守时秒脉冲，在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会切换到授时工作状态，并继续等待下一个有效秒脉冲；3)时码换算及同步：秒余计数器按照秒脉冲信号累加计时，当秒余计数器达到59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器；时码同步过程：管理单元和各控制单元的主处理器模块通过双冗余网络每秒一次的频率接收时码报文，各单元主处理器模块接收到的时码报文将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，才将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

本发明同时采用秒脉冲和时码信息进行双层时间同步，防止秒脉冲偏移或时码报文中断等单线故障造成系统时间偏移，保证了系统的实时性。同时，各单元秒脉冲和时码报文的接收均采用双冗余技术，进一步提高系统的可靠性。本双冗余时间同步系统已成功应用于某装备控制系统，通过大量应用证明，该系统有效防止时统系统中的跳秒和重秒现象，保证了时统系统的强实时性和高可靠性。

附图说明

图1所示为本双冗余时间同步系统原理框图；

图2所示为管理单元和各控制单元的时统同步工作流程图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1所示为本双冗余时间同步系统原理框图，如图1所示，包括：时统站、管理单元0、控制单元1至控制单元n。管理单元0包括主处理器模块01、双冗余网络模块02和时统模块03，时统模块03包括逻辑处理单元031、双冗余422接收模块032，双冗余秒脉冲转发模块0314，日期数据寄存器033、时间数据寄存器034、秒余数据寄存器035、年计数器0312、月计数器0311、天计数器0310、时计数器039、分计数器038、秒余计数器037、秒余计数器036、晶体振荡器0313。控制单元1至控制单元n实现功能相同，因此各单元组成模块相同，包括主处理器模块n1、双冗余网络模块n2和时统模块n3，时统模块包括逻辑处理单元n32、双冗余422接收模块n31，日期数据寄存器n33、时间数据寄存器n34、秒余数据寄存器n35、年计数器n312、月计数器n311、天计数器n310、时计数器n39、分计数器n38、秒余计数器n37、秒余计数器n36、晶体振荡器n313。

如图1所示，管理单元0中，主处理器模块01与时统模块03双向连接，实现更新时码信息或对其进行访问。双冗余网络模块02与主处理器模块01双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问。时统模块03中双冗余422接收模块031的输出与逻辑处理单元032的输入连接，逻辑处理单元032的输出与双冗余秒脉冲转发模块0314的输入连接，实现秒脉冲信号的接收、处理和转发；逻辑处理单元032与日期数据寄存器035、时间数据寄存器034、秒余数据寄存器033等数据寄存器双向连接，实现逻辑处理单元对各数据寄存器的数据进行访问和更新；逻辑处理单元032与年计数器0312、月计数器0311、天计数器0310、时计数器039、分计数器038、秒余计数器037、秒余计数器036等计数器双向连接，实现逻辑处理单元对各计数器的控制。秒余计数器036的输入与晶体振荡器0313的输出连接，使秒余计数器按照高稳晶振提供的时钟累加计时。

如图1所示，控制单元1-n中，主处理器模块n1与时统模块n3双向连接，实现更新时码信息或对其进行访问。双冗余网络模块n3与主处理器模块n1双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问。时统模块n3中双冗余422接收模块n31的输出与逻辑处理单元n32的输入连接，实现秒脉冲信号的接收和处理；逻辑处理单元n32与日期数据寄存器n35、时间数据寄存器n34、秒余数据寄存器n33等数据寄存器双向连接，实现逻辑处理单元对各数据寄存器的数据进行访问和更新；逻辑处理单元n32与年计数器n312、月计数器n311、天计数器n310、时计数器n39、分计数器n38、秒余计数器n37、秒余计数器n36等计数器双向连接，实现逻辑处理单元对各计数器的控制。秒余计数器n36的输入与晶体振荡器n313的输出连接，使秒余计数器按照高稳晶振提供的时钟累加计时。

如图1所示，管理单元0和各控制单元1至控制单元n与时统站双向连接，用于各单元接收时统站的时码报文，同时时统站的输出与管理单元0中双冗余422接收模块接收031的输入连接，用于接收时统站的双冗余秒脉冲信息。管理单元0中双冗余秒脉冲转发模块033的输出与各控制单元n中双冗余秒脉冲接收模块n31的输入连接，将管理单元0从时统站接收到的秒脉冲信息转发给各控制单元。

双冗余秒脉冲接收/转发原理是：

时统模块的双冗余422接收模块硬件上为两路秒脉冲接收接口，均转发出去。秒脉冲输入冗余由时统逻辑处理单元实现，根据相邻秒脉冲之间的间隔判断秒脉冲的有效状态，当间隔大于1s+0.01s时，程序认为该路秒脉冲无效，两路秒脉冲的有效状态有以下几种情况：

第一路秒脉冲有效，第二路秒脉冲有效：逻辑单元使用第一路秒脉冲进行授时。

第一路秒脉冲有效，第二路秒脉冲无效：逻辑单元使用第一路秒脉冲进行授时。

第一路秒脉冲无效，第二路秒脉冲有效：逻辑单元使用第二路秒脉冲进行授时。

第一路秒脉冲无效，第二路秒脉冲无效：逻辑进入守时状态。

双冗余网络接收时码报文原理：

双冗余网络模块的物理上是两个独立的网卡，通过双冗网络驱动将两个网卡加入冗余组，两个网卡设置相同的MAC地址和IP地址。初始默认设置第一个网卡为有效网卡，第二个网卡为备份网卡，当有效网卡连接失败或断开时，备份网卡立即切换为有效网卡。采用双冗余网络有效提高了系统时码报文接收的可靠性。

管理单元和各控制单元的时统同步工作过程包括两部分：秒脉冲同步和时码同步。秒脉冲同步分为授时状态秒脉冲同步和守时状态秒脉冲同步。

秒脉冲同步过程：

1)授时状态：管理单元通过双冗余422接收模块接收到秒脉冲后，立即转发秒脉冲给各控制单元，管理单元和各控制单元的逻辑处理单元同时启动秒余计数器，按照双冗余秒脉冲接收原理判断双冗余秒脉冲中的有效秒脉，将秒余计数器信号与有效秒脉冲同步，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器。下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元。

2)守时状态：若秒余计数器计数到10000100时仍没有下一个秒脉冲到来，逻辑处理单元认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的100计数值误差，补偿完成后进入守时状态，按照10000000计数值产生守时秒脉冲。在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会立刻切换到授时工作状态，并继续等待下一个有效秒脉冲。该过程使用了守时补偿原理，有效防止因时统站秒脉冲源抖动造成重秒、跳秒现象。

3)时码换算及同步：秒余计数器按照秒脉冲信号累加计时，当秒余计数器达到59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器。同理，日、月、年信息按照日历规律对相应计数器累加和清零进位。

时码同步过程：

管理单元和各控制单元的主处理器模块通过双冗余网络每秒一次的频率接收时码报文。因时码报文并不是和秒脉冲同时到来，为避免时间信息在没有秒脉冲时产生冲突，各单元主处理器模块接收到的时码报文并不立即更新到时统模块的时间寄存器和日期寄存器。而是将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，才将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

图2所示为管理单元和各控制单元的时统同步工作流程图，如图2所示，具体工作过程如下：

管理单元通过双冗余422接收模块接收到秒脉冲后，立即转发秒脉冲给各控制单元n，管理单元0和各控制单元n的逻辑处理单元同时启动秒余计数器，并将秒余计数器信号与秒脉冲同步，按照双冗余秒脉冲输入原理判断双冗余秒脉冲中的有效秒脉，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器。下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元，若秒余计数器计数到10000100时仍没有下一个秒脉冲到来，逻辑处理单元认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的100计数值误差，补偿完成后进入守时状态，按照10000000计数值产生守时秒脉冲。在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会立刻切换到授时工作状态，并继续等待下一个有效秒脉冲。秒余计数器按照秒脉冲信号累加及时，当秒余计数器等59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器。同理，日、月、年信息按照日历规律对相应计数器累加和清零进位。

管理单元和各控制单元的主处理器模块通过双冗余网络模块每秒一次的频率接收时码报文。因时码报文并不是和秒脉冲同时到来，为避免时间信息在没有秒脉冲时产生冲突，各单元主处理器模块接收到的时码报文并不立即更新到时统模块的时间寄存器和日期寄存器。而是将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，才将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

本发明同时采用秒脉冲和时码信息进行双层时间同步，防止秒脉冲偏移或时码报文中断等单线故障造成系统时间偏移，保证了系统的实时性。同时，各单元秒脉冲和时码报文的接收均采用双冗余技术，进一步提高系统的可靠性。本双冗余时间同步系统已成功应用于某装备控制系统，通过大量应用证明，该系统有效防止时统系统中的跳秒和重秒现象，保证了时统系统的强实时性和高可靠性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，包括：时统站、管理单元以及多个控制单元；

管理单元和各控制单元接收时统站的时码报文，时统站的输出与管理单元的双冗余接收模块接收的输入连接，用于接收时统站的双冗余秒脉冲信息，管理单元中双冗余秒脉冲转发模块的输出与各控制单元中双冗余秒脉冲接收模块的输入连接，将管理单元从时统站接收到的秒脉冲信息转发给各控制单元；

管理单元通过双冗余接收模块接收到秒脉冲后，转发秒脉冲给各控制单元，管理单元和各控制单元的逻辑处理单元同时启动秒余计数器，并将秒余计数器信号与秒脉冲同步，按照双冗余秒脉冲输入原理判断双冗余秒脉冲中的有效秒脉，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器；下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元，若秒余计数器计数到一阈值时仍没有下一个秒脉冲到来，认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的计数值误差，补偿完成后进入守时状态，产生守时秒脉冲；

管理单元和各控制单元的时统同步工作过程包括两部分：秒脉冲同步和时码同步，秒脉冲同步分为授时状态秒脉冲同步和守时状态秒脉冲同步；

秒脉冲同步过程：

1）授时状态：管理单元通过双冗余接收模块接收到秒脉冲后，转发秒脉冲给各控制单元，管理单元和各控制单元的逻辑处理单元同时启动秒余计数器，按照双冗余秒脉冲接收原理判断双冗余秒脉冲中的有效秒脉，将秒余计数器信号与有效秒脉冲同步，将同步后的秒脉冲信号按照高稳晶振提供的时钟累加计时，实时存入秒余数据寄存器，下一个秒脉冲到来时，则将秒余计数器清零并且转发秒脉冲给各控制单元；

2）守时状态：若秒余计数器计数到10000100时仍没有下一个秒脉冲到来，逻辑处理单元认为秒脉冲已经断开，自动进入守时补偿状态，用来补偿由于等待秒脉冲所产生的100计数值误差，补偿完成后进入守时状态，按照10000000计数值产生守时秒脉冲，在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会切换到授时工作状态，并继续等待下一个有效秒脉冲；

3）时码换算及同步：秒余计数器按照秒脉冲信号累加计时，当秒余计数器达到59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器；

时码同步过程：管理单元和各控制单元的主处理器模块通过双冗余网络每秒一次的频率接收时码报文，各单元主处理器模块接收到的时码报文将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，才将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

2.如权利要求1所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，管理单元和各控制单元的主处理器模块通过双冗余网络模块每秒一次的频率接收时码报文，各单元主处理器模块接收到的时码报文，将时码报文解析后存入缓存，等待下一个秒脉冲或者秒余计数器超时后，将缓存中的时码信息加1赋给时间寄存器和日期寄存器。

3.如权利要求1所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，在守时状态和守时补偿状态时，如果逻辑处理单元接收到新秒脉冲，则会切换到授时工作状态，并继续等待下一个有效秒脉冲，秒余计数器按照秒脉冲信号累加计 时，当秒余计数器等于 59时清零，分计数器加1，同理当分计数器达到59时，时计数器加1，时分秒信息的变动实时存入时间数据寄存器。

4.如权利要求3所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，日、月以及年信息也按照日历规律对相应计数器累加和清零进位。

5.如权利要求1所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，管理单元中，主处理器模块与时统模块双向连接，实现更新时码信息或对其进行访问；双冗余网络模块与主处理器模块双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问；时统模块中双冗余接收模块的输出与逻辑处理单元的输入连接，逻辑处理单元的输出与双冗余秒脉冲转发模块的输入连接，实现秒脉冲信号的接收、处理和转发；逻辑处理单元与日期数据寄存器、时间数据寄存器以及秒余数据寄存器双向连接，实现逻辑处理单元对各数据寄存器的数据进行访问和更新。

6.如权利要求1所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，控制单元中，主处理器模块与时统模块双向连接，实现更新时码信息或对其进行访问，双冗余网络模块与主处理器模块双向连接，实现时码报文的接收并将其存入缓存，供时统模块访问；时统模块中双冗余接收模块的输出与逻辑处理单元的输入连接，实现秒脉冲信号的接收和处理；逻辑处理单元与数据寄存器双向连接，实现逻辑处理单元对数据寄存器的数据进行访问和更新；逻辑处理单元与第二计数器；第二计数器的输入与晶体振荡器的输出连接，使秒余计数器按照高稳晶振提供的时钟累加计时。

7.如权利要求1所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，时统模块的双冗余接收模块硬件上为两路秒脉冲接收接口，均转发出去，秒脉冲输入冗余由时统逻辑处理单元实现，根据相邻秒脉冲之间的间隔判断秒脉冲的有效状态，当间隔大于1s+0.01s时，程序认为该路秒脉冲无效。

8.如权利要求7所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，双冗余接收模块接收时统站的两路秒脉冲包括：

第一路秒脉冲有效，第二路秒脉冲有效：则使用第一路秒脉冲进行授时；

第一路秒脉冲有效，第二路秒脉冲无效：则使用第一路秒脉冲进行授时；

第一路秒脉冲无效，第二路秒脉冲有效：则使用第二路秒脉冲进行授时；

第一路秒脉冲无效，第二路秒脉冲无效：逻辑进入守时状态。

9.如权利要求2所述的基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，双冗余网络模块的包括两个独立的网卡，通过双冗网络驱动将两个网卡加入冗余组，两个网卡设置相同的MAC地址和IP地址，初始默认设置第一个网卡为有效网卡，第二个网卡为备份网卡，当有效网卡连接失败或断开时，备份网卡立即切换为有效网卡。

Images