CN1819206B - 存储体元件以及增进其存储保持力的方法以及其稳定方法 - Google Patents

Abstract

本发明是有关于一种存储体元件以及增进其存储保持力的方法以及其稳定方法，该用于稳定一个存储体元件的方法，包括在存储体元件的一个电荷捕捉层中捕捉多数个电荷。该电荷捕捉层位于一个晶体管控制栅极和一个晶体管沟道区之间。该方法进一步包括施加一个负偏压到晶体管控制栅极上。在另一个实施例中，该方法进一步包括在存储体元件上执行一烘烤处理。该方法进一步包括在存储体元件上执行一存储操作。

Description

存储体元件以及增进其存储保持力的方法以及其稳定方法

技术领域

本发明是有关于一种存储体元件的方法，且特别是有关于一种用来稳定捕捉于一个电荷捕捉存储体元件中的电子的方法。

背景技术

作为电脑或者类似系统的电子存储媒体，现已经有各种各样的存储体元件被开发出来使用。这样的存储体包括电可抹除可程式化只读存储体(“EEPROM”)和电可程式化只读存储体(“EPROM”)，他们各自有其优点和缺点。特别是，EEPROM可以容易地被抹除而不需要额外的周边元件，但是它的资料存储密度较小、存储速度较低且成本较高。相较而言，EPROM比较便宜而且有更高的资料存储密度，但是不易被抹除。

一种较为新型的存储体，即快速电可抹除可程式化只读存储体或快闪存储体(Flash EEPROM)，由于结合了EPROM的高密度低成本的优点和EEPROM的电可抹除的优点，所以它已经变得非常流行。快闪存储体可以再次写入且不需消耗电能就可以保持其内容。快闪存储体被用于很多便携电子产品例如移动电话，手提电脑，声音记录器，和许多比较大的电子系统例如汽车，飞机和工业控制系统。

一种示例性的现有的快闪存储体元件为一个电荷捕捉快闪存储体元件。一个电荷捕捉快闪存储体元件包括一个带有一个电荷捕捉层的场效应晶体管(“FET”)，该电荷捕捉层被置于一个控制栅极和一个晶体管沟道区之间。该电荷捕捉层被一个插入到控制栅极和沟道区之间的栅极绝缘体以电绝缘。在一个现有结构中，该电荷捕捉层和该栅极绝缘体形成一个氧化物-氮化物-氧化物(“ONO”)堆。电荷捕捉层包括一些可以接受和约束一个电子的点陷阱位置。一般来说，这些陷阱位置具有变化的捕捉能量，或者“深度”。该捕捉能量被定义为用来从一个陷阱位置释放一个电子所需的能量。

一个电荷捕捉快闪存储体元件可以通过沟道热电子(“CHE”)技术被程式化，其中热电子从沟道区开始注入，越过栅极绝缘体到一个电荷捕捉层的陷阱位置，从而造成该电荷捕捉层中的一个不可逃逸的负电荷。捕捉于陷阱位置的电子引起晶体管的漏极电流的一个可测得的变化。因此在电荷捕捉层的“电荷捕捉”形成了这种电荷捕捉存储体元件运行的基础。

发明内容

正如上面所解释的，一个电荷捕捉层中的陷阱位置一般有变化的捕捉能量，或“深度”。缺点是在高温、强电场环境下或者在存储单元上其他操作时，位于浅陷阱中的电子可能被释放。例如，在进行抹除操作的时候，即便仅需抹除特殊的字元线上的一个存储单元，也可能需将高达-10伏特的负电压(尽管还可使用其他较高或者较低的电压)施加到一个特定字元线上的所有存储单元上。因此共用这个特别的字元线的所有存储单元都要承受一个-10伏特的电压。在这种强电场操作中，浅陷阱中的电子可能意外地被释放。

随着时间的推移，从浅陷阱中释放的电子引起晶体管阈值电压(V_th)降落，从而造成存储的挥发性及资料的丢失。因此一些用来从浅陷阱中移除不稳定电子，并且/或者移动不稳定电子到更深的陷阱中的技术已经被开发，从而在存储保持期间稳定V_th并且提高资料的保持性。

根据本发明的一个实施例，一种用于稳定一个存储体元件的方法包括在存储体元件的一个电荷捕捉层中捕捉多数个电荷。该电荷捕捉层被置于一个晶体管控制栅极和一个晶体管沟道区之间。该方法进一步包括施加一个负偏压到晶体管控制栅极。该方法更进一步包括在存储体元件上执行一存储操作。

根据本发明的另一实施例，一种用于稳定一个存储体元件的方法包括在存储体元件的一个电荷捕捉层中捕捉多数个电荷。该电荷捕捉层被置于一个晶体管控制栅极和一个晶体管沟道区之间。该方法进一步包括对该存储体元件进行一高温烘烤处理。该方法更进一步包括在存储体元件上执行一存储操作。

根据本发明的另一实施例，一种用于稳定晶体管的方法包括在一个晶体管的一个电荷捕捉层中捕捉多数个电荷。该电荷捕捉层通过一个栅极绝缘体与一个晶体管控制栅极和一个晶体管沟道区隔离。该方法进一步包括对捕捉于电荷捕捉层的电子执行一电荷稳定操作。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

图1是一个示例性的电荷捕捉快闪存储体单元的一个示意图。

附图说明

图2是一个示例性的电荷捕捉快闪存储体单元的一个剖视图。

图3是说明一个示例性的电荷捕捉快闪存储体单元中用来提高资料保持力的示例性方法的一个流程图。

图4是一个说明此处揭露的CHE程式化及栅极极负偏压技术的一个示例性应用中得到的减小的V_th降落的示意图。

图5是一个说明处于一示例性的高温烘烤处理中的一个存储体元件及一个未被加工的存储体元件的V_th的降落对存储保持时间的一个函数的一个图例。

图6是一个说明处于选定的示例性的高温烘烤处理中的一个存储体元件及一个未被加工的存储体元件的V_th的降落对存储保持时间的一个函数的一个图例。

100：场效应晶体管

102：电荷捕捉层

104：控制栅极

106：沟道区

108：栅极绝缘体

110：源极

112：漏极

114：基底

140：字元线

116：陷阱位置

150、160、164、168、170、174、178：区块

402、404、406、502、504、602、604、606：曲线

如上所述，用来提高一个快闪存储体元件中存储的稳定性和资料的保持力的技术已经被开发。图1表示了一个示例性的电荷捕捉快闪存储体元件的一个示意图。该快闪存储体元件包括一个带有源极110、一个漏极112和一个沟道区106的FET100。该FET100还包括一个被置于一个控制栅极104和一个晶体管沟道区106之间的电荷捕捉层102。该电荷捕捉层102通过一个也被置于控制栅极104和沟道区106之间的栅极绝缘体108而电绝缘。例如，该电荷捕捉层和该栅极绝缘体能够被配置形成一个ONO堆迭结构。该控制栅极104被连接到字元线140，该存储体元件可以通过这种连接而被选定。图2中所示为由基底114支援的快闪存储体元件的代表性的图，该图进一步说明了位于电荷捕捉层102内的多个点缺陷陷阱位置116。

具体实施方式

当使用CHE技术将电子分配到位于电荷捕捉层102内的陷阱位置116时，这种被捕捉的电子通常有一个很宽范围的捕捉能量。带有相对小的捕捉能量的电子趋向于不稳定，在一个高温环境下，一个高电场或者在存储体元件的其他操作中能够被释放。举例来说，一般认为一个浅陷阱位置所携带的电子的能量级别小于或等于约1.5eV。相反地，一般认为一个深陷阱位置所携带的电子的能量级别大于约1.5eV。

当电子从浅的陷阱位置被释放的时候，由于电荷捕捉层102通过栅极绝缘体108与基底114和控制栅极104绝缘，这些电子最初滞留在栅极绝缘体108内。然而如果由于工艺问题或循环导致栅极绝缘体108漏电，从浅陷阱位置被释放的电子可能由电荷捕捉层102移到基底114或控制栅极104。不稳定电子由浅陷阱位置到基底114或控制栅极104的释放引起晶体管阈值电压V_th的降落，因此提高了存储的挥发性。

从电荷捕捉层102的浅陷阱位置释放的不稳定电子的数量可以通过在存储单元被程式化后移除浅陷阱位置中的不稳定电子来减少。此处揭露的技术是为了从电荷捕捉层102的相对浅陷阱位置中移除不稳定电子或者为了把被移除的电子重新放到更深的陷阱位置中。在一个实施例中，使用这些技术可以通过减小V_th在存储保持期间的降落的程度而将资料的保持力增强一个数量级或更多。

图3表示了用于提高一个电荷捕捉存储体元件的存储稳定性的示例性的方法。如图所示，在一个操作区块150中，一个存储体元件被程式化，如通过CHE技术分配电子到陷阱位置116。在一个操作区块160中，陷阱位置116处电子的稳定可以通过从相对浅的陷阱位置移除不稳定电子的操作来进行。完成这个稳定操作160的示例性技术包括施加一个负偏压到晶体管控制栅极104(在操作区块164中说明)，和执行一高温烘烤处理(在操作区块168中说明)。这些稳定处理将在下面更加详细地讨论。

然后，在一个操作区块170中，一个存储操作可在稳定的存储体元件上被执行。示例性的存储操作包括读取操作(在操作区块174中说明)和抹除操作(在操作区块178中说明)。由于稳定操作160，在存储读取操作170中可以维持一个延长的资料保持时间。例如：在一个实施例中，与未稳定的元件相比，在此揭露的稳定操作能将一个电荷捕捉存储体元件的资料保持时间延长至少10倍；在另一个实施例中，与不稳定元件相比，在此揭露的稳定操作能将一个电荷捕捉存储体元件的资料保持时间延长至少100倍。

请参阅图3所示，在一个示范性实施例中，稳定操作160包括在晶体管控制栅极104上施加一个负偏压。在一个示范性实施例中，负偏压值在约-25伏特到约-10伏特之间。在另一个示范性实施例中，负偏压值在约-20伏特到约-15伏特之间。其他可能的变化也可被使用。这种偏压值的施加引起在相对浅的陷阱位置的电子被从电荷捕捉层102推移到基底114或者控制栅极104，导致滞留在电荷捕捉层102中的电子都处于相对深的陷阱位置。在相对深的陷阱位置的电子在高温，高电场或者在存储单元的其他操作中具有较高的稳定性，所以V_th的降落随时间在稳定的存储体元件中被减小。“丢失”的电子可选择被通过提供被再次充填到深陷阱位置的额外的电子代替。这种操作的结果是保留在电荷捕捉层102中的更多比例的电子处于相对深的陷阱位置中。

一个负偏压在晶体管控制栅极104上的施加可与CHE程式处理交替使用以取得更进一步稳定的存储体元件。例如，在一个实施例中，使用CHE技术来为一个存储体元件程式化后，紧接着把一个负偏压施加到晶体管控制栅极104。这种处理被重复3次或者更多次，并且在每一次重复时，更高比例的稳定电子被留在电荷捕捉层102的陷阱位置。其结果是具有存储保持期间内减小了的V_th降落的一种存储体元件，及由此得到的提高的存储稳定性。

图4显示了在一个使用一个ONO堆迭结构来捕捉电荷的电荷捕捉快闪存储体元件上交替应用CHE程式化及栅极极负偏压的过程。如曲线402所示，在此处揭露的技术的一个典型应用中，在一个第一次CHE程式化和栅极极负偏压处理后，元件的V_th减少了约0.43伏特。而如曲线404所示，在一个第二次的CHE充填和栅极极负偏压处理后，元件V_th减少了约0.28伏特。进一步，在一个第三次CHE充填和栅极极负偏压处理后，元件V_th仅仅减少了约0.20伏特。

请再次参看图3所示，在一个示范性的实施例中，稳定操作160额外地或者代替地包括在一个被程式化的存储单元上应用一烘烤处理。在高温烘烤处理中，电子从相对浅的陷阱位置被热释放出来，并被再次捕获且稳定于一个相对深的陷阱位置。特别地，通过适当地设定烘烤时间，很大比例的被释放电子被重新捕获到更深的陷阱位置，而不是从栅极绝缘体喷出。相对深的陷阱位置内的电子在高温、强电场或者在存储体元件上其他操作中具有较高的稳定性，因此稳定的存储体元件中V_th的降落随时间而减小。

在一个示范性实施例中，烘烤温度在约50℃和约400℃之间。在另一个示范性实施例中，烘烤温度在约50℃和约350℃之间。在另一个示范性实施例中，烘烤温度在约100℃和约300℃之间。在另一个示范性实施例中，烘烤温度是约250℃。

一般来说，可以通过使用较高的烘烤温度来取得较短的烘烤时间。例如，在温度约为250℃时，在约5分钟和约20分钟之间的烘烤时间可以为一个可程式化元件提供较高的稳定性，然而在温度约为150℃时，则需多于约30分钟的烘烤时间才可以为一个可程式化元件提供较高的稳定性。因此，在一个实施例中，烘烤时间在约5分钟到约36小时之间。在另一个实施例中，烘烤时间在约1小时到约24小时之间。

图5和图6说明了在一个示范性实施例中，使用本发明揭露的烘烤技术来稳定电荷捕捉层102中的电子的有益结果。例如，图5显示了一个未经过高温烘烤处理的存储体元件(线502)和一个经过1小时250℃的烘烤处理的存储体元件(线504)的V_th的减小与存储保持时间的一个函数关系。如其中所示，经过高温烘烤处理的存储体元件仅产生了一个可忽略的V_th降落，而未经过高温烘烤处理的存储体元件则产生了一个明显的V_th降落。使用本实例中提供的参数，烘烤处理本身导致了约0.14伏特V_th的降落。本实例中的其他参数也可用于其他实施例中。

类似地，图6显示了一个未经过一高温烘烤处理的氮化硅只读存储(“NROM”)元件(线602)和两个经过一高温烘烤处理的NROM元件(线604、606)的V_th的减小与存储保持时间的一个函数关系。特别地，曲线604代表的元件进行了一次5分钟，250℃的烘烤处理，然而曲线606代表的元件进行了一次20分钟，温度在180℃到250℃之间的烘烤处理。如图所示，与没有经过处理的元件相比，经历了一烘烤处理的元件具有一个明显较小的V_th降落。特别地，在一个约10秒的时间内，不稳定的NROM元件(线602)产生了约-0.2伏特的ΔV_th，然而稳定的NROM元件(线604，606)在约800秒之后才产生同样的ΔV_th。

在此揭露的用于增加资料保持力的技术可以被应用到使用点缺陷陷阱位置的存储体元件中来捕捉电荷。此类的存储体元件中包括氮化物存储体元件，该氮化物存储体元件一般包括金属-氮化物-氧化物-半导体(“MNOS”)结构、半导体-氧化物-氮化物-氧化物-半导体(“SONOS”)结构、金属-氧化物-氮化物-氧化物-半导体(“MONOS”)结构、NROM、以及通过热电洞注入氮化物电子存储(“PHINES”)程式化的结构。其他使用陷阱捕捉电荷的存储体元件包括氧化铝存储体元件和氧化铪存储体元件。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (26)

1.一种用于稳定一个存储体元件的方法，其特征在于该方法包括：

在该存储体元件的一个电荷捕捉层中捕捉多数个电荷，该电荷捕捉层位于一个晶体管控制栅极和一个晶体管沟道区之间；

对该存储体元件进行一高温烘烤处理以使电荷从一个相对浅的陷阱位置移动到一个相对深的陷阱位置；以及

在该存储体元件上执行一存储操作。

2.根据权利要求1所述的方法，其特征在于其中所述的相对浅的陷阱位置是一个能量级小于或等于约1.5eV的陷阱位置。

3.根据权利要求1所述的方法，其特征在于其中所述的电荷通过使用沟道热电子技术进行捕捉。

4.根据权利要求1所述的方法，其特征在于其中所述的存储体元件包括一个场效应晶体管。

5.根据权利要求1所述的方法，其特征在于其中所述的存储体元件包括一个氮化硅只读存储体元件。

6.根据权利要求1所述的方法，其特征在于其中所述的电荷捕捉层通过一个栅极绝缘体与该晶体管控制栅极和该晶体管沟道区绝缘。

7.根据权利要求1所述的方法，其特征在于其中所述的电荷捕捉层通过一个栅极绝缘体与该晶体管控制栅极和该晶体管沟道区绝缘，并且该栅极绝缘体包括一种氧化物材料。

8.根据权利要求1所述的方法，其特征在于其中所述的电荷捕捉层包括一种氮化物材料。

9.根据权利要求1所述的方法，其特征在于其中所述的高温烘烤处理持续一约20分钟至约30分钟之间的时间。

10.根据权利要求1所述的方法，其特征在于其中所述的高温烘烤处理持续一约5分钟至约36小时之间的时间。

11.根据权利要求1所述的方法，其特征在于其中所述的高温烘烤处理在一约50℃至约400℃之间的温度下进行。

12.根据权利要求1所述的方法，其特征在于其中所述的高温烘烤处理包括在一约250℃的温度下烘烤该存储体元件约20分钟。

13.根据权利要求1所述的方法，其特征在于其中所述的高温烘烤处理包括在一约250℃的温度下烘烤该存储体元件约5分钟。

14.根据权利要求1所述的方法，其特征在于其中所述的存储操作是一读取操作。

15.根据权利要求1所述的方法，其特征在于其中：

在上述栅极施加负偏压之前，该存储体元件有一个第一资料保持时间；以及

在上述栅极施加负偏压之后，该存储体元件有一个第二资料保持时间，其中

该第二资料保持时间比第一资料保持时间至少长10倍。

16.一种方法，其特征在于该方法包括：

在一个晶体管的一个电荷捕捉层中捕捉多数个电荷，其中该电荷捕捉层通过栅极绝缘体与一个晶体管控制栅极和一个晶体管沟道区隔离；以及

对捕捉于该电荷捕捉层中的该电荷执行一电荷稳定操作，以减少在浅陷阱位置中的电荷数量，其中所述的电荷稳定操作包括对该晶体管进行一高温烘烤处理。

17.根据权利要求16所述的方法，其特征在于其更包括在执行该电荷稳定操作之后，对该晶体管执行一读取操作。

18.根据权利要求16所述的方法，其特征在于其中所述的栅极绝缘体和该电荷捕捉层形成一个氧化物-氮化物-氧化物堆。

19.根据权利要求16所述的方法，其特征在于其中：

在执行该电荷稳定操作之前，该晶体管有一个第一资料保持时间；

在执行该电荷稳定操作之后，该晶体管有一个第二资料保持时间；以及

该第二资料保持时间比第一资料保持时间至少长10倍。

20.一种装置，其特征在于其包括：

一个晶体管元件，其具有一个控制栅极和一个沟道区；

一个栅极绝缘体，将该控制栅极与该沟道区隔离；以及

捕捉于该栅极绝缘体的一个电荷捕捉层中的多数个电荷，其中经过一高温烘烤处理以使得该多数个电荷有一个平均捕捉能量以使该晶体管元件的一个晶体管阈值电压V_th在一1000秒的时间段内降落一约0.01伏特到约0.40伏特之间的值。

21.根据权利要求20所述的装置，其特征在于其中该些电荷有一个平均捕捉能量以使该晶体管元件的一个晶体管阈值电压V_th在一1000秒的时间段内降落一约0.01伏特到约0.20伏特之间的值。

22.根据权利要求20所述的装置，其特征在于其中该些电荷有一个平均捕捉能量以使该晶体管元件的一个晶体管阈值电压V_th在一1000秒的时间段内降落一约0.02伏特到约0.10伏特之间的值。

23.根据权利要求20所述的装置，其特征在于其中该些电荷有一个平均捕捉能量以使该晶体管元件的一个晶体管阈值电压V_th在一1000秒的时间段内降落一约0.03伏特到约0.08伏特之间的值。

24.根据权利要求20所述的装置，其特征在于其中所述的晶体管是一个场效应晶体管。

25.根据权利要求20所述的装置，其特征在于其中所述的栅极绝缘体包括一种氧化物材料。

26.根据权利要求20所述的装置，其特征在于其中所述的电荷捕捉层包括一种氮化物材料。

Images