CN1779849B - 降低功率消耗的存取装置及其存取方法 - Google Patents

Abstract

降低功率消耗的存取装置及其存取方法，存取方法用于存取装置及主机。首先，使存取装置依据外部时钟与主机传输外部数据，且依据内部时钟在存取装置内传输与外部数据对应的内部数据。之后，检测外部时钟的频率。而后，依据外部时钟频率而调整内部时钟频率至对应频率。最后，以频率为对应频率的内部时钟，于存取装置的缓冲区及存储单元之间传输内部数据。

Description

降低功率消耗的存取装置及其存取方法 

技术领域

本发明有关于一种存取装置及其存取方法，且特别是有关于一种可用以降低功率消耗的存取装置及其存取方法。 

背景技术

目前许多的数字装置都需要有大容量的空间来存取数据，例如是数字相机、MP3随身听及PDA(personal digital assistant)手机等等，因此一般都以外接存储器卡的方式存取数据，使用者可以依其需要的存取空间而购置不同的存储器卡。使用存储器卡具有可方便地交换数据的优点，例如使用读卡器即可与计算机传输数据。 

请参照图1，其表示为传统的存取装置与主机的方块图。存取装置120例如是CF、SD或MS等规格的存储器卡，主机(Host)110例如是读卡器、数字相机等可以存取存储器卡的装置。存取装置120与主机110电连接时，以外部时钟(external clock)C1与主机110之间传输数据D1。存取装置120包括缓冲区121、存储单元123及振荡器125。 

存取装置120经由外部时钟C1与主机110传输外部数据D1，以内部时钟(internal clock)C2使存储单元123与缓冲区121进行存取内部数据D2的操作。内部时钟C2由振荡器125所产生。缓冲区121用以寄存外部数据D1及内部数据D2，外部数据D1与内部数据D2相对应。存储单元223用以存储内部数据D2。 

当主机110在读写存取装置120时，以外部时钟C1配合外部数据D1的传输宽度(Width of Data Bus)，有一相对应的外部带宽(Band Width)BW1以传输外部数据D1。亦然，存取装置120的内部时钟C2，亦有一相对应的内部带宽BW2以传输内部数据D2。对于存取装置120而言，可能面对不同的主机，即面对不同的外部时钟。一般而言，存取装置120若在无法得知主机110提供的外部时钟的频率的情况下，则会使存取装置120的内部时钟C2以最快的频率操作，避免数据传输时发生缓冲区超限(buffer overrun)或是缓冲区欠载(buffer underrun)。如此一来，如果主机110使用较慢的外部时钟C1时，而存取装置120仍是使用较快的内部时钟C2在运作，内部时钟C2大部时间在等待外部时钟C1，且内部时钟C2在等待外部时钟C1时仍然持续较高频率的状态改变，则会造成不必要的功率损耗(power consumption)。尤以可携式电子装置而言，其本身有限的电源供电，若无法避免多余的功率损耗，则会影响其电池的使用寿命，造成产品本身的竞争力薄弱。

发明内容

有鉴于此，本发明的目的就是在提供一种存取装置及其存取方法。 

根据本发明的目的，提出一种存取方法，用于一存取装置及一主机。首先，使存取装置依据外部时钟与主机传输外部数据，且依据内部时钟于存取装置的缓冲区及存储单元之间传输内部数据，缓冲区系寄存内部数据或外部数据。之后，检测外部时钟的频率。而后，依据外部时钟的频率而调整内部时钟的频率，使内部时钟的频率为对应频率。最后，以频率为对应频率的内部时钟，于缓冲区及存储单元之间传输内部数据。其中，该缓冲区为寄存该内部数据或该外部数据，该内部数据与该外部数据相对应。其中，检测该外部频率的步骤中，还包括：当该外部时钟为一外部高电平时，使该内部时钟为一内部高电平；及检测该外部时钟于该外部高电平时，该内部时钟所经过的周期次数，以得该外部时钟的频率。 

根据本发明的另一目的，提出一种存取装置。存取装置以外部时钟与主机之间传输外部数据，存取装置以内部时钟于内部传输内部数据。存取装置包括缓冲区、存储单元及检测频率电路。缓冲区用以寄存外部数据或内部数据，内部数据对应于外部数据。存储单元存储内部数据，且与缓冲区以内部时钟传输内部数据。检测频率电路用于依据外部时钟的频率而调整内部时钟的频率至对应频率。缓冲区及存储单元之间，则以频率为对应频率的内部时钟于传输内部数据。其中该检测频率电路当该外部时钟为一外部高电平时，使该内部时钟为一内部高电平，以检测该外部时钟于该外部高电平时，该内部时钟所经过的周期次数，以得该外部时钟的频率。 

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下： 

附图说明

图1表示为传统的存取装置与主机的方块图。 

图2表示依照本发明一较佳实施例的存取装置及主机的方块图。 

图3表示依照本发明提出的一较佳实施例的存取方法流程图。 

图4表示为检测外部频率的流程图。 

图5表示为调整内部时钟的频率的流程图。 

主要组件符号说明 

110、210：主机 

120、220：存取装置 

121、221：缓冲区 

123、223：存储单元 

125、225：振荡器 

227：频率检测电路 

具体实施方式

请参照图2，其表示依照本发明一较佳实施例的存取装置及主机的方块图。存取装置220以外部时钟C3与主机210之间传输数据外部D3。存取装置220包括缓冲区221、存储单元223、振荡器225及检测频率电路227存储单元223，例如为闪速存储器(flash memory)用以存储内部数据D4。缓冲区221用以寄存内部数据D4或与内部数据D4对应的外部数据D3。存取装置220中，存取装置220依据内部时钟C4于缓冲区221与存储单元223的进行内部数据D4的存取操作。检测频率电路227用以依据外部时钟C3的频率而调整内部时钟C4的频率F4至一对应频率F4’。振荡器225用以产生内部时钟C4。主机210为闪速存储器卡读写装置，例如为数字相机、读卡器或PDA(personaldigital assistant)手机等可以存取存储器卡的装置，存取装置220例如为存储器卡。 

当主机210对存取装置220进行读写操作时，以外部时钟C3传输外部数据D3，并以外部数据总线宽度(bus width)B3以传输外部数据D3。亦然，存取装置220亦以一内部数据总线宽度B4以传输内部数据D4。而于本实施例中，为了使内部时钟C4不会在数据传输时出现超限(overrun)或欠载(underrun)的情况，即内部时钟C4不以过高或过低的频率运作，则内部时钟C4的频率F4有一于理想状况下的对应频率F4’，而形成下列关系式： 

B3*C3＝B4*F4’； 

检测频率电路227当外部时钟C3为一外部高电平时，使内部时钟C4为一内部高电平，以检测外部时钟C3于外部高电平时的内部时钟C4所经过的周期次数，以得到外部时钟C3的频率。若内部时钟C4的频率F4小于对应频率F4’，则检测频率电路227加快内部时钟C4的频率F4而等于对应频率F4。 若内部时钟C4的频率F4大于对应频率F4’，则检测频率电路227减慢内部时钟C4的频率F4至对应频率F4’。例如外部时钟C3为20MHz及外部数据总线宽度B3为1byte时，内部数据总线宽度B4例如为2byte，则内部时钟C4的频率F4于理想状态下必须等于对应频率F4’，即10MHz。 

请参照图3，其表示为依本发明提出的一较佳实施例的存取方法流程图。首先，存取装置220依据外部时钟C3与主机210传输外部数据D3，且缓冲区221及存储单元223之间依据内部时钟C4传输内部数据D4，如步骤31所示。接着，检测外部时钟C3的频率，如步骤32所示。之后，求出对应频率F4’，并调整内部时钟C4的频率F4至对应频率F4’，如步骤33所示。最后，以频率为对应频率F4’的内部时钟C4，于缓冲区221及存储单元223之间传输内部数据D4，如步骤34所示。 

请参照图4，其表示为检测外部频率的流程图。首先，当外部时钟C3为外部高电平时，检测频率电路227使内部时钟C4为一内部高电平，如步骤41所示。接着，检测外部时钟C3于外部高电平时，内部时钟C4所经过的周期次数，以得外部时钟C3的频率，如步骤42所示。请参照图5，其表示为调整内部时钟C4的频率的流程图。首先，求出内部时钟C4的频率F4于理想时的对应频率F4’，如步骤51所示。接着，判断频率F4与对应频率F4之间的大小关系，如步骤52所示。若频率F4等于对应频率F4’则结束本方法。若频率F4小于对应频率F4’，则加快频率F而等于对应频率F4’，如步骤53所示。若频率F4大于对应频率F4’，则减低频率F4而等于对应频率F4’，如步骤54所示。 

本发明上述实施例所公开的存取装置及其存取方法，因于存取装置中加入频率检测装置，使可依据外部时钟及内外部的带宽而调整内部时钟的频率至一理想的对应频率。可避免以往于无法得知外部时钟时，使内部时钟处于最高频率运作，而造成多余的功率损耗。在可携式电子装置应用时，即可达到节省功率的目的，延长电池的使用寿命，进而增加产品的竞争力。 

本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。 

Claims (12)

1.一种存取方法，用于一存取装置及一主机，该方法包括：

使该存取装置依据一外部时钟与该主机传输一外部数据，且依据一内部时钟于该存取装置的一缓冲区及一存储单元之间传输一内部数据；

检测该外部时钟的频率；

依据该外部时钟的频率而调整该内部时钟的频率至一对应频率；以及

以该对应频率，于该缓冲区及该存储单元之间传输该内部数据；

其中，该缓冲区为寄存该内部数据或该外部数据，该内部数据与该外部数据相对应，

其中，检测该外部频率的步骤中，还包括：

当该外部时钟为一外部高电平时，使该内部时钟为一内部高电平；及

检测该外部时钟于该外部高电平时，该内部时钟所经过的周期次数，以得该外部时钟的频率。

2.如权利要求1所述的方法，其中调整该内部时钟的步骤还包括：

求得该对应频率；

若该内部时钟的频率小于该对应频率，则加快该内部时钟的频率，使该内部时钟的频率等于该对应频率；及

若该内部时钟的频率大于该对应频率，则减低该内部时钟的频率，使该内部时钟的频率等于该对应频率。

3.如权利要求2所述的方法，其中该外部时钟以一外部数据总线宽度传输，该内部时钟以一内部数据总线宽度传输；

其中，该对应频率系等于该外部时钟与该外部数据总线宽度的乘积除以该内部数据总线宽度而得。

4.如权利要求1所述的方法，其中该存储单位为闪速存储器。

5.如权利要求4所述的方法，其中该主机为一闪速存储器卡读写装置。

6.如权利要求4所述的方法，其中该存取装置为一闪速存储器卡。

7.一种存取装置，该存取装置以一外部时钟与一主机之间传输一外部数据，该存取装置以一内部时钟于内部传输一内部数据，该存取装置包括：

一缓冲区，用以寄存该外部数据或该内部数据，该内部数据对应于该外部数据；

一存储单元，存储该内部数据，且与该缓冲区以一内部时钟传输该内部数据；以及

一检测频率电路，用于依据该外部时钟的频率而调整该内部时钟的频率至一对应频率，该缓冲区及该存储单元之间，则以频率为该对应频率的该内部时钟于传输该内部数据，

其中该检测频率电路当该外部时钟为一外部高电平时，使该内部时钟为一内部高电平，以检测该外部时钟于该外部高电平时，该内部时钟所经过的周期次数，以得该外部时钟的频率。

8.如权利要求7所述的装置，其中该对应频率以该检测频率电路求出；

其中，若该内部时钟的频率小于该对应频率，则该检测频率电路加快该内部时钟的频率以等于该对应频率；

其中，若该内部时钟的频率大于该对应频率，则该检测频率电路减慢该内部时钟的频率以等于该对应频率。

9.如权利要求8所述的装置，其中该外部时钟以一外部数据总线宽度传输，该内部时钟以一内部数据总线宽度传输；

其中，该对应频率系等于该外部时钟与该外部数据总线宽度的乘积除以该内部数据总线宽度而得。

10.如权利要求7所述的装置，其中该存储单位为闪速存储器。

11.如权利要求10所述的装置，其中该主机为一闪速存储器卡读写装置。

12.如权利要求10所述的装置，其中该存取装置为一闪速存储器卡。

Images