CN1776607A - 多地址空间的块传输指令的控制方法及其装置 - Google Patents

Abstract

本发明公开了多地址空间的块传输指令的控制方法及其装置。该方法步骤如下：1)译码得到块传输类别码；2)根据块传输类别码，选通源器件和目的器件；3)根据源地址寄存器读源器件；4)根据目的地址寄存器写目的器件；5)调整源地址寄存器、目的地址寄存器和传输总长寄存器；6)判断传输总长寄存器的值是否为0，当其为0时，块传输过程结束；当其不为0时，继续步骤3)～6)。本发明具有结构简单、应用灵活的特点。在不添加额外模块的基础上，把本发明的块传输控制装置嵌入到普通处理器的体系结构中，即可实现该块传输指令；且传输过程中可以通过软件设置源/目的器件地址、传输数据总长以及传输步长。

Description

多地址空间的块传输指令的控制方法及其装置

技术领域

本发明涉及多地址空间的块传输指令的控制方法及其装置。

背景技术

计算密集应用领域常采用主机-加速器结构来提高运算效率，主机与加速器之间大规模的数据传输一般通过DMA机制来完成。随着加速器日益系统化的发展，主机和加速器各部分独立编址，且对于不同地址空间传输的数据长度、每次传输的步长都不同。普通的指令传输或者DMA传输对这样的应用，没有很好的灵活性，对传输性能改进也不大。

发明内容

本发明的目的在于针对现有技术的不足，提供一种多地址空间的块传输指令的控制方法及其装置。

本发明的多地址空间的块传输指令的控制方法，其步骤如下：

1)对块传输指令进行译码，得到块传输类别码；

2)根据块传输类别码，识别出用于块传输的源器件和目的器件，并将其选通线置为有效；

3)根据源地址寄存器中的内容对块传输的源器件进行寻址，根据传输步长决定一次访问的数据量，将读取数据存入块传输缓冲区；

4)根据目的地址寄存器中的内容对块传输的目的器件进行寻址，将传输缓冲区数据写入目的器件；

5)将源地址寄存器和目的地址寄存器中的内容均增加传输步长个单位，分别作为下次访问源器件以及目的器件的起始地址，同时将传输总长寄存器中的值减少传输步长个单位；

6)判断传输总长寄存器中的值是否已经减少为0，当其为0时，块传输过程结束；当其不为0时，继续步骤3)至6)。

采用上述多地址空间的块传输指令控制方法的装置包括指令译码器、传输控制单元、传输寄存器组和数据缓冲区，其中传输寄存器组具有源地址寄存器、目的地址寄存器、传输总长寄存器和传输步长寄存器，指令译码器的输出端和传输控制单元的输入端相连，传输控制单元分别和源地址寄存器、目的地址寄存器、传输总长寄存器以及传输步长寄存器相连，传输控制单元的输出端和数据缓冲区的输入端相连。

本发明具有以下技术效果：

1.实现结构简单：可以在不添加额外模块的基础上，把本发明的块传输控制装置嵌入到普通处理器的体系结构中，即可实现该块传输指令。

2.应用灵活：主机、加速器中各部件独立编制，传输过程中可以通过软件设置数据总长以及传输步长。

附图说明

图1是本发明的块传输指令的控制装置结构框图；

图2是本发明的块传输指令控制方法的流程图；

图3是本发明的块传输指令格式框图；

图4是本发明的块传输控制装置在主机-加速器多地址空间中的应用架构框图。

具体实施方式

下面结合附图详细说明本发明。

参照图1，本发明的块传输控制装置包括指令译码器1、传输控制单元2、传输寄存器组3和数据缓冲区4，其中传输寄存器组3具有源地址寄存器5、目的地址寄存器6、传输总长寄存器7和传输步长寄存器8，指令译码器1的输出端和传输控制单元2的输入端相连，传输控制单元2分别和源地址寄存器5、目的地址寄存器6、传输总长寄存器7以及传输步长寄存器8相连，传输控制单元2的输出端和数据缓冲区4的输入端相连。图中，CS0～CS7为源器件和目的器件的选通信号，RD和WR分别为源器件和目的器件的读写控制信号，Addr为访问源器件和目的器件的地址信号，Data为访问源器件和目的器件的数据信号。

块传输指令的控制方法参见图2所示的流程图，其步骤如下：

1)对块传输指令进行译码，得到块传输类别码；

2)根据块传输类别码，识别出用于块传输的源器件和目的器件，并将其选通线置为有效；

3)根据源地址寄存器中的内容对块传输的源器件进行寻址，根据传输步长决定一次访问的数据量，将读取数据存入块传输缓冲区；

4)根据目的地址寄存器中的内容对块传输的目的器件进行寻址，将传输缓冲区数据写入目的器件；

5)将源地址寄存器和目的地址寄存器中的内容均增加传输步长个单位，分别作为下次访问源器件以及目的器件的起始地址，同时将传输总长寄存器中的值减少传输步长个单位；

6)判断传输总长寄存器中的值是否已经减少为0，当其为0时，块传输过程结束；当其不为0时，继续步骤3)至6)。

这里，块传输控制指令长度为32位(如图3所示)，其中指令的第0位至第2位是块传输类别域，用以区分不同地址空间中用于此次块传输过程的源器件和目的器件；指令的第3位至第26位是预留域，用于便于今后扩充该指令；指令的第27位至第31位是操作码域，用于标志该块传输控制指令。

图4示出了本发明的块传输控制装置在主机-加速器多地址空间中的应用架构框图。本发明中的块传输控制装置置于加速器架构里的协处理器10中。

协处理器需要控制实现不同地址空间之间的块数据传输，包括主存储器11和各分布存储器12之间以及不同的分布储器之间。上述不同地址空间之间的块数据传输过程可以由本发明的块传输控制指令来实现。

以主存储器11和第一分布存储器12之间的块传输过程为例：

在块传输过程开始之前，首先需要对块传输控制装置中的传输寄存器组3进行初始化，共包括4个寄存器的设置——源地址寄存器5、目的地址寄存器6、传输总长寄存器7和传输步长寄存器8，分别确定了块传输过程中需要访问的源器件地址、目的器件地址、总共需要传输的数据长度以及一次传输过程中的数据长度。

完成传输寄存器组进行初始化之后，通过执行本发明的块传输控制指令，启动块传输过程。根据该块传输控制指令译码之后得到的块传输类型码，选通本次块传输过程的源器件和目的器件，即主存储器11和第一分布存储器12。然后，根据源地址寄存器5中的内容对主存储器进行寻址，根据传输步长寄存器7中的内容决定一次访问的数据量，将读取数据存入块传输控制装置中的缓冲区4。再根据目的地址寄存器6中的内容对第一分布存储器12进行寻址，并将传输缓冲区4数据写入第一分布存储器12中对应的地址单元。完成这一步块传输过程之后，分别将源地址寄存器5和目的地址寄存器6中的内容均增加传输步长个单位，作为下次访问主存储器11以及第一分布存储器12的起始地址，同时将传输总长寄存器8中的值减少传输步长个单位。接着，判断传输总长寄存器中的值是否为0，当其为0时，就表示该块传输过程结束；不为0时，则继续从主存储器11中读取数据并将其写入第一分布存储器12。

上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (3)

1.多地址空间的块传输指令的控制方法，其步骤如下：

1)对块传输指令进行译码，得到块传输类别码；

2)根据块传输类别码，识别出用于块传输的源器件和目的器件，并将其选通线置为有效；

3)根据源地址寄存器中的内容对块传输的源器件进行寻址，根据传输步长决定一次访问的数据量，将读取数据存入块传输缓冲区；

4)根据目的地址寄存器中的内容对块传输的目的器件进行寻址，将传输缓冲区数据写入目的器件；

5)将源地址寄存器和目的地址寄存器中的内容均增加传输步长个单位，分别作为下次访问源器件以及目的器件的起始地址，同时将传输总长寄存器中的值减少传输步长个单位；

6)判断传输总长寄存器中的值是否已经减少为0，当其为0时，块传输过程结束；当其不为0时，继续步骤3)至6)。

2.根据权利要求1所述多地址空间的块传输指令的控制方法，其特征在于，所说的块传输指令长度为32位，其中指令的第0位至第2位是块传输类别域；指令的第3位至第26位是预留域；指令的第27位至第31位是操作码域。

3.用于权利要求1所述的多地址空间的块传输指令控制方法的装置，其特征在于，它包括指令译码器(1)、传输控制单元(2)、传输寄存器组(3)和数据缓冲区(4)，其中传输寄存器组(3)具有源地址寄存器(5)、目的地址寄存器(6)、传输总长寄存器(7)和传输步长寄存器(8)，指令译码器(1)的输出端和传输控制单元(2)的输入端相连，传输控制单元(2)分别和源地址寄存器(5)、目的地址寄存器(6)、传输总长寄存器(7)以及传输步长寄存器(8)相连，传输控制单元(2)的输出端和数据缓冲区(4)的输入端相连。

Images